CN206194348U - 像素电路、显示面板和显示设备 - Google Patents
像素电路、显示面板和显示设备 Download PDFInfo
- Publication number
- CN206194348U CN206194348U CN201621249419.1U CN201621249419U CN206194348U CN 206194348 U CN206194348 U CN 206194348U CN 201621249419 U CN201621249419 U CN 201621249419U CN 206194348 U CN206194348 U CN 206194348U
- Authority
- CN
- China
- Prior art keywords
- transistor
- control signal
- node
- pole
- receive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims description 68
- 238000007599 discharging Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 17
- 241000750042 Vini Species 0.000 description 9
- 230000006641 stabilisation Effects 0.000 description 6
- 238000011105 stabilization Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种像素电路、显示面板和显示设备，该像素电路包括：驱动晶体管，包括与第一电源线连接以接收第一电源电压的第一极、与第一节点连接的栅极以及与第二节点连接的第二极；第一晶体管，包括与所述第二节点连接的第一极、与第一控制信号线连接以接收第一控制信号的栅极以及与所述第一节点连接的第二极；第一电容，包括与所述第一节点连接的第一端以及与第三节点连接的第二端；有机发光二极管，被配置为在工作时在所述驱动晶体管的驱动下发光；以及开关误差补偿电路，与所述第一节点和/或所述第二节点连接，被配置为补偿所述第一晶体管的开关误差。该像素电路可以减小或消除阈值补偿过程中的开关误差，提高显示面板显示的均匀性。
Description
技术领域
本公开的实施例涉及一种像素电路、显示面板和显示设备。
背景技术
在显示领域，有机发光二极管(OLED)显示面板具有自发光、对比度高、能耗低、视角广、响应速度快、可用于挠曲性面板、使用温度范围广、制造简单等特点，具有广阔的发展前景。
由于上述特点，有机发光二极管(OLED)显示面板可以适用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。
实用新型内容
本公开的实施例提供一种像素电路，包括：驱动晶体管，包括与第一电源线连接以接收第一电源电压的第一极、与第一节点连接的栅极以及与第二节点连接的第二极；第一晶体管，包括与所述第二节点连接的第一极、与第一控制信号线连接以接收第一控制信号的栅极以及与所述第一节点连接的第二极；第一电容，包括与所述第一节点连接的第一端以及与第三节点连接的第二端；有机发光二极管，被配置为在工作时在所述驱动晶体管的驱动下发光；以及开关误差补偿电路，与所述第一节点和/或所述第二节点连接，被配置为补偿所述第一晶体管的开关误差。
例如，在本公开实施例提供的像素电路中，所述开关误差补偿电路包括第一补偿晶体管，所述第一补偿晶体管的第一极和/或第二极与所述第一节点连接，所述第一补偿晶体管的栅极与发光控制信号线连接以接收发光控制信号。
例如，在本公开实施例提供的像素电路中，所述第一补偿晶体管与所述第一晶体管由同一工艺制成。
例如，在本公开实施例提供的像素电路中，所述开关误差补偿电路包括补偿电容，所述补偿电容的第一端与所述第一节点连接，所述补偿电容的第二端与所述第二节点连接。
例如，在本公开实施例提供的像素电路中，所述开关误差补偿电路包括第二补偿晶体管，所述第二补偿晶体管的第一极与所述第二节点连接，所述第二补偿晶体管的第二极与放电电压线连接以接收所述放电电压，所述第二补偿晶体管的栅极与补偿控制信号线连接以接收补偿控制信号。
例如，本公开实施例提供的像素电路，还包括：数据写入电路，被配置为接收所述第一控制信号和数据信号并根据所述第一控制信号向所述第三节点写入所述数据信号。
例如，在本公开实施例提供的像素电路中，所述数据写入电路包括第二晶体管，所述第二晶体管的第一极与数据信号线连接以接收所述数据信号，所述第二晶体管的第二极与所述第三节点连接，所述第二晶体管的栅极与所述第一控制信号线连接以接收所述第一控制信号。
例如，本公开实施例提供的像素电路，还包括：第一参考电压写入电路，被配置为接收发光控制信号和第一参考电压并根据所述发光控制信号向所述第三节点写入所述第一参考电压。
例如，在本公开实施例提供的像素电路中，所述第一参考电压写入电路包括第三晶体管，所述第三晶体管的第一极与第一参考电压线连接以接收所述第一参考电压，所述第三晶体管的第二极与所述第三节点连接，所述第三晶体管的栅极与所述发光控制信号线连接以接收所述发光控制信号。
例如，本公开实施例提供的像素电路，还包括：发光控制电路，被配置为接收所述发光控制信号并根据所述发光控制信号控制所述有机发光二极管发光。
例如，在本公开实施例提供的像素电路中，所述发光控制电路包括第四晶体管，所述第四晶体管的第一极与所述第二节点连接，所述第四晶体管的第二极与第四节点连接，所述第四晶体管的栅极与所述发光控制信号线连接以接收所述发光控制信号，所述有机发光二极管包括与所述第四节点连接的第一极以及与第二电源线连接以接收第二电源电压的第二极。
例如，本公开实施例提供的像素电路，还包括第二参考电压写入电路，被配置为接收第二控制信号和第二参考电压并根据所述第二控制信号向所述第三节点写入所述第二参考电压。
例如，在本公开实施例提供的像素电路中，所述第二参考电压写入电路包括第五晶体管，所述第五晶体管的第一极与第二参考电压线连接以接收所述第二参考电压，所述第五晶体管的第二极与所述第三节点连接，所述第五晶体管的栅极与第二控制信号线连接以接收所述第二控制信号。
例如，本公开实施例提供的像素电路，还包括放电电路，被配置为接收第二控制信号和放电电压并根据所述第二控制信号向所述第一节点写入所述放电电压。
例如，在本公开实施例提供的像素电路中，所述放电电路包括第六晶体管，所述第六晶体管的第一极与所述第一节点连接，所述第六晶体管的第二极与放电电压线连接以接收所述放电电压，所述第六晶体管的栅极与第二控制信号线连接以接收所述第二控制信号。
例如，本公开实施例提供的像素电路，还包括第二电容，其中，所述第二电容的第一端与所述第一电源线连接以接收所述第一电源电压，所述第二电容的第二端与所述第一节点连接。
本公开的实施例还提供一种显示面板，包括本公开任一实施例提供的像素电路。
本公开的实施例还提供一种显示设备，包括本公开任一实施例提供的显示面板。
例如，本公开实施例提供的像素电路、显示面板和显示设备可以减小或消除阈值补偿过程中的开关误差，提高显示面板显示的均匀性。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，并非对本公开的限制。
图1是本公开实施例提供的一种像素电路的示意图之一；
图2是本公开实施例提供的一种像素电路的示意图之二；
图3是本公开实施例提供的一种像素电路的示意图之三；
图4是本公开实施例提供的一种像素电路的示意图之四；
图5是本公开实施例提供的一种像素电路的示意图之五；
图6是本公开实施例提供的一种像素电路的示意图之六；
图7是本公开实施例提供的一种像素电路的示意图之七；
图8是本公开实施例提供的一种像素电路的示意图之八；
图9是本公开实施例提供的一种显示面板的示意图；
图10是本公开实施例提供的一种显示设备的示意图；
图11是本公开实施例提供的一种像素电路的驱动时序图之一；
图12是本公开实施例提供的一种像素电路的驱动时序图之二；
图13是本公开实施例提供的一种像素电路的驱动时序图之三；
图14是阈值电压充电结束短接开关晶体管关断前的状态示意图；以及
图15是阈值电压取样充电结束短接开关晶体管关断时的状态示意图。
具体实施方式
下面将结合附图，对本公开实施例中的技术方案进行清楚、完整地描述参考在附图中示出并在以下描述中详述的非限制性示例实施例，更加全面地说明本公开的示例实施例和它们的多种特征及有利细节。应注意的是，图中示出的特征不是必须按照比例绘制。本公开省略了已知材料、组件和工艺技术的描述，从而不使本公开的示例实施例模糊。所给出的示例仅旨在有利于理解本公开示例实施例的实施，以及进一步使本领域技术人员能够实施示例实施例。因而，这些示例不应被理解为对本公开的实施例的范围的限制。
除非另外特别定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。此外，在本公开各个实施例中，相同或类似的参考标号表示相同或类似的构件。
在有机发光二极管(Organic Light-Emitting Diode,OLED)显示面板中，各个像素单元中的驱动晶体管的阈值电压由于制备工艺可能彼此之间存在差异，而且由于例如温度变化的影响，驱动晶体管的阈值电压也会产生漂移的现象。因此，各个驱动晶体管的阈值电压的不同也可能会导致显示面板显示不均匀。因此，需要对驱动晶体管的阈值电压进行补偿。
传统的阈值电压补偿电路通常包括短接开关晶体管，短接开关晶体管的源极与驱动晶体管的漏极连接，短接开关晶体管的漏极开关晶体管的栅极连接，这种设置方式配合相应的驱动时序，在补偿过程中，短接驱动晶体管可将驱动晶体管短接为二极管连接，以实现驱动晶体管阈值电压的补偿。然而，这种阈值电压补偿方式的效果并不理想，一个重要原因是阈值电压补偿电路工作过程中，短接开关晶体管关断时会造成电容保持电位误差，这一误差被称为开关误差(switching induced error)。
开关误差产生的原因为短接开关晶体管的栅极和漏极之间存在等效电容(包括电极重叠寄生电容和沟道电容)，在存储电容充电完成时，与驱动晶体管栅极相连端电位是驱动晶体管的阈值电压，在短接开关晶体管关断的过程中，因偏压和容量变化短接开关晶体管的等效电容中存储的电荷被注入存储电容，造成存储电容上保持的阈值电压信号产生误差。
因此，由开关误差引起的阈值电压不均匀依然是制约有机发光二级管显示面板生产良率的主要原因之一，需要对开关误差进行补偿。
例如，结合图14和图15对开关误差产生的原因进行说明。图14是阈值电压充电结束短接开关晶体管关断前的状态示意图；图15是阈值电压取样充电结束短接开关晶体管关断时的状态示意图。短接开关晶体管T’的栅极和漏极之间存在等效电容CTgd0，包括电极重叠寄生电容Col和沟道电容Cchn。在存储电容充电完成时，与驱动晶体管DT’栅极相连端电位是驱动晶体管的阈值电压Vth。短接开关晶体管T’关断过程中，因偏压和容量变化短接开关晶体管的电容CTgd0中存储的电荷被注入存储电容C1’，造成存储电容上保持的Vth信号误差。在不考虑其他晶体管相关电容的情况下，解相关电荷守恒方程，得短接开关晶体管关断后驱动晶体管的栅极电位为：
上式中第2、3两项均为短接开关晶体管关断过程中产生的误差，第2项为驱动晶体管Vth相关误差，第3项为信号Vref-Vdt相关误差，其中Vref为参考电压，Vdt为数据信号的电压，VgH为高电平电压，VgL为低电平电压。基于相同工作过程，驱动晶体管DT的电流如下：
其中，μn为驱动晶体管的沟道迁移率，Cox为驱动晶体管单位面积的沟道电容，W和L分别为驱动晶体管的沟道宽度和沟道长度，VDTgs为驱动晶体管的栅源电压(驱动晶体管的栅极电压与源极电压之差)。
因驱动晶体管阈值电压Vth相关项的存在，阈值电压不均匀仍然会影响显示均匀性。上式Vth相关项中，Cgs和Cgs0分别是驱动晶体管开启和阈值状态下栅极和源极间的电容，通常差异不大对Vth相关误差影响不突出。Cgd和Cgd0分别是驱动晶体管开启和阈值状态下栅极和漏极之间电容，特性与栅极和源极间电容类似。但是，由于阈值状态下Cgd0被短接开关晶体管短路没有存储电荷，短接开关晶体管关断后，Cgd可能吸收较多的电荷，从而可以对Vth相关误差产生一定影响。
可以看出，误差的Vth相关项系数主要由短接开关晶体管沟道电容Cchn和驱动晶体管栅极和漏极间电容Cgd决定，物理过程是关断过程中，短接开关晶体管导电沟道消失，相应的等效电容也接近于0，原先存在其中的电荷注入存储电容C1’，也有部分被驱动晶体管栅极和漏极间电容Cgd等电容吸收。
例如，本公开实施例提供的像素电路、显示面板、显示设备及驱动方法可以减小或消除阈值补偿过程中的开关误差，提高显示面板显示的均匀性。
本公开的实施例提供一种像素电路，包括：驱动晶体管，包括与第一电源线连接以接收第一电源电压的第一极、与第一节点连接的栅极以及与第二节点连接的第二极；第一晶体管，包括与第二节点连接的第一极、与第一控制信号线连接以接收第一控制信号的栅极以及与第一节点连接的第二极；第一电容，包括与第一节点连接的第一端以及与第三节点连接的第二端；有机发光二极管，被配置为在工作时在驱动晶体管的驱动下发光；以及开关误差补偿电路，与第一节点和/或第二节点连接，被配置为补偿第一晶体管的开关误差。
第一实施例
例如，本公开的实施例提供一种像素电路100，如图1所示，像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、有机发光二极管OLED以及开关误差补偿电路110。驱动晶体管DT包括与第一电源线连接以接收第一电源电压Vdd的第一极、与第一节点N1连接的栅极以及与第二节点N2连接的第二极。第一晶体管T1包括与第二节点N2连接的第一极、与第一控制信号线连接以接收第一控制信号Sn的栅极以及与第一节点N1连接的第二极。第一电容C1包括与第一节点N1连接的第一端以及与第三节点N3连接的第二端。有机发光二极管OLED被配置为在工作时在驱动晶体管DT的驱动下发光。开关误差补偿电路110与第一节点N1连接，被配置为补偿第一晶体管T1的开关误差。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极，所以本公开实施例中全部或部分晶体管的源极和漏极根据需要是可以互换的。此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管，本公开的实施例均以P型晶体管为例进行说明。基于本公开对P型晶体管实现方式的描述和教导，本领域普通技术人员在没有做出创造性劳动前提下能够容易想到本公开实施例采用N型晶体管的实现方式，因此，这些实现方式也是在本公开的保护范围内的。
例如，如图1所示，本公开实施例提供的像素电路100还包括数据写入电路120，数据写入电路120被配置为接收第一控制信号Sn和数据信号Vdt并根据第一控制信号Sn向第三节点N3写入数据信号Vdt。
例如，如图1所示，本公开实施例提供的像素电路100还包括第一参考电压写入电路130，第一参考电压写入电路130被配置为接收发光控制信号EM和第一参考电压Vref1并根据发光控制信号EM向第三节点N3写入第一参考电压Vref1。
例如，如图1所示，本公开实施例提供的像素电路100还包括发光控制电路140，发光控制电路140被配置为接收发光控制信号EM并根据发光控制信号EM控制有机发光二极管OLED发光。
需要说明的是，本公开的实施例包括但不局限于像素电路100包括数据写入电路120、第一参考电压写入电路130和发光控制电路140的情形，也可以是其他的情形，例如，不包括数据写入电路120和第一参考电压写入电路130，而使数据信号线直接连接第三节点N3，同时通过设置数据信号Vdt的时序和电压值实现数据信号和第一参考电压的写入。
例如，如图1和图2所示，在本公开实施例提供的像素电路100中，开关误差补偿电路110包括第一补偿晶体管TC1，第一补偿晶体管TC1的第一极、第二极与第一节点N1连接，第一补偿晶体管TC1的栅极与发光控制信号线连接以接收发光控制信号EM。
需要说明的是，本公开的实施例包括但不局限于第一补偿晶体管TC1的第一极、第二极与第一节点N1连接的情形，也可以是第一补偿晶体管TC1的第一极与第一节点N1连接，第二极悬空，或者第一补偿晶体管TC1的第二极与第一节点N1连接，第一极悬空。
例如，在本公开实施例提供的像素电路100中，第一补偿晶体管TC1与第一晶体管T1由相同的工艺制成。
例如，由于第一补偿晶体管TC1也具有等效的电容，在第一晶体管T1关断的同时，第一晶体管T1栅极和漏极间的等效电容释放的电荷可以全部或部分被第一补偿晶体管TC1的等效电容吸收，从而达到保持第一电容C1中阈值电压准确和稳定的目的。由于第一补偿晶体管TC1与第一晶体管T1由相同的工艺制成，使得第一补偿晶体管TC1与第一晶体管T1的特性相同或相似，第一补偿晶体管TC1的等效电容与第一晶体管T1的等效电容相同或接近，第一补偿晶体管TC1的等效电容能够准确地吸收第一晶体管T1的等效电容释放的电荷，从而获得较佳的补偿效果。
例如，第一补偿晶体管TC1的等效电容包括Ctcgs和Ctcgd，Ctcgs为第一补偿晶体管TC1栅极和源极之间的等效电容，Ctcgd为第一补偿晶体管TC1栅极和漏极之间的等效电容(无论第一补偿晶体管TC1的第一极、第二极是否同时与第一节点N1连接，由于没有其他旁路，第一补偿晶体管的Ctcgd和Ctcgs都会共同参与电荷的吸收或排出)，而第一晶体管T1的等效电容仅仅包括第一晶体管T1的栅极和漏极之间的等效电容C1gd。第一晶体管T1导通时栅极和源极之间的等效电容C1gs与栅极和漏极之间的等效电容C1gd中总电荷量一定，但第一晶体管T1关断时会根据电路偏置条件在C1gd和C1gs间分配电荷，造成C1gd和C1gs等效电容变动。例如，第一晶体管T1的C1gd会大于C1gs。
例如，对于如图2所示的像素电路，只需要提供第一控制信号Sn和发光控制信号EM，便于电路的布线，可提升显示面板的分辨率。
例如，如图1和图2所示，在本公开实施例提供的像素电路100中，数据写入电路120包括第二晶体管T2，第二晶体管T2的第一极与数据信号线连接以接收数据信号Vdt，第二晶体管T2的第二极与第三节点N3连接，第二晶体管T2的栅极与第一控制信号线连接以接收第一控制信号Sn。
例如，如图1和图2所示，在本公开实施例提供的像素电路100中，第一参考电压写入电路130包括第三晶体管T3，第三晶体管T3的第一极与第一参考电压线连接以接收第一参考电压Vref1，第三晶体管T3的第二极与第三节点N3连接，第三晶体管T3的栅极与发光控制信号线连接以接收发光控制信号EM。
例如，如图1和图2所示，在本公开实施例提供的像素电路100中，发光控制电路140包括第四晶体管T4，第四晶体管T4的第一极与第二节点N2连接，第四晶体管T4的第二极与第四节点N4连接，第四晶体管T4的栅极与发光控制信号线连接以接收发光控制信号EM，有机发光二极管OLED包括与第四节点N4连接的第一极以及与第二电源线连接以接收第二电源电压Vss的第二极。
例如，第一电源电压Vdd为高电平电压(例如8V)，第二电源电压Vss为低电平电压(例如，0V)。
例如，有机发光二极管OLED的第一极为阳极，第二极为阴极。
需要说明的是，图2所示的像素电路仅仅为图1所示像素电路的一种实施方式，本公开的实施例包括但不局限于图2所示的实施方式。
例如，在图2所示的像素电路的基础上，如图3所示，本公开实施例提供的像素电路100还包括第二参考电压写入电路150，第二参考电压写入电路150被配置为接收第二控制信号Sn-1和第二参考电压Vref2并根据第二控制信号Sn-1向第三节点N3写入第二参考电压Vref2。
例如，如图3所示，在本公开实施例提供的像素电路100中，第二参考电压写入电路150包括第五晶体管T5，第五晶体管T5的第一极与第二参考电压线连接以接收第二参考电压Vref2，第五晶体管T5的第二极与第三节点N3连接，第五晶体管T5的栅极与第二控制信号线连接以接收第二控制信号Sn-1。
例如，第二控制信号Sn-1可以比第一控制信号Sn提前一行扫描时间，也就是说，本行像素电路的第二控制信号Sn-1可以由上一行像素电路的第一控制信号Sn来实现，这样可以简化电路的设计，方便电路的的布线。
例如，第一参考电压Vref1和第二参考电压Vref2是稳定的基准电压，它们可以是相同的电压或者是不同的电压。
例如，在第一参考电压写入电路130的基础上增加第二参考电压写入电路150可以改善显示品质，防止上一帧残存信号影响本帧的补偿。
例如，如图3所示，本公开实施例提供的像素电路100还包括放电电路160，被配置为接收第二控制信号Sn-1和放电电压Vini并根据第二控制信号Sn-1向第一节点N1写入放电电压Vini。
例如，如图3所示，在本公开实施例提供的像素电路100中，放电电路160包括第六晶体管T6，第六晶体管T6的第一极与第一节点N1连接，第六晶体管T6的第二极与放电电压线连接以接收放电电压Vini，第六晶体管T6的栅极与第二控制信号线连接以接收第二控制信号Sn-1。
例如，放电电压Vini为低电平电压(例如，0V)。
例如，第一参考电压Vref1、第二参考电压Vref2和放电电压Vini可以是相同的电压，这种设置方式可以简化电路布线，提高显示面板的分辨率。
例如，在图3的基础上，如图4所示，本公开实施例提供的像素电路100还包括第二电容C2，第二电容C2的第一端与第一电源线连接以接收第一电源电压Vdd，第二电容C2的第二端与第一节点N1连接。
例如，设置第二电容C2可以提高像素电路100的稳定性。
第二实施例
例如，本公开的实施例提供一种像素电路100，如图5所示，像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、有机发光二极管OLED以及开关误差补偿电路110。驱动晶体管DT包括与第一电源线连接以接收第一电源电压Vdd的第一极、与第一节点N1连接的栅极以及与第二节点N2连接的第二极。第一晶体管T1包括与第二节点N2连接的第一极、与第一控制信号线连接以接收第一控制信号Sn的栅极以及与第一节点N1连接的第二极。第一电容C1包括与第一节点N1连接的第一端以及与第三节点N3连接的第二端。有机发光二极管OLED被配置为在工作时在驱动晶体管DT的驱动下发光。开关误差补偿电路110，与第一节点N1和第二节点N2连接，被配置为补偿第一晶体管T1的开关误差。
例如，如图5所示，本公开实施例提供的像素电路100还包括数据写入电路120，数据写入电路120被配置为接收第一控制信号Sn和数据信号Vdt并根据第一控制信号Sn向第三节点N3写入数据信号Vdt。
例如，如图5所示，本公开实施例提供的像素电路100还包括第一参考电压写入电路130，第一参考电压写入电路130被配置为接收发光控制信号EM和第一参考电压Vref1并根据发光控制信号EM向第三节点N3写入第一参考电压Vref1。
例如，如图5所示，本公开实施例提供的像素电路100还包括发光控制电路140，发光控制电路140被配置为接收发光控制信号EM并根据发光控制信号EM控制有机发光二极管OLED发光。
需要说明的是，本公开的实施例包括但不局限于像素电路100包括数据写入电路120、第一参考电压写入电路130和发光控制电路140的情形，也可以是其他的情形。
例如，如图5和图6所示，在本公开实施例提供的像素电路100中，开关误差补偿电路110包括补偿电容CC，补偿电容CC的第一端与第一节点N1连接，补偿电容CC的第二端与第二节点N2连接。
例如，由于加入了补偿电容CC，在第一晶体管T1关断的同时，第一晶体管T1栅极和漏极间的等效电容释放的电荷可以全部或部分被补偿电容CC吸收，从而达到保持第一电容C1中阈值电压准确和稳定的目的。补偿电容CC的电容值例如可以通过试验的方法获得。
例如，如图5和图6所示，在本公开实施例提供的像素电路100中，数据写入电路120包括第二晶体管T2，第二晶体管T2的第一极与数据信号线连接以接收数据信号Vdt，第二晶体管T2的第二极与第三节点N3连接，第二晶体管T2的栅极与第一控制信号线连接以接收第一控制信号Sn。
例如，如图5和图6所示，在本公开实施例提供的像素电路100中，第一参考电压写入电路130包括第三晶体管T3，第三晶体管T3的第一极与第一参考电压线连接以接收第一参考电压Vref1，第三晶体管T3的第二极与第三节点N3连接，第三晶体管T3的栅极与发光控制信号线连接以接收发光控制信号EM。
例如，如图5和图6所示，在本公开实施例提供的像素电路100中，发光控制电路140包括第四晶体管T4，第四晶体管T4的第一极与第二节点N2连接，第四晶体管T4的第二极与第四节点N4连接，第四晶体管T4的栅极与发光控制信号线连接以接收发光控制信号EM，有机发光二极管OLED包括与第四节点N4连接的第一极以及与第二电源线连接以接收第二电源电压Vss的第二极。
需要说明的是，图6所示的像素电路仅仅为图5所示像素电路的一种实施方式，本公开的实施例包括但不局限于图6所示的实施方式。
例如，对于如图6所示的像素电路，只需要提供第一控制信号Sn和发光控制信号EM，便于电路的布线，可提升显示面板的分辨率。
例如，在本实施例中，像素电路还可以包括第二参考电压写入电路、放电电路和第二电容等(图中未示出)，其实施方式与第一实施例类似，在此不再赘述。
第三实施例
例如，本公开的实施例提供一种像素电路100，如图7所示，像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、有机发光二极管OLED以及开关误差补偿电路110。驱动晶体管DT包括与第一电源线连接以接收第一电源电压Vdd的第一极、与第一节点N1连接的栅极以及与第二节点N2连接的第二极。第一晶体管T1包括与第二节点N2连接的第一极、与第一控制信号线连接以接收第一控制信号Sn的栅极以及与第一节点N1连接的第二极。第一电容C1包括与第一节点N1连接的第一端以及与第三节点N3连接的第二端。有机发光二极管OLED被配置为在工作时在驱动晶体管DT的驱动下发光。开关误差补偿电路110与第二节点N2连接，被配置为补偿第一晶体管T1的开关误差。
例如，如图7所示，本公开实施例提供的像素电路100还包括数据写入电路120，数据写入电路120被配置为接收第一控制信号Sn和数据信号Vdt并根据第一控制信号Sn向第三节点N3写入数据信号Vdt。
例如，如图7所示，本公开实施例提供的像素电路100还包括第一参考电压写入电路130，第一参考电压写入电路130被配置为接收发光控制信号EM和第一参考电压Vref1并根据发光控制信号EM向第三节点N3写入第一参考电压Vref1。
例如，如图7所示，本公开实施例提供的像素电路100还包括发光控制电路140，发光控制电路140被配置为接收发光控制信号EM并根据发光控制信号EM控制有机发光二极管OLED发光。
需要说明的是，本公开的实施例包括但不局限于像素电路100包括数据写入电路120、第一参考电压写入电路130和发光控制电路140的情形，也可以是其他的情形。
例如，如图7和图8所示，在本公开实施例提供的像素电路100中，开关误差补偿电路110包括第二补偿晶体管TC2，第二补偿晶体管TC2的第一极与第二节点N2连接，第二补偿晶体管TC2的第二极与放电电压线连接以接收放电电压Vini，第二补偿晶体管TC2的栅极与补偿控制信号线连接以接收补偿控制信号NSn。
例如，在第一晶体管T1关断的同时，由时序控制第二补偿晶体管TC2导通，第一晶体管T1的源极电位被拉低为放电电压Vini(例如，0V)，使第一晶体管T1沟道偏压状态瞬间翻转(源极和漏极互换)。这样，大部分的沟道电荷在沟道消失过程中，会被赶到第一晶体管T1正常工作状态的源极，避免影响第一电容C1中保持的阈值电压。
例如，如图7和图8所示，在本公开实施例提供的像素电路100中，数据写入电路120包括第二晶体管T2，第二晶体管T2的第一极与数据信号线连接以接收数据信号Vdt，第二晶体管T2的第二极与第三节点N3连接，第二晶体管T2的栅极与第一控制信号线连接以接收第一控制信号Sn。
例如，如图7和图8所示，在本公开实施例提供的像素电路100中，第一参考电压写入电路130包括第三晶体管T3，第三晶体管T3的第一极与第一参考电压线连接以接收第一参考电压Vref1，第三晶体管T3的第二极与第三节点N3连接，第三晶体管T3的栅极与发光控制信号线连接以接收发光控制信号EM。
例如，如图7和图8所示，在本公开实施例提供的像素电路100中，发光控制电路140包括第四晶体管T4，第四晶体管T4的第一极与第二节点N2连接，第四晶体管T4的第二极与第四节点N4连接，第四晶体管T4的栅极与发光控制信号线连接以接收发光控制信号EM，有机发光二极管OLED包括与第四节点N4连接的第一极以及与第二电源线连接以接收第二电源电压Vss的第二极。
需要说明的是，图8所示的像素电路仅仅为图7所示像素电路的一种实施方式，本公开的实施例包括但不局限于图8所示的实施方式。
例如，在本实施例中，像素电路还可以包括第二参考电压写入电路、放电电路和第二电容等(图中未示出)，其实施方式与第一实施例类似，在此不再赘述。
需要说明的是，第一实施例、第二实施例、第三实施例中的开关误差补偿电路110的实现方式不同，但均能实现对第一晶体管T1开关误差的补偿。因此，在不冲突的情况下，这些实施例中开关误差补偿电路110的实施方式可以结合使用。
第四实施例
本公开的实施例还提供一种显示面板10，如图9所示，显示面板10包括本公开任一实施例提供的像素电路100。
例如，如图9所示，本公开实施例提供的显示面板10还包括：数据驱动器11、扫描驱动器12和控制器13。数据驱动器11被配置为向像素电路100提供数据信号Vdt；扫描驱动器12被配置为向像素电路100提供发光控制信号EM、第一控制信号Sn、第二控制信号Sn-1和补偿控制信号NSn；控制器13被配置为向数据驱动器11和扫描驱动器12提供控制指令以使数据驱动器11和扫描驱动器12协同工作。
第五实施例
本公开的实施例还提供一种显示设备1，如图10所示，显示设备1包括本公开任一实施例提供的显示面板10。
例如，本公开实施例提供的显示设备1可以包括手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
第六实施例
本公开的实施例还提供一种本公开任一实施例提供的像素电路100的驱动方法，包括复位阶段t1、数据写入阶段t2、开关误差补偿阶段t3和发光阶段t4。在复位阶段t1，对第一节点N1进行复位；在数据写入阶段t2，写入数据信号Vdt；在开关误差补偿阶段t3，补偿第一晶体管T1的开关误差；在发光阶段t4，驱动有机发光二极管OLED发光。
例如，在本公开实施例提供的驱动方法中，对于图2所示的像素电路，即像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、有机发光二极管OLED、开关误差补偿电路110、数据写入电路120、第一参考电压写入电路130和发光控制电路140。驱动晶体管DT包括与第一电源线连接以接收第一电源电压Vdd的第一极、与第一节点N1连接的栅极以及与第二节点N2连接的第二极。第一晶体管T1包括与第二节点N2连接的第一极、与第一控制信号线连接以接收第一控制信号Sn的栅极以及与第一节点N1连接的第二极。第一电容C1包括与第一节点N1连接的第一端以及与第三节点N3连接的第二端。有机发光二极管OLED被配置为在工作时在驱动晶体管DT的驱动下发光。开关误差补偿电路110包括第一补偿晶体管TC1，第一补偿晶体管TC1的第一极、第二极与第一节点N1连接，第一补偿晶体管TC1的栅极与发光控制信号线连接以接收发光控制信号EM。数据写入电路120包括第二晶体管T2，第二晶体管T2的第一极与数据信号线连接以接收数据信号Vdt，第二晶体管T2的第二极与第三节点N3连接，第二晶体管T2的栅极与第一控制信号线连接以接收第一控制信号Sn。第一参考电压写入电路130包括第三晶体管T3，第三晶体管T3的第一极与第一参考电压线连接以接收第一参考电压Vref1，第三晶体管T3的第二极与第三节点N3连接，第三晶体管T3的栅极与发光控制信号线连接以接收发光控制信号EM。发光控制电路140包括第四晶体管T4，第四晶体管T4的第一极与第二节点N2连接，第四晶体管T4的第二极与第四节点N4连接，第四晶体管T4的栅极与发光控制信号线连接以接收发光控制信号EM，有机发光二极管
OLED包括与第四节点N4连接的第一极以及与第二电源线连接以接收第二电源电压Vss的第二极。其驱动时序如图11所示。
例如，如图11所示，在复位阶段t1，第一控制信号Sn为开启电压，发光控制信号EM为开启电压；在数据写入阶段t2，第一控制信号Sn为开启电压，发光控制信号EM为关闭电压；在开关误差补偿阶段t3，第一控制信号Sn为关闭电压，发光控制信号EM为关闭电压；在发光阶段t4，第一控制信号Sn为关闭电压，发光控制信号EM为开启电压。
需要说明的是，本公开实施例中的开启电压是指能使相应晶体管第一极和第二级导通的电压，关闭电压是指能使相应晶体管的第一极和第二级断开的电压。当晶体管为P型晶体管时，开启电压为低电压(例如，0V)，关闭电压为高电压(例如，5V)；当晶体管为N型晶体管时，开启电压为高电压(例如，5V)，关闭电压为低电压(例如，0V)。图11至图13所示的驱动波形均以P型晶体管为例进行说明，即开启电压为低电压(例如，0V)，关闭电压为高电压(例如，5V)。
例如，下面以图2所示的像素电路和图11所示的驱动时序为例介绍像素电路的工作过程。
例如，在复位阶段t1，第一控制信号Sn为低电平电压，发光控制信号EM为低电平电压。第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4均开启(即源极和漏极导通)，第三晶体管T3将第一参考电压Vref1写入第三节点，第三节点N3的电压为第一参考电压Vref1，第二电源电压Vss通过第四晶体管T4和第一晶体管T1写入第一节点N1，第一节点N1的电压为第二电源电压Vss，即对像素电路进行了复位。
在数据写入阶段t2，第一控制信号Sn为低电平电压，发光控制信号EM为高电平电压。第一晶体管T1和第二晶体管T2开启，第三晶体管T3和第四晶体管T4关断(即源极和漏极未导通)，第二晶体管T2将数据信号Vdt写入第三节点N3，第三节点的电压为Vdt，第一节点N1的电压为Vdd+Vth，Vth为驱动晶体管DT的阈值电压，第一电容C1两端的电压差为Vdd+Vth-Vdt。
在开关误差补偿阶段t3，第一控制信号Sn为高电平电压，发光控制信号EM为高电平电压。第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4关断。第一电容C1两端的电压差保持在Vdd+Vth-Vdt。由于第一补偿晶体管TC1也具有等效的电容，在第一晶体管T1关断的同时，第一晶体管T1栅极和漏极间的等效电容释放的电荷可以全部或部分被第一补偿晶体管TC1的等效电容吸收，从而达到保持第一电容C1中阈值电压准确和稳定的目的。由于第一补偿晶体管TC1与第一晶体管T1由相同的工艺制成，使得第一补偿晶体管TC1与第一晶体管T1的特性相同或相似，第一补偿晶体管TC1的等效电容与第一晶体管T1的等效电容相同或接近，第一补偿晶体管TC1的等效电容准确地吸收了第一晶体管T1的等效电容释放的电荷。
在发光阶段t4，第一控制信号Sn为高电平电压，发光控制信号EM为低电平电压。第一晶体管T1和第二晶体管T2关断，第三晶体管T3和第四晶体管T4开启。第三晶体管T3将第一参考电压Vref1再次写入第三节点，第三节点N3的电压为第一参考电压Vref1，此时，由于第一电容C1的自举效应，第一节点N1的电压变化为Vref1+Vdd+Vth-Vdt。发光电流Ioled通过驱动晶体管DT和第四晶体管T4流入有机发光二极管OLED，有机发光二极管OLED发光。发光电流Ioled满足如下饱和电流公式：
K(Vgs-Vth)2＝K(Vref1+Vdd+Vth-Vdt-Vdd-Vth)2＝K(Vref1-Vdt)2
其中，μn为驱动晶体管的沟道迁移率，Cox为驱动晶体管单位面积的沟道电容，W和L分别为驱动晶体管的沟道宽度和沟道长度，Vgs为驱动晶体管的栅源电压(驱动晶体管的栅极电压与源极电压之差)。
由上式中可以看到流经OLED的电流与驱动晶体管DT的阈值电压无关。因此，本像素电路非常好的补偿了驱动晶体管DT的阈值电压。
例如，在本公开实施例提供的驱动方法中，对于图3或图4所示的像素电路，即像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、有机发光二极管OLED、开关误差补偿电路110、数据写入电路120、第一参考电压写入电路130、发光控制电路140、第二参考电压写入电路150和放电电路160，图4所示的像素电路100还包括第二电容C2。驱动晶体管DT包括与第一电源线连接以接收第一电源电压Vdd的第一极、与第一节点N1连接的栅极以及与第二节点N2连接的第二极。第一晶体管T1包括与第二节点N2连接的第一极、与第一控制信号线连接以接收第一控制信号Sn的栅极以及与第一节点N1连接的第二极。第一电容C1包括与第一节点N1连接的第一端以及与第三节点N3连接的第二端。有机发光二极管OLED被配置为在工作时在驱动晶体管DT的驱动下发光。开关误差补偿电路110包括第一补偿晶体管TC1，第一补偿晶体管TC1的第一极、第二极与第一节点N1连接，第一补偿晶体管TC1的栅极与发光控制信号线连接以接收发光控制信号EM。数据写入电路120包括第二晶体管T2，第二晶体管T2的第一极与数据信号线连接以接收数据信号Vdt，第二晶体管T2的第二极与第三节点N3连接，第二晶体管T2的栅极与第一控制信号线连接以接收第一控制信号Sn。第一参考电压写入电路130包括第三晶体管T3，第三晶体管T3的第一极与第一参考电压线连接以接收第一参考电压Vref1，第三晶体管T3的第二极与第三节点N3连接，第三晶体管T3的栅极与发光控制信号线连接以接收发光控制信号EM。发光控制电路140包括第四晶体管T4，第四晶体管T4的第一极与第二节点N2连接，第四晶体管T4的第二极与第四节点N4连接，第四晶体管T4的栅极与发光控制信号线连接以接收发光控制信号EM，有机发光二极管OLED包括与第四节点N4连接的第一极以及与第二电源线连接以接收第二电源电压Vss的第二极。第二参考电压写入电路150包括第五晶体管T5，第五晶体管T5的第一极与第二参考电压线连接以接收第二参考电压Vref2，第五晶体管T5的第二极与第三节点N3连接，第五晶体管T5的栅极与第二控制信号线连接以接收第二控制信号Sn-1。放电电路160包括第六晶体管T6，第六晶体管T6的第一极与第一节点N1连接，第六晶体管T6的第二极与放电电压线连接以接收放电电压Vini，第六晶体管T6的栅极与第二控制信号线连接以接收第二控制信号Sn-1。图4所示的像素电路中的第二电容C2的第一端与第一电源线连接以接收第一电源电压Vdd，第二电容C2的第二端与第一节点N1连接。其驱动时序如图12所示。
例如，如图12所示，在复位阶段t1，第一控制信号Sn为关闭电压，第二控制信号Sn-1为开启电压，发光控制信号EM为关闭电压；在数据写入阶段t2，第一控制信号Sn为开启电压，第二控制信号Sn-1为关闭电压，发光控制信号EM为关闭电压；在开关误差补偿阶段t3，第一控制信号Sn为关闭电压，第二控制信号Sn-1为关闭电压，发光控制信号EM为关闭电压；在发光阶段t4，第一控制信号Sn为关闭电压，第二控制信号Sn-1为关闭电压，发光控制信号EM为开启电压。
例如，如图12所示，如图3或图4所示的像素电路100的驱动方法还可以包括复位稳定阶段t1’，复位稳定阶段t1’在复位阶段t1和数据写入阶段t2之间。在复位稳定阶段t1’，第一控制信号Sn为关闭电压，第二控制信号Sn-1为关闭电压，发光控制信号EM为关闭电压。例如，复位稳定阶段t1’可以为电路复位后提供一个稳定的阶段，提高电路的稳定性。
例如，在本公开实施例提供的驱动方法中，对于图6所示的像素电路，即像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、有机发光二极管OLED、开关误差补偿电路110、数据写入电路120、第一参考电压写入电路130和发光控制电路140。驱动晶体管DT包括与第一电源线连接以接收第一电源电压Vdd的第一极、与第一节点N1连接的栅极以及与第二节点N2连接的第二极。第一晶体管T1包括与第二节点N2连接的第一极、与第一控制信号线连接以接收第一控制信号Sn的栅极以及与第一节点N1连接的第二极。第一电容C1包括与第一节点N1连接的第一端以及与第三节点N3连接的第二端。有机发光二极管OLED被配置为在工作时在驱动晶体管DT的驱动下发光。开关误差补偿电路110包括补偿电容CC，补偿电容CC的第一端与第一节点N1连接，补偿电容CC的第二端与第二节点N2连接。数据写入电路120包括第二晶体管T2，第二晶体管T2的第一极与数据信号线连接以接收数据信号Vdt，第二晶体管T2的第二极与第三节点N3连接，第二晶体管T2的栅极与第一控制信号线连接以接收第一控制信号Sn。第一参考电压写入电路130包括第三晶体管T3，第三晶体管T3的第一极与第一参考电压线连接以接收第一参考电压Vref1，第三晶体管T3的第二极与第三节点N3连接，第三晶体管T3的栅极与发光控制信号线连接以接收发光控制信号EM。发光控制电路140包括第四晶体管T4，第四晶体管T4的第一极与第二节点N2连接，第四晶体管T4的第二极与第四节点N4连接，第四晶体管T4的栅极与发光控制信号线连接以接收发光控制信号EM，有机发光二极管OLED包括与第四节点N4连接的第一极以及与第二电源线连接以接收第二电源电压Vss的第二极。其驱动时序如图11所示。
例如，如图11所示，在复位阶段t1，第一控制信号Sn为开启电压，发光控制信号EM为开启电压；在数据写入阶段t2，第一控制信号Sn为开启电压，发光控制信号EM为关闭电压；在开关误差补偿阶段t3，第一控制信号Sn为关闭电压，发光控制信号EM为关闭电压；在发光阶段t4，第一控制信号Sn为关闭电压，发光控制信号EM为开启电压。
例如，在本公开实施例提供的驱动方法中，对于图8所示的像素电路，即像素电路100包括驱动晶体管DT、第一晶体管T1、第一电容C1、有机发光二极管OLED、开关误差补偿电路110、数据写入电路120、第一参考电压写入电路130和发光控制电路140。驱动晶体管DT包括与第一电源线连接以接收第一电源电压Vdd的第一极、与第一节点N1连接的栅极以及与第二节点N2连接的第二极。第一晶体管T1包括与第二节点N2连接的第一极、与第一控制信号线连接以接收第一控制信号Sn的栅极以及与第一节点N1连接的第二极。第一电容C1包括与第一节点N1连接的第一端以及与第三节点N3连接的第二端。有机发光二极管OLED被配置为在工作时在驱动晶体管DT的驱动下发光。开关误差补偿电路110包括第二补偿晶体管TC2，第二补偿晶体管TC2的第一极与第二节点N2连接，第二补偿晶体管TC2的第二极与放电电压线连接以接收放电电压Vini，第二补偿晶体管TC2的栅极与补偿控制信号线连接以接收补偿控制信号NSn。数据写入电路120包括第二晶体管T2，第二晶体管T2的第一极与数据信号线连接以接收数据信号Vdt，第二晶体管T2的第二极与第三节点N3连接，第二晶体管T2的栅极与第一控制信号线连接以接收第一控制信号Sn。第一参考电压写入电路130包括第三晶体管T3，第三晶体管T3的第一极与第一参考电压线连接以接收第一参考电压Vref1，第三晶体管T3的第二极与第三节点N3连接，第三晶体管T3的栅极与发光控制信号线连接以接收发光控制信号EM。发光控制电路140包括第四晶体管T4，第四晶体管T4的第一极与第二节点N2连接，第四晶体管T4的第二极与第四节点N4连接，第四晶体管T4的栅极与发光控制信号线连接以接收发光控制信号EM，有机发光二极管OLED包括与第四节点N4连接的第一极以及与第二电源线连接以接收第二电源电压Vss的第二极。其驱动时序如图13所示。
例如，如图13所示，在复位阶段t1，第一控制信号Sn为开启电压，补偿控制信号NSn为关闭电压，发光控制信号EM为开启电压；在数据写入阶段t2，第一控制信号Sn为开启电压，补偿控制信号NSn为关闭电压，发光控制信号EM为关闭电压；在开关误差补偿阶段t3，第一控制信号Sn为关闭电压，补偿控制信号NSn为开启电压，发光控制信号EM为关闭电压；在发光阶段t4，第一控制信号Sn为关闭电压，补偿控制信号NSn为关闭电压，发光控制信号EM为开启电压。
例如，如图13所示，如图8所示的像素电路100的驱动方法还可以包括补偿稳定阶段t3’，补偿稳定阶段t3’在开关误差补偿阶段t3和发光阶段t4之间。在补偿稳定阶段t3’，第一控制信号Sn为关闭电压，补偿控制信号NSn为关闭电压，发光控制信号EM为关闭电压。例如，补偿稳定阶段t3’可以为电路开关误差补偿后提供一个稳定的阶段，提高电路的稳定性。
例如，如图13所示，在如图8所示的像素电路100的驱动方法中，当第一控制信号Sn由开启电压变化为关闭电压时，补偿控制信号NSn由关闭电压同步变化为开启电压，也就是说，在数据写入阶段t2和补偿阶段t3交界的时刻，第一控制信号Sn由开启电压变化为关闭电压时，补偿控制信号NSn由关闭电压同步变化为开启电压。
本公开实施例提供的像素电路、显示面板、显示设备及驱动方法可以减小或消除阈值补偿过程中的开关误差，提高显示面板显示的均匀性。
虽然上文中已经用一般性说明及具体实施方式，对本公开作了详尽的描述，但在本公开实施例基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本公开精神的基础上所做的这些修改或改进，均属于本公开要求保护的范围。
Claims (18)
1.一种像素电路，其特征在于，包括：
驱动晶体管，包括与第一电源线连接以接收第一电源电压的第一极、与第一节点连接的栅极以及与第二节点连接的第二极；
第一晶体管，包括与所述第二节点连接的第一极、与第一控制信号线连接以接收第一控制信号的栅极以及与所述第一节点连接的第二极；
第一电容，包括与所述第一节点连接的第一端以及与第三节点连接的第二端；
有机发光二极管，被配置为在工作时在所述驱动晶体管的驱动下发光；以及
开关误差补偿电路，与所述第一节点和/或所述第二节点连接，被配置为补偿所述第一晶体管的开关误差。
2.根据权利要求1所述的像素电路，其特征在于，所述开关误差补偿电路包括第一补偿晶体管，所述第一补偿晶体管的第一极和/或第二极与所述第一节点连接，所述第一补偿晶体管的栅极与发光控制信号线连接以接收发光控制信号。
3.根据权利要求2所述的像素电路，其特征在于，所述第一补偿晶体管与所述第一晶体管由同一工艺制成。
4.根据权利要求1所述的像素电路，其特征在于，所述开关误差补偿电路包括补偿电容，所述补偿电容的第一端与所述第一节点连接，所述补偿电容的第二端与所述第二节点连接。
5.根据权利要求1所述的像素电路，其特征在于，所述开关误差补偿电路包括第二补偿晶体管，所述第二补偿晶体管的第一极与所述第二节点连接，所述第二补偿晶体管的第二极与放电电压线连接以接收所述放电电压，所述第二补偿晶体管的栅极与补偿控制信号线连接以接收补偿控制信号。
6.根据权利要求1-5任一项所述的像素电路，其特征在于，还包括：
数据写入电路，被配置为接收所述第一控制信号和数据信号并根据所述第一控制信号向所述第三节点写入所述数据信号。
7.根据权利要求6所述的像素电路，其特征在于，所述数据写入电路包括第二晶体管，所述第二晶体管的第一极与数据信号线连接以接收所述数据信号，所述第二晶体管的第二极与所述第三节点连接，所述第二晶体管的栅极与所述第一控制信号线连接以接收所述第一控制信号。
8.根据权利要求1-5任一项所述的像素电路，其特征在于，还包括：
第一参考电压写入电路，被配置为接收发光控制信号和第一参考电压并根据所述发光控制信号向所述第三节点写入所述第一参考电压。
9.根据权利要求8所述的像素电路，其特征在于，所述第一参考电压写入电路包括第三晶体管，所述第三晶体管的第一极与第一参考电压线连接以接收所述第一参考电压，所述第三晶体管的第二极与所述第三节点连接，所述第三晶体管的栅极与所述发光控制信号线连接以接收所述发光控制信号。
10.根据权利要求1-5任一项所述的像素电路，其特征在于，还包括：
发光控制电路，被配置为接收所述发光控制信号并根据所述发光控制信号控制所述有机发光二极管发光。
11.根据权利要求10所述的像素电路，其特征在于，所述发光控制电路包括第四晶体管，所述第四晶体管的第一极与所述第二节点连接，所述第四晶体管的第二极与第四节点连接，所述第四晶体管的栅极与所述发光控制信号线连接以接收所述发光控制信号，所述有机发光二极管包括与所述第四节点连接的第一极以及与第二电源线连接以接收第二电源电压的第二极。
12.根据权利要求1-5任一项所述的像素电路，其特征在于，还包括：
第二参考电压写入电路，被配置为接收第二控制信号和第二参考电压并根据所述第二控制信号向所述第三节点写入所述第二参考电压。
13.根据权利要求12所述的像素电路，其特征在于，所述第二参考电压写入电路包括第五晶体管，所述第五晶体管的第一极与第二参考电压线连接以接收所述第二参考电压，所述第五晶体管的第二极与所述第三节点连接，所述第五晶体管的栅极与第二控制信号线连接以接收所述第二控制信号。
14.根据权利要求1-5任一项所述的像素电路，其特征在于，还包括：
放电电路，被配置为接收第二控制信号和放电电压并根据所述第二控制信号向所述第一节点写入所述放电电压。
15.根据权利要求14所述的像素电路，其特征在于，所述放电电路包括第六晶体管，所述第六晶体管的第一极与所述第一节点连接，所述第六晶体管的第二极与放电电压线连接以接收所述放电电压，所述第六晶体管的栅极与第二控制信号线连接以接收所述第二控制信号。
16.根据权利要求1-5任一项所述的像素电路，其特征在于，还包括：
第二电容，其中，所述第二电容的第一端与所述第一电源线连接以接收所述第一电源电压，所述第二电容的第二端与所述第一节点连接。
17.一种显示面板，其特征在于，包括如权利要求1-16任一项所述的像素电路。
18.一种显示设备，其特征在于，包括如权利要求17所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621249419.1U CN206194348U (zh) | 2016-11-18 | 2016-11-18 | 像素电路、显示面板和显示设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621249419.1U CN206194348U (zh) | 2016-11-18 | 2016-11-18 | 像素电路、显示面板和显示设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206194348U true CN206194348U (zh) | 2017-05-24 |
Family
ID=58726177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201621249419.1U Active CN206194348U (zh) | 2016-11-18 | 2016-11-18 | 像素电路、显示面板和显示设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206194348U (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107680533A (zh) * | 2016-11-18 | 2018-02-09 | 京东方科技集团股份有限公司 | 像素电路、显示面板、显示设备及驱动方法 |
| WO2019019590A1 (zh) * | 2017-07-27 | 2019-01-31 | 京东方科技集团股份有限公司 | 像素电路、显示基板和显示装置 |
| CN113114960A (zh) * | 2020-10-13 | 2021-07-13 | 友达光电股份有限公司 | 主动式像素感测电路及其驱动方法 |
| CN113327546A (zh) * | 2020-02-28 | 2021-08-31 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| CN113963668A (zh) * | 2020-07-21 | 2022-01-21 | 京东方科技集团股份有限公司 | 一种显示装置及其驱动方法 |
| CN114639347A (zh) * | 2022-04-27 | 2022-06-17 | 惠科股份有限公司 | 像素驱动电路、驱动方法及显示装置 |
-
2016
- 2016-11-18 CN CN201621249419.1U patent/CN206194348U/zh active Active
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107680533A (zh) * | 2016-11-18 | 2018-02-09 | 京东方科技集团股份有限公司 | 像素电路、显示面板、显示设备及驱动方法 |
| WO2018090620A1 (zh) * | 2016-11-18 | 2018-05-24 | 京东方科技集团股份有限公司 | 像素电路、显示面板、显示设备及驱动方法 |
| US11170715B2 (en) | 2016-11-18 | 2021-11-09 | Boe Technology Group Co., Ltd. | Pixel circuit, display panel, display device and driving method |
| JP2020528155A (ja) * | 2017-07-27 | 2020-09-17 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 画素回路、表示基板及び表示装置 |
| KR20190022446A (ko) * | 2017-07-27 | 2019-03-06 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 픽셀 회로, 디스플레이 기판 및 디스플레이 디바이스 |
| KR102084464B1 (ko) * | 2017-07-27 | 2020-03-04 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 픽셀 회로, 디스플레이 기판 및 디스플레이 디바이스 |
| CN109308872A (zh) * | 2017-07-27 | 2019-02-05 | 京东方科技集团股份有限公司 | 像素电路、显示基板 |
| US11127346B2 (en) | 2017-07-27 | 2021-09-21 | Boe Technology Group Co., Ltd. | Pixel circuit, display substrate and display device |
| WO2019019590A1 (zh) * | 2017-07-27 | 2019-01-31 | 京东方科技集团股份有限公司 | 像素电路、显示基板和显示装置 |
| JP7055748B2 (ja) | 2017-07-27 | 2022-04-18 | 京東方科技集團股▲ふん▼有限公司 | 画素回路、表示基板及び表示装置 |
| CN113327546A (zh) * | 2020-02-28 | 2021-08-31 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
| CN113963668A (zh) * | 2020-07-21 | 2022-01-21 | 京东方科技集团股份有限公司 | 一种显示装置及其驱动方法 |
| CN113114960A (zh) * | 2020-10-13 | 2021-07-13 | 友达光电股份有限公司 | 主动式像素感测电路及其驱动方法 |
| CN113114960B (zh) * | 2020-10-13 | 2023-05-26 | 友达光电股份有限公司 | 主动式像素感测电路及其驱动方法 |
| CN114639347A (zh) * | 2022-04-27 | 2022-06-17 | 惠科股份有限公司 | 像素驱动电路、驱动方法及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207818163U (zh) | 像素电路、显示面板和显示设备 | |
| CN206194348U (zh) | 像素电路、显示面板和显示设备 | |
| CN103198794B (zh) | 像素电路及其驱动方法、有机发光显示面板及显示装置 | |
| CN105609049B (zh) | 显示驱动电路、阵列基板、电路驱动方法和显示装置 | |
| CN205920745U (zh) | 像素电路、显示面板及显示设备 | |
| US9984626B2 (en) | Pixel circuit for organic light emitting diode, a display device having pixel circuit and driving method of pixel circuit | |
| CN105931599B (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
| US10909925B2 (en) | Pixel circuit and driving method thereof, display panel and display device | |
| CN113192460A (zh) | 一种显示面板和显示装置 | |
| CN103413520B (zh) | 像素驱动电路、显示装置和像素驱动方法 | |
| US20170270860A1 (en) | Pixel circuit and drive method thereof, and related device | |
| CN107731156B (zh) | 补偿像素电路、显示面板、显示设备、补偿及驱动方法 | |
| WO2017031909A1 (zh) | 像素电路及其驱动方法、阵列基板、显示面板及显示装置 | |
| WO2016095477A1 (zh) | 像素驱动电路、像素驱动方法和显示装置 | |
| CN104021754B (zh) | 一种像素电路、有机电致发光显示面板及显示装置 | |
| WO2016045283A1 (zh) | 像素驱动电路、方法、显示面板和显示装置 | |
| CN109686314B (zh) | 像素电路、显示基板和显示装置 | |
| EP3048604B1 (en) | Pixel driving circuit, pixel driving method and display device | |
| CN104751799A (zh) | 像素电路及其驱动方法、显示装置 | |
| CN104867456A (zh) | 像素电路及其驱动方法、显示装置 | |
| WO2016023311A1 (zh) | 像素驱动电路及其驱动方法和显示装置 | |
| WO2019109673A1 (zh) | 像素电路及其驱动方法、显示面板和显示设备 | |
| CN104167173A (zh) | 主动式有机发光二极管显示器的像素电路 | |
| WO2018157443A1 (zh) | 像素补偿电路及驱动方法、显示装置 | |
| WO2021203497A1 (zh) | 像素驱动电路和显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |