CN205692571U - 存储器读取电路 - Google Patents
存储器读取电路 Download PDFInfo
- Publication number
- CN205692571U CN205692571U CN201620642686.9U CN201620642686U CN205692571U CN 205692571 U CN205692571 U CN 205692571U CN 201620642686 U CN201620642686 U CN 201620642686U CN 205692571 U CN205692571 U CN 205692571U
- Authority
- CN
- China
- Prior art keywords
- switching tube
- data
- electric capacity
- control module
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
本申请公开了存储器读取电路，包括：预充电控制模块，用于提供充电路径；存储单元，与字线和位线连接，经由所述位线连接至所述预充电控制模块的放电路径，用于存储数据；以及数据锁存模块，包括存储电容，所述存储电容与所述预充电控制模块相连接，从而经由所述充电路径进行充电，以及经由所述放电路径向所述存储单元放电，其中，所述数据锁存模块锁存并输出所述数据。该存储器读取电路由于采用存储电容预充电的方式传输存储单元的数据，因此可以提高存储单元的读取速度。
Description
技术领域
本实用新型涉及存储器技术，更具体地涉及一种存储器读取电路。
背景技术
在现有的电子设备中，已经广泛地采用存储器来存储程序和数据。诸如手机、平板之类的移动终端的存储器的容量已经高达64G或更高。存储容量的提高有利于在移动终端中安装更多的应用软件，存储更多的文件、照片和视频等内容，并且可以支持运行更为复杂的***功能，以满足用户越来越高的要求。随着存储器在移动终端中的应用越来越多，希望存储器的存储密度不断增大、功耗不断减小。
然而，在上述存储器的技术发展过程中，存储器的特征尺寸也在不断减小，工作电压在不断降低。存储器的读取延时也会越来截止严重，从而导致存储器的访问速度降低。存储器的存储密度的增加与访问速度的提高通常是矛盾的因素，从而制约着存储器性能的进一步提高。
作为一种现有技术的方案，在存储器的读取电路中采用预充电技术。在对位线进行预充电之后，对所有的位线进行读取。根据从位线中流过的电流的大小，获得存储器中存储的数据。在读取操作中，预充电时间也会影响存储器的读取速度。
期望进一步改进存储器的读取电路，以提高存储器的读取速度。
实用新型内容
有鉴于此，本实用新型的目的是提供一种采用改进的预充电方式提高存储单元的读取速度的存储器读取电路。
根据本实用新型的一方面，提供一种存储器读取电路，其特征在于，包括：预充电控制模块，用于提供充电路径；存储单元，与字线和位线连接，经由所述位线连接至所述预充电控制模块的放电路径，用于存储数据；以及数据锁存模块，包括存储电容，所述存储电容与所述预充电控制模块相连接，从而经由所述充电路径进行充电，以及经由所述放电路径向所述存储单元放电，其中，所述数据锁存模块锁存并输出所述数据。
优选地，还包括钳位模块，所述钳位模块位于所述预充电控制模块和所述存储单元之间，用于将位线电压保持为预定电压。
优选地，还包括数据驱动电路，所述数据驱动电路与所述数据锁存模块相连接，用于缓冲和放大所述数据的输出信号。
优选地，所述存储电容将所述存储单元中存储的数据复制为所述存储电容两端的电压。
优选地，所述数据锁存模块包括第一反相器，用于将所述存储电容的电压反相后输出所述数据的反相版本，并且所述数据驱动电路包括第二反相器，用于将所述数据的反相版本转变成所述数据的同相版本。
优选地，所述数据销存模块包括第三反相器和第一至第四开关管，所述第一至第四开关管依次串联连接在高电平和地之间，其中，所述第一开关管和所述第四开关管的控制端连接至所述第一反相器的输出端，所述第二开关管和所述第三开关管的中间节点连接至所述存储电容以及连接至所述第一反相器的输入端，所述第二开关管和所述第三开关管的控制端分别经由所述第三反相器和直接获得锁存信号。
优选地，所述预充电控制模块包括串联连接在高电平和所述位线之间的第五开关管和第六开关管，其中，所述预充电控制模块中的所述第五开关管和所述第六开关管的中间节点连接至所述数据锁存模块中的所述存储电容，所述第五开关管在导通时提供所述充电路径，所述第六开关管在导通时提供所述放电路径。
该存储器读取电路在数据锁存模块中复制存储单元的数据信号，经反相器反相后输出数据信号的反相版本，然后利用数据驱动模块的反相操作获得数据信号的同相版本。由于采用存储电容预充电的方式传输存储单元的数据，因此可以提高存储单元的读取速度。
附图说明
通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出根据本实用新型实施例的存储器读取电路的示意性电路图；
图2示出根据本实用新型实施例的存储器读取电路的工作波形图。
具体实施方式
以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
下面结合附图和实施例对本实用新型进一步说明。
图1示出根据本实用新型实施例的存储器读取电路的示意性电路图。该存储器读取电路包括预充电控制模块101、存储单元102、钳位模块103、数据锁存模块104和数据驱动模块105。
预充电控制模块101包括彼此串联连接的开关管M1和M2。开关管M1和M2的栅极分别连接至端子T1和T2，分别从外部接收开关控制信号PREQb和LATb。开关管M1的源极连接至高电平，开关管M1的漏极连接至开关管M2的漏极。预充电控制模块101的第一端为开关管M1和M2的中间节点，连接至数据锁存模块104。预充电控制模块101的第二端为开关管M2的源极，连接至钳位模块103。在工作中，预充电控制模块101的开关管M1和M2分别在各自的开关控制信号的控制下导通和断开。
存储单元102例如为浮栅场效应晶体管，其中浮栅中存储的电荷用于表征数字值。晶体管的源极接地，漏极经由位线连接至钳位电路103，栅极经由字线连接至外部的驱动电路。相应地，存储单元102的第一端和第二端分别是晶体管的漏极和栅极，分别连接位线和字线。
数据锁存模块104包括连接至预充电控制模块101的控制端和输入端。该控制端从预充电控制模块101获得锁存信号LAT。数据锁存模块104包括存储电容C0、反相器U1和U2、以及开关管M3至M6。存储电容C2的第一端连接至预充电控制模块101的第一端，第二端接地。在预充电控制模块101的开关管M1导通且开关管M2断开时，对存储电容C0进行充电。在预充电控制模块101的开关管M1断开且开关管M2导通时，存储单元102经由对存储电容C0进行放电。
在数据锁存模块104中，开关管M3至M6依次串联连接在高电平和地之间。开关管M4和M5的中间节点连接至存储电容C0的第一端，并且经由反相器U2连接至数据锁存模块104自身的输出端。数据锁存模块104的控制端分别直接连接至开关管M5的栅极，以及经由反相器U1连接至开关管M4的栅极。数据锁存模块104的输出端分别连接至开关管M3和M6的栅极。在锁存信号LAT有效时，数据锁存模块104作为锁存电路工作。
钳位电路103连接在预充电控制模块101和存储单元102之间，用于将存储单元102的位线电压钳位于预定电压，从而在存储电容C0放电期间，保持位线电压不变。
数据驱动模块105连接至数据锁存模块104的输出端，用于对数据信号进行缓冲和放大。数据驱动模块105例如是反相器。
该存储器读取电路在数据锁存模块104中复制存储单元102的数据信号，经反相器U2反相后输出数据信号的反相版本，然后利用数据驱动模块105的反相操作获得数据信号的同相版本。
图2示出根据本实用新型实施例的存储器读取电路的工作波形图。在图中，PREQb和LATb分别表示开关管M1和M2的开关控制信号，LAT表示数据锁存模块104的锁存信号。
在时刻t0至时刻t2的第一时间段，开关控制信号PREQb有效，开关管M1导通，对存储电容C0进行充电。
由于存储单元102的电流和存储单元102的漏端电压比较相关，因此在电流工作的时候，通过一个钳位模块103，将位线电压钳位于预定电压，使得存储器单元的电流被固定。
在时刻t1至时刻t3的第二时间段，开关控制信号LATb有效，开关管M2导通，通过存储单元102对存储电容C0放电。该第二时间段的时刻t1位于上述第一时刻段的时刻t0和时刻t2之间。通过调节该时间段的长度，可以改变存储电容C0的放电深度。
在第二时间段内，如果存储电容C0上的电压降低至预定电压以下，则数据锁存模块104的输出端电压翻转为高电平。相应地，数据驱动模块105的输出端电压翻转为低电平，从而读出数值0。如果存储电容C0上的电压降低但仍然高于预定电压，则数据锁存模块104的输出端电压维持为低电平。相应地，数据驱动模块105的输出端电压维持为高电平，从而读出数值1。
在时刻t0至t4的第三时间段，锁存信号LAT有效。数据锁存模块104中的开关管M3至M6组成锁存电路，从而锁存数据锁存模块104的输出信号。经由数据驱动模块105反相后输出，从而完成读取过程。
依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型的保护范围应当以本实用新型权利要求所界定的范围为准。
Claims (7)
1.一种存储器读取电路，其特征在于，包括：
预充电控制模块，用于提供充电路径；
存储单元，与字线和位线连接，经由所述位线连接至所述预充电控制模块的放电路径，用于存储数据；以及
数据锁存模块，包括存储电容，所述存储电容与所述预充电控制模块相连接，从而经由所述充电路径进行充电，以及经由所述放电路径向所述存储单元放电，
其中，所述数据锁存模块锁存并输出所述数据。
2.根据权利要求1所述的存储器读取电路，其特征在于，还包括钳位模块，所述钳位模块位于所述预充电控制模块和所述存储单元之间，用于将位线电压保持为预定电压。
3.根据权利要求1所述的存储器读取电路，其特征在于，还包括数据驱动电路，所述数据驱动电路与所述数据锁存模块相连接，用于缓冲和放大所述数据的输出信号。
4.根据权利要求3所述的存储器读取电路，其特征在于，所述存储电容将所述存储单元中存储的数据复制为所述存储电容两端的电压。
5.根据权利要求4所述的存储器读取电路，其特征在于，所述数据锁存模块包括第一反相器，用于将所述存储电容的电压反相后输出所述数据的反相版本，并且所述数据驱动电路包括第二反相器，用于将所述数据的反相版本转变成所述数据的同相版本。
6.根据权利要求5所述的存储器读取电路，其特征在于，所述数据销存模块包括第三反相器和第一至第四开关管，所述第一至第四开关管依次串联连接在高电平和地之间，
其中，所述第一开关管和所述第四开关管的控制端连接至所述第一反相器的输出端，所述第二开关管和所述第三开关管的中间节点连接至所述存储电容以及连接至所述第一反相器的输入端，
所述第二开关管和所述第三开关管的控制端分别经由所述第三反相器和直接获得锁存信号。
7.根据权利要求1所述的存储器读取电路，其特征在于，所述预充电控制模块包括串联连接在高电平和所述位线之间的第五开关管和第六开关管，
其中，所述预充电控制模块中的所述第五开关管和所述第六开关管的中间节点连接至所述数据锁存模块中的所述存储电容，
所述第五开关管在导通时提供所述充电路径，所述第六开关管在导通时提供所述放电路径。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620642686.9U CN205692571U (zh) | 2016-06-22 | 2016-06-22 | 存储器读取电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620642686.9U CN205692571U (zh) | 2016-06-22 | 2016-06-22 | 存储器读取电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205692571U true CN205692571U (zh) | 2016-11-16 |
Family
ID=57426736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620642686.9U Active CN205692571U (zh) | 2016-06-22 | 2016-06-22 | 存储器读取电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205692571U (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106782653A (zh) * | 2016-12-07 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 一种读操作的优化方法 |
| CN107507640A (zh) * | 2017-09-05 | 2017-12-22 | 珠海泓芯科技有限公司 | 存储器读取电路 |
| CN109785889A (zh) * | 2018-12-29 | 2019-05-21 | 长江存储科技有限责任公司 | 一种自适应的充放电电路、方法以及设备 |
| CN110060724A (zh) * | 2019-04-09 | 2019-07-26 | 江苏东海半导体科技有限公司 | 一种掩膜存储器的读出结构 |
| CN111989743A (zh) * | 2018-04-19 | 2020-11-24 | 美光科技公司 | 多阶段存储器感测 |
| WO2022110639A1 (zh) * | 2020-11-30 | 2022-06-02 | 无锡华润上华科技有限公司 | 半导体存储器 |
-
2016
- 2016-06-22 CN CN201620642686.9U patent/CN205692571U/zh active Active
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106782653A (zh) * | 2016-12-07 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 一种读操作的优化方法 |
| CN106782653B (zh) * | 2016-12-07 | 2019-02-15 | 武汉新芯集成电路制造有限公司 | 一种读操作的优化方法 |
| CN107507640A (zh) * | 2017-09-05 | 2017-12-22 | 珠海泓芯科技有限公司 | 存储器读取电路 |
| CN111989743A (zh) * | 2018-04-19 | 2020-11-24 | 美光科技公司 | 多阶段存储器感测 |
| US11134788B2 (en) | 2018-04-19 | 2021-10-05 | Micron Technology, Inc. | Multi-stage memory sensing |
| CN111989743B (zh) * | 2018-04-19 | 2021-11-23 | 美光科技公司 | 存储器装置和读取存储器单元的方法 |
| CN109785889A (zh) * | 2018-12-29 | 2019-05-21 | 长江存储科技有限责任公司 | 一种自适应的充放电电路、方法以及设备 |
| CN109785889B (zh) * | 2018-12-29 | 2021-08-17 | 长江存储科技有限责任公司 | 一种自适应的充放电电路、方法以及设备 |
| CN110060724A (zh) * | 2019-04-09 | 2019-07-26 | 江苏东海半导体科技有限公司 | 一种掩膜存储器的读出结构 |
| WO2022110639A1 (zh) * | 2020-11-30 | 2022-06-02 | 无锡华润上华科技有限公司 | 半导体存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205692571U (zh) | 存储器读取电路 | |
| CN100383892C (zh) | 带有含双寄存器的页面缓冲器的存储器件及其使用方法 | |
| CN106157867A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
| CN202275603U (zh) | 用于存储器写操作的装置和芯片 | |
| CN107045893B (zh) | 一种消除闪存编程干扰的电路 | |
| CN105144295A (zh) | 具有增强速度的写辅助存储器 | |
| CN104124960A (zh) | 一种非易失性布尔逻辑运算电路及其操作方法 | |
| CN102956264B (zh) | 非挥发性静态随机存取存储器装置及其操作方法 | |
| CN103778960A (zh) | 用于电阻型存储器的感测放大器中的写驱动器 | |
| CN105097022B (zh) | 非挥发性记忆单元以及非挥发性记忆装置 | |
| CN103730160B (zh) | 一种存储器及其读取方法、读取电路 | |
| CN107195323A (zh) | 基于忆阻器的双差分负反馈数据读取电路及其方法 | |
| CN105741870B (zh) | 一种基于忆阻的非易失性d触发器电路 | |
| CN105741877A (zh) | 感测电路、存储装置以及操作存储装置的方法 | |
| CN104992673B (zh) | 一种反相器、栅极驱动电路和显示装置 | |
| CN104078078B (zh) | 一种基于半浮栅存储器的读写控制电路 | |
| CN113539336B (zh) | 存储器电路***、设备及写入方法 | |
| CN105185404A (zh) | 电荷转移型灵敏放大器 | |
| CN107492393A (zh) | 平均7t1r的非易失性静态随机存储单元 | |
| CN204029386U (zh) | 一种动态预充控制电路和闪存存储*** | |
| CN109102834A (zh) | 用于闪存页编程的数据锁存电路、页数据锁存器及方法 | |
| CN117711461A (zh) | 非易失性存储单元以及装置、计算存储单元以及装置 | |
| CN102087875B (zh) | 静态随机存取存储器 | |
| CN102298967B (zh) | 双分离栅快闪存储器阵列的行译码电路及其驱动方法 | |
| CN106782649B (zh) | 感测放大器电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |