CN205122563U - 一种金属陶瓷双列直插封装二极管阵列板 - Google Patents
一种金属陶瓷双列直插封装二极管阵列板 Download PDFInfo
- Publication number
- CN205122563U CN205122563U CN201520957290.9U CN201520957290U CN205122563U CN 205122563 U CN205122563 U CN 205122563U CN 201520957290 U CN201520957290 U CN 201520957290U CN 205122563 U CN205122563 U CN 205122563U
- Authority
- CN
- China
- Prior art keywords
- layer
- contact
- conductive layer
- data wire
- lower film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型涉及一种金属陶瓷双列直插封装二极管阵列板，所述阵列板包括基板以及形成在基板上的第一导电层；第一导电层上的第一栅极绝缘层；第一栅极绝缘层上的半导体层；至少部分形成在该半导体层上且包括相互隔开的数据线和漏极电极的第二导电层，该第二导电层包括阻挡金属构成的下部膜和Al或Al合金构成的上部膜；覆盖该半导体层的钝化层；以及形成在该第二导电层之上并与第二导电层接触的第三导电层，其中，至少该上部膜的一边缘位于下部膜上，使得下部膜包括露在上部膜外的第一部分，且第三导电层接触下部膜的该第一部分；上部膜的边缘横贯下部膜。
Description
技术领域
本实用新型属于半导体技术领域，具体的是一种金属陶瓷双列直插封装二极管阵列板。
背景技术
通常，集成电路包含形成在基板上的NMOS(η型金属-氧化物-半导体)晶体管和PMOS(P型金属-氧化物-半导体）晶体管的组合。集成电路的性能与其所包含的晶体管的性能有直接关系。因此，希望提高晶体管的驱动电流以增强其性能。
美国专利申请No.20100038685Α公开了一种晶体管，在该晶体管的沟道区与源/漏区之间形成位错，这种位错产生拉应力，该拉应力提高了沟道中的电子迁移率，由此晶体管的驱动电流得以增加。对已经形成了栅极电介质和栅极的半导体基板进行硅注入，从而形成非晶区域。对该半导体基板进行退火，使得非晶区域再结晶，在再结晶过程中，水平方向和竖直方向上的两个不同的晶体生长前端相遇，从而形成了位错。
DIP封装，是dualinline-pinpackage的缩写,也叫双列直插式封装技术,双入线封装；指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式。DIP封装的CPM芯片有两排引脚，需要***到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装结构形式有:多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP(含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)等。随着DIP封装技术的发展，双列直插陶瓷外壳技术也不断创新。例如，专利CN2834017Y公开了一种应用于声表面波器件的双列直插外壳。专利CN203503638M公开了一种双列直插式光耦合器黑陶瓷封装外壳。上述陶瓷外壳仍局限于单个腔体的结构，难以进一步地提升其电气密度及其有效面积。
实用新型内容
本实用新型的目的是为了解决上述问题，提出一种金属陶瓷双列直插封装二极管阵列板。
一种金属陶瓷双列直插封装二极管阵列板，所述阵列板包括基板以及形成在基板上的第一导电层；第一导电层上的第一栅极绝缘层；第一栅极绝缘层上的半导体层；至少部分形成在该半导体层上且包括相互隔开的数据线和漏极电极的第二导电层，该第二导电层包括阻挡金属构成的下部膜和Al或Al合金构成的上部膜；覆盖该半导体层的钝化层；以及形成在该第二导电层之上并与第二导电层接触的第三导电层，其中，至少该上部膜的一边缘位于下部膜上，使得下部膜包括露在上部膜外的第一部分，且第三导电层接触下部膜的该第一部分；上部膜的边缘横贯下部膜；钝化层具有至少部分露出下部膜的该第一部分的接触孔；第三导电层的至少一部分位于钝化层上；以及上部膜的该至少一边缘不与接触孔的边界重合；钝化层接触接触孔附近的下部膜。
所述阵列板还包括设置在基板上的数据线；所述数据线与第一栅极线相交，所述第一栅极线包括栅电极；所述第一栅极绝缘层，设置在栅极线上并具有暴露所述数据线的接触孔；所述钝化层设置在半导体层上；进一步包括设置在所述半导体层和所述钝化层之间的绝缘体层；还包括层间绝缘层，该层间绝缘层设置在数据线和栅极线之间；第三导电层包括接触漏极电极的像素电极；钝化层具有用于漏极电极与像素电极之间的接触的第一接触孔、露出第一导电层的一部分的第二接触孔、以及露出数据线的一部分的第三接触孔，并且第三导电层包括通过第二接触孔接触第一导电层的第一接触辅助部分、以及通过第三接触孔接触数据线的第二接触辅助部分；第二导电层的第一部分不平坦。
所述阵列板还包括双列直插陶瓷外壳，包括壳体和设置于壳体外侧的两列引脚，壳体内部开设有四个腔体，每个腔体内的底部设置有金属化层，金属化层上方设置有管座，管座上方设有盖板，所述管座通过管座封接环与盖板连接；所述引脚呈双列排布，每列均有八个引脚；所述引脚呈Z字形，引脚底部斜向设置有绝缘加强筋；引脚外侧镀有镍钯金合金镀层；所述金属化层包括镀镍层和镀金层；所述镀镍层的厚度为9.5μm，镀金层的厚度为1μm；所述壳体由黑色氧化铝陶瓷制成。
所述基板由碳、碳化硅、氮化硅、氧化铝和硅复合而成，所述基板由外而内共有5层，分别是硅层、氮化硅层、碳化硅层、碳层和氧化铝基体层，每层的厚度为0.5-3mm。
附图说明
图1是根据本实用新型的一个实施例的一种金属陶瓷双列直插封装二极管阵列板的横截面示意图；
图2是基板的结构示意图。
其中，1是基板；2是第一导电层；3是第二导电层；4是半导体层；5是欧姆接触层；6是第三导电层；7是一栅极绝缘层；11是硅层、12是氮化硅层、13是碳化硅层、14是碳层、15是氧化铝基体层。
具体实施方式
一种金属陶瓷双列直插封装二极管阵列板，所述阵列板包括基板以及形成在基板上的第一导电层；第一导电层上的第一栅极绝缘层；第一栅极绝缘层上的半导体层；至少部分形成在该半导体层上且包括相互隔开的数据线和漏极电极的第二导电层，该第二导电层包括阻挡金属构成的下部膜和Al或Al合金构成的上部膜；覆盖该半导体层的钝化层；以及形成在该第二导电层之上并与第二导电层接触的第三导电层，其中，至少该上部膜的一边缘位于下部膜上，使得下部膜包括露在上部膜外的第一部分，且第三导电层接触下部膜的该第一部分；上部膜的边缘横贯下部膜；钝化层具有至少部分露出下部膜的该第一部分的接触孔；第三导电层的至少一部分位于钝化层上；以及上部膜的该至少一边缘不与接触孔的边界重合；钝化层接触接触孔附近的下部膜。
所述阵列板还包括设置在基板上的数据线；所述数据线与第一栅极线相交，所述第一栅极线包括栅电极；所述第一栅极绝缘层，设置在栅极线上并具有暴露所述数据线的接触孔；所述钝化层设置在半导体层上；进一步包括设置在所述半导体层和所述钝化层之间的绝缘体层；还包括层间绝缘层，该层间绝缘层设置在数据线和栅极线之间；第三导电层包括接触漏极电极的像素电极；钝化层具有用于漏极电极与像素电极之间的接触的第一接触孔、露出第一导电层的一部分的第二接触孔、以及露出数据线的一部分的第三接触孔，并且第三导电层包括通过第二接触孔接触第一导电层的第一接触辅助部分、以及通过第三接触孔接触数据线的第二接触辅助部分；第二导电层的第一部分不平坦。
所述阵列板还包括双列直插陶瓷外壳，包括壳体和设置于壳体外侧的两列引脚，壳体内部开设有四个腔体，每个腔体内的底部设置有金属化层，金属化层上方设置有管座，管座上方设有盖板，所述管座通过管座封接环与盖板连接；所述引脚呈双列排布，每列均有八个引脚；所述引脚呈Z字形，引脚底部斜向设置有绝缘加强筋；引脚外侧镀有镍钯金合金镀层；所述金属化层包括镀镍层和镀金层；所述镀镍层的厚度为9.5μm，镀金层的厚度为1μm；所述壳体由黑色氧化铝陶瓷制成。
所述基板由碳、碳化硅、氮化硅、氧化铝和硅复合而成，所述基板由外而内共有5层，分别是硅层、氮化硅层、碳化硅层、碳层和氧化铝基体层，每层的厚度为0.5-3mm。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本实用新型的保护范围之中。
Claims (4)
1.一种金属陶瓷双列直插封装二极管阵列板，其特征在于：所述阵列板包括基板以及形成在基板上的第一导电层；第一导电层上的第一栅极绝缘层；第一栅极绝缘层上的半导体层；至少部分形成在该半导体层上且包括相互隔开的数据线和漏极电极的第二导电层，该第二导电层包括阻挡金属构成的下部膜和Al或Al合金构成的上部膜；覆盖该半导体层的钝化层；以及形成在该第二导电层之上并与第二导电层接触的第三导电层，其中，至少该上部膜的一边缘位于下部膜上，使得下部膜包括露在上部膜外的第一部分，且第三导电层接触下部膜的该第一部分；上部膜的边缘横贯下部膜；钝化层具有至少部分露出下部膜的该第一部分的接触孔；第三导电层的至少一部分位于钝化层上；以及上部膜的该至少一边缘不与接触孔的边界重合；钝化层接触接触孔附近的下部膜。
2.根据权利要求1所述的二极管阵列板，其特征在于：所述阵列板还包括设置在基板上的数据线；所述数据线与第一栅极线相交，所述第一栅极线包括栅电极；所述第一栅极绝缘层，设置在栅极线上并具有暴露所述数据线的接触孔；所述钝化层设置在半导体层上；进一步包括设置在所述半导体层和所述钝化层之间的绝缘体层；还包括层间绝缘层，该层间绝缘层设置在数据线和栅极线之间；第三导电层包括接触漏极电极的像素电极；钝化层具有用于漏极电极与像素电极之间的接触的第一接触孔、露出第一导电层的一部分的第二接触孔、以及露出数据线的一部分的第三接触孔，并且第三导电层包括通过第二接触孔接触第一导电层的第一接触辅助部分、以及通过第三接触孔接触数据线的第二接触辅助部分；第二导电层的第一部分不平坦。
3.根据权利要求1所述的阵列板，其特征在于：所述阵列板还包括双列直插陶瓷外壳，包括壳体和设置于壳体外侧的两列引脚，壳体内部开设有四个腔体，每个腔体内的底部设置有金属化层，金属化层上方设置有管座，管座上方设有盖板，所述管座通过管座封接环与盖板连接；所述引脚呈双列排布，每列均有八个引脚；所述引脚呈Z字形，引脚底部斜向设置有绝缘加强筋；引脚外侧镀有镍钯金合金镀层；所述金属化层包括镀镍层和镀金层；所述镀镍层的厚度为9.5μm，镀金层的厚度为1μm；所述壳体由黑色氧化铝陶瓷制成。
4.根据权利要求1所述的阵列板，其特征在于：所述基板由碳、碳化硅、氮化硅、氧化铝和硅复合而成，所述基板由外而内共有5层，分别是硅层、氮化硅层、碳化硅层、碳层和氧化铝基体层，每层的厚度为0.5-3mm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520957290.9U CN205122563U (zh) | 2015-11-26 | 2015-11-26 | 一种金属陶瓷双列直插封装二极管阵列板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520957290.9U CN205122563U (zh) | 2015-11-26 | 2015-11-26 | 一种金属陶瓷双列直插封装二极管阵列板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205122563U true CN205122563U (zh) | 2016-03-30 |
Family
ID=55578144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520957290.9U Active CN205122563U (zh) | 2015-11-26 | 2015-11-26 | 一种金属陶瓷双列直插封装二极管阵列板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205122563U (zh) |
-
2015
- 2015-11-26 CN CN201520957290.9U patent/CN205122563U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102339817B (zh) | 半导体封装以及使用其的移动设备 | |
| KR101546572B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| CN1819259B (zh) | 氮化镓半导体装置的封装 | |
| CN105529317B (zh) | 嵌入式封装装置 | |
| TW201533860A (zh) | 配線基板及使用其之半導體裝置 | |
| US20080179711A1 (en) | Substrate and semiconductor device using the same | |
| JP2006319204A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| TW201340261A (zh) | 半導體裝置及其製造方法 | |
| TW201523829A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| CN107534040A (zh) | 光电子器件装置和用于制造大量光电子器件装置的方法 | |
| JP2003204014A (ja) | 半導体ウエハ、バンプ付き半導体ウエハの製造方法、バンプ付き半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器 | |
| US9570439B2 (en) | Semiconductor device and semiconductor package | |
| TW200735313A (en) | Semiconductor device and manufacturing method thereof | |
| JP2008181702A (ja) | 電池パック及び電池保護モジュール及び電池保護モジュール用基板の製造方法 | |
| CN205122563U (zh) | 一种金属陶瓷双列直插封装二极管阵列板 | |
| US20200083215A1 (en) | Semiconductor device | |
| US20210111109A1 (en) | Flat no-lead package with surface mounted structure | |
| CN205122585U (zh) | 一种金属陶瓷表贴封装晶体管阵列板 | |
| CN109817697B (zh) | 半导体装置及其制造方法 | |
| US3828229A (en) | Leadless semiconductor device for high power use | |
| JP2004087882A (ja) | 半導体装置 | |
| JP2001094044A (ja) | 半導体装置及びその製造方法、回路基板、電子機器 | |
| TWI827014B (zh) | 封裝結構及內埋功率晶片的電路板組件 | |
| US20240038651A1 (en) | Circuit board arrangement | |
| CN205122580U (zh) | 一种大功率金属单列直插封装晶体管阵列板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |