CN204303755U - 深沟槽多层光刻覆盖结构 - Google Patents
深沟槽多层光刻覆盖结构 Download PDFInfo
- Publication number
- CN204303755U CN204303755U CN201420846833.5U CN201420846833U CN204303755U CN 204303755 U CN204303755 U CN 204303755U CN 201420846833 U CN201420846833 U CN 201420846833U CN 204303755 U CN204303755 U CN 204303755U
- Authority
- CN
- China
- Prior art keywords
- photoresist
- photoresist layer
- silicon chip
- utility
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本实用新型提供一种深沟槽多层光刻覆盖结构,解决使用光刻胶对深沟槽进行覆盖时,台阶覆盖不良以及显影不良的问题。本实用新型的结构包括一硅片,其上形成有深度大于90um的弧形沟槽;一底层光刻胶层,覆盖在所述弧形沟槽上方,以及所述弧形沟槽两侧的硅片平面上方;一上层光刻胶层,覆盖在所述底层光刻胶层上方;其中所述底层光刻胶层在硅片表面的光刻胶宽度大于所述上层光刻胶层在硅片表面的光刻胶宽度。本实用新型可以确保多层光刻胶在沟槽和硅片平面结合的台阶处形成覆盖,以及保证在最后沟槽外侧的光刻胶图案不会产生显影不良。
Description
技术领域
本实用新型是关于一种光刻胶沟槽覆盖结构,且特别是有关于一种在现有的设备基础上,可以减小瞬态抑制二极管产品漏电流的深沟槽多层光刻胶覆盖结构。
背景技术
按,沟槽工艺是分立元器件最常使用到的工艺,进行沟槽刻蚀后PN结暴露出来,漏电流成为了需要解决的关键问题之一。相比于低压和中压的TVS(Transient Voltage Suppressor,瞬态抑制二极管)产品,高压TVS漏电流更大而且不稳定,在高温高湿等恶劣环境中表现明显。为了保证在高温高湿环境中产品的漏电流稳定性,现有工艺是在沟槽刻蚀完成后,在晶圆表面低温生长一层参氧多晶硅,经过一次光刻保留沟槽中的参氧多晶硅,去除沟槽之外的其他区域的参氧多晶硅,而使用光刻胶对沟槽进行覆盖是此工艺的难点。
惟,在沟槽深度大于90um时,对光刻胶厚度的要求要远大于沟槽深度小于90um时的情况。其中在沟槽和硅片平面的结合处台阶的光刻胶覆盖成为难点,在制造业中通常使用增加光刻胶厚度的方法来实现台阶覆盖,而此时的台阶高度往往比光刻胶的厚度要薄(参见图2)。为了保证台阶处的光刻胶厚度,需要使用足够的光刻胶来对沟槽的底部进行填充,才能确保在进行多次涂光刻胶后在台阶处形成覆盖。由于现有工艺使用相同光刻板,使得在多次涂覆后形成厚光刻胶的情况下,沟槽外侧的光刻胶图案极易产生显影不良等外观异常(参见图3)。
针对上述现有深沟槽光刻覆盖技术中存在的缺陷或不足,本申请人遂以其多年从事本行业的制造经验和技术累积,积极地研究如何从结构上作改良,以期能改善先前技术之缺失,终于在各方条件的审慎考虑下开发出本实用新型。
实用新型内容
本实用新型之主要目的在于提供一种深沟槽多层光刻覆盖结构,使用多层光刻胶来实现台阶覆盖的问题,并减少由于多次光刻导致的显影不良的风险,能保证在沟槽深度大于90um时能同时满足有效的覆盖沟槽和对显影外观的要求。
为达上述的目的及功效,本实用新型采用以下技术内容:一种深沟槽多层光刻覆盖结构,包括一硅片,其上形成有深度大于90um的弧形沟槽;一底层光刻胶层,覆盖在所述弧形沟槽上方,以及所述弧形沟槽两侧的硅片平面上方;一上层光刻胶层,覆盖在所述底层光刻胶层上方;其中所述底层光刻胶层在硅片表面的光刻胶宽度大于所述上层光刻胶层在硅片表面的光刻胶宽度;其中所述上层光刻胶层分为两层以上;其中所述弧形沟槽的深度为90-110um,宽度为220um;其中所述底层光刻胶层、上层光刻胶层采用负光刻胶;其中所述底层光刻胶层以及每层上层光刻胶层的厚度为9-10um。
本实用新型至少具有以下有益效果:
本实用新型揭示了使用光刻胶进行深沟槽覆盖的结构。产品经过沟槽刻蚀后,在硅片上形成一个弧形沟槽,深度90-110um,宽度220um,光刻胶厚度为9-10um,使用多层光刻胶来对沟槽的底部进行填充,确保在台阶处形成覆盖。并且由于第一次显影后留下的光刻胶层在芯片表面的宽度宽于后面光刻留下的光刻胶层宽度,能将显影不良控制在底光刻胶层的上面,能保证在最后沟槽外侧的光刻胶图案不会产生缺失或残留。
本实用新型的其他目的和优点可以从本实用新型所揭露的技术内容得到进一步的了解。为了让本实用新型的上述和其他目的、特征和优点能更明显易懂,下文特举实施例并配合所附图式作详细说明如下。
附图说明
图1为本实用新型沟槽刻蚀后的沟槽截面图。
图2为本实用新型之前的现有光刻覆盖工艺举例之一。
图3为本实用新型之前的现有光刻覆盖工艺举例之二。
图4为本实用新型之第一实施例光刻胶填充后的沟槽截面图。
图5为本实用新型之第二实施例光刻胶填充后的沟槽截面图。
【符号说明】
A硅平面和沟槽之间的角度
B沟槽深度
C沟槽宽度
1硅片
11沟槽
12台阶处
2第一层光刻胶
3第二层光刻胶
4第三层光刻胶
5第四层光刻胶
6显影不良处
具体实施方式
本实用新型揭示之内容涉及一种使用光刻胶覆盖深沟槽的结构,其主要技术特点在于,对于沟槽深度达到90-110um,宽度达到220um的产品,本实用新型使用厚度在9-10um左右负光刻胶多次光刻来实现在台阶处形成覆盖,更重要的是,本实用新型同时可以减少显影不良的风险。
接下来将透过数个实施例并配合所附图式,说明本实用新型与先前技术相比具有创新、进步或功效等独特技术部分,使本领域普通技术人员能据以实现。须说明的是,本领域普通技术人员在不悖离本实用新型的精神下所进行的修饰与变更,均不脱离本实用新型的保护范畴。
[第一实施例]
请参阅图4,为本实用新型第一实施例之深沟槽多层光刻胶覆盖结构的剖面示意图。如图4所示,本实施例之深沟槽多层光刻覆盖结构,是在硅片1上形成深度大于90um的弧形沟槽11。请一并参阅图1,本实施例是以深度为110um,宽度为220um的沟槽11进行说明的,但本实用新型并不加以限制。第一层光刻胶2作为底层光刻胶层,覆盖在沟槽11上方以及沟槽11两侧的硅片平面上方,包括两者结合的台阶处12上;上层光刻胶层有两层,包括第二层光刻胶3和第三层光刻胶4,他们依次覆盖在第一层光刻胶2的上方;其中第一层光刻胶2在硅片1表面的光刻胶宽度大于第二层光刻胶3和第三层光刻胶4在硅片1表面的光刻胶宽度;本实施例是以厚度为9-10um的负光刻胶进行说明的,但本实用新型并不限制于此。
此结构中,第一层光刻胶2、第二层光刻胶3和第三层光刻胶4在台阶处形成了很好的覆盖;并且,将显影不良6控制在了第一层光刻胶2上,保证最后沟槽外侧的光刻胶图案不会产生缺失或残留。
[第二实施例]
请参阅图5,为本实用新型第二实施例之深沟槽多层光刻胶覆盖结构的剖面示意图。如图5所示,本实施例之深沟槽多层光刻覆盖结构,是在硅片1上形成深度大于90um的弧形沟槽11。请一并参阅图1,本实施例同样是以深度为110um,宽度为220um的沟槽11进行说明的,但本实用新型并不加以限制。第一层光刻胶2作为底层光刻胶层,覆盖在沟槽11上方以及沟槽11两侧的硅片平面上方,包括两者结合的台阶处12上;上层光刻胶层有三层,包括第二层光刻胶3、第三层光刻胶4和第四层光刻胶5,他们依次覆盖在第一层光刻胶2的上方;其中第一层光刻胶2在硅片1表面的光刻胶宽度大于第二层光刻胶3、第三层光刻胶4和第四层光刻胶5在硅片1表面的光刻胶宽度;本实施例是以厚度为9-10um的负光刻胶进行说明的,但本实用新型并不限制于此。
此结构中,第一层光刻胶2、第二层光刻胶3、第三层光刻胶4、第四层光刻胶5在台阶处形成了很好的覆盖;并且,将显影不良6控制在了第一层光刻胶2上,保证最后沟槽外侧的光刻胶图案不会产生缺失或残留。
附带一提,从事本领域技艺者能根据沟槽深度及采用光刻胶的不同自行决定所覆盖的上层光刻胶的数量,并形成所需性能之产品,本实用新型并不限制所述上层光刻胶的数量为上述实施例中的两层或者三层。
[检测要求]
1、沟槽深度测试,测量加工后的产品沟槽深度是否在90-110um深度,需要保证二极管的PN结和外延层被刻蚀穿。
2、产品加工后光刻胶覆盖检查。产品完成光刻后使用显微镜进行检查,在台阶覆盖处光刻胶覆盖好,无硅平台暴露。光刻胶图案符合要求。无图案缺失或者光刻胶残留。
3、产品参数测量,产品加工完成后,测试漏流稳定,在高温高湿条件下,漏电流无变化趋势。
以上所述仅为本实用新型的实施例,其并非用以限定本实用新型的专利保护范围。任何熟习相像技艺者,在不脱离本实用新型的精神与范围内,所作的更动及润饰的等效替换,仍落入本实用新型的专利保护范围内。
Claims (5)
1.一种深沟槽多层光刻覆盖结构,其特征在于,包括:
一硅片,其上形成有深度大于90um的弧形沟槽;
一底层光刻胶层,覆盖在所述弧形沟槽上方,以及所述弧形沟槽两侧的硅片平面上方;
一上层光刻胶层,覆盖在所述底层光刻胶层上方;
其中,所述底层光刻胶层在硅片表面的光刻胶宽度大于所述上层光刻胶层在硅片表面的光刻胶宽度。
2.如权利要求1所述的深沟槽多层光刻覆盖结构,其特征在于,其中所述上层光刻胶层分为两层以上。
3.如权利要求1所述的深沟槽多层光刻覆盖结构,其特征在于,其中所述弧形沟槽的深度为90-110um,宽度为220um。
4.如权利要求1所述的深沟槽多层光刻覆盖结构,其特征在于,其中所述底层光刻胶层、上层光刻胶层采用负光刻胶。
5.如权利要求1所述的深沟槽多层光刻覆盖结构,其特征在于,其中所述底层光刻胶层以及每层上层光刻胶层的厚度为9-10um。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420846833.5U CN204303755U (zh) | 2014-12-26 | 2014-12-26 | 深沟槽多层光刻覆盖结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420846833.5U CN204303755U (zh) | 2014-12-26 | 2014-12-26 | 深沟槽多层光刻覆盖结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204303755U true CN204303755U (zh) | 2015-04-29 |
Family
ID=53109275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420846833.5U Active CN204303755U (zh) | 2014-12-26 | 2014-12-26 | 深沟槽多层光刻覆盖结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204303755U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104465338A (zh) * | 2014-12-26 | 2015-03-25 | 力特半导体(无锡)有限公司 | 深沟槽多层光刻覆盖结构及其光刻覆盖方法 |
CN112133790A (zh) * | 2020-09-25 | 2020-12-25 | 武汉敏芯半导体股份有限公司 | 高速光电探测器制备方法 |
-
2014
- 2014-12-26 CN CN201420846833.5U patent/CN204303755U/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104465338A (zh) * | 2014-12-26 | 2015-03-25 | 力特半导体(无锡)有限公司 | 深沟槽多层光刻覆盖结构及其光刻覆盖方法 |
CN104465338B (zh) * | 2014-12-26 | 2017-02-22 | 力特半导体(无锡)有限公司 | 深沟槽多层光刻覆盖结构及其光刻覆盖方法 |
CN112133790A (zh) * | 2020-09-25 | 2020-12-25 | 武汉敏芯半导体股份有限公司 | 高速光电探测器制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SG10201803335UA (en) | Three-Dimensional Semiconductor Device And Method Of Fabricating The Same | |
TW200625543A (en) | Method of forming via structures and method of fabricating phase change memory devices incorporating such via structures | |
CN204303755U (zh) | 深沟槽多层光刻覆盖结构 | |
TWI456702B (zh) | 具有埋入式字元線的dram結構及其製造方法與ic結構及其製造方法 | |
CN105097490A (zh) | 形成不同深度沟槽的集成电路制造方法 | |
CN106298945A (zh) | 屏蔽栅沟槽型mosfet工艺方法 | |
CN103021926B (zh) | 浅沟槽隔离结构的形成方法及存储器的形成方法 | |
CN104465728B (zh) | 分离栅功率器件的栅极结构及工艺方法 | |
CN104465338A (zh) | 深沟槽多层光刻覆盖结构及其光刻覆盖方法 | |
CN103489839A (zh) | 硬掩模间隙壁结构及其制作方法 | |
WO2011116762A3 (de) | Herstellungsverfahren einer halbleitersolarzelle | |
CN209045527U (zh) | 浅沟槽隔离结构 | |
KR100898220B1 (ko) | 반도체 소자 및 그 제조방법 | |
CN108417531A (zh) | 一种接触孔的刻蚀方法 | |
CN204303818U (zh) | 深浅双沟槽结构 | |
CN104867860A (zh) | 一种浅沟槽隔离结构的制作方法 | |
WO2008155832A1 (ja) | 半導体装置及びその製造方法 | |
CN103151270A (zh) | 沟槽式金属氧化物半导体肖特基势垒器件制造方法 | |
CN103871855B (zh) | 一种集成电路双栅氧的制备方法 | |
CN104701174B (zh) | 用于优化中压沟槽栅mos加工工艺的方法 | |
CN103268854B (zh) | 一种光刻沟槽覆盖工艺 | |
WO2012089314A3 (en) | A method for fabricating a semiconductor device | |
CN103887160A (zh) | 控制栅极刻蚀方法 | |
CN106569386A (zh) | 光罩及利用所述光罩进行多芯片同时制备的方法 | |
CN203850309U (zh) | 一种沟槽式肖特基芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |