TWI456702B - 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法 - Google Patents

具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法 Download PDF

Info

Publication number
TWI456702B
TWI456702B TW100147962A TW100147962A TWI456702B TW I456702 B TWI456702 B TW I456702B TW 100147962 A TW100147962 A TW 100147962A TW 100147962 A TW100147962 A TW 100147962A TW I456702 B TWI456702 B TW I456702B
Authority
TW
Taiwan
Prior art keywords
trenches
substrate
word line
forming
conductors
Prior art date
Application number
TW100147962A
Other languages
English (en)
Other versions
TW201248786A (en
Inventor
Hao Chieh Liu
Lars Heineck
Ping Chieh Chiang
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201248786A publication Critical patent/TW201248786A/zh
Application granted granted Critical
Publication of TWI456702B publication Critical patent/TWI456702B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Claims (22)

  1. 一種具有埋入式字元線的DRAM結構，包括：一半導體基板；多條記憶胞用字元線，埋入於該基板中，並以第一閘介電層與該基板相隔；以及多條隔離字元線，埋入於該基板中，並以第二閘介電層與該基板相隔，其中，該些記憶胞用字元線的頂面與該些隔離字元線的頂面低於該基板的頂面，且該些隔離字元線的底面低於該些記憶胞用字元線的底面，該些隔離字元線的頂面低於該些記憶胞用字元線的頂面，但高於該些記憶胞用字元線的底面。
  2. 如申請專利範圍第1項所述之具有埋入式字元線的DRAM結構，其中該些記憶胞用字元線劃分為多對記憶胞用字元線，其中每一對以一條隔離字元線與相鄰的另一對記憶胞用字元線相隔。
  3. 如申請專利範圍第1項所述之具有埋入式字元線的DRAM結構，其中該些記憶胞用字元線與該些隔離字元線的材質包括金屬性材料。
  4. 如申請專利範圍第1項所述之具有埋入式字元線的DRAM結構，其中該金屬性材料包括氮化鈦、氮化鉭、鎢或多晶矽。
  5. 如申請專利範圍第1項所述之具有埋入式字元線的DRAM結構，其中該第一閘介電層與該第二閘介電層的材 質包括二氧化矽或氮化矽。
  6. 如申請專利範圍第1項所述之具有埋入式字元線的DRAM結構，其中該些記憶胞用字元線的頂面比該基板的頂面低約700~800Å，且該些記憶胞用字元線的厚度約為700~800Å。
  7. 如申請專利範圍第6項所述之具有埋入式字元線的DRAM結構，其中該些隔離字元線的底面比該些記憶胞用字元線的底面低800Å以下。
  8. 一種具有埋入式字元線的DRAM結構，包括：一半導體基板；多條記憶胞用字元線，埋入於該基板中，並以第一閘介電層與該基板相隔；以及多條隔離字元線，埋入於該基板中，並以第二閘介電層與該基板相隔，其中，該些記憶胞用字元線的頂面與該些隔離字元線的頂面低於該基板的頂面，且該些隔離字元線的底面低於該些記憶胞用字元線的底面，該些隔離字元線的頂面與該些記憶胞用字元線的底面實質上共平面，或低於該些記憶胞用字元線的底面。
  9. 一種具有埋入式字元線的DRAM結構的製造方法，包括：在一半導體基板中形成多個第一溝渠與較該些第一溝渠深的多個第二溝渠；在每一個第一溝渠與每一個第二溝渠中形成一閘介 電層；以及在該些第一溝渠中形成多條記憶胞用字元線，且在該些第二溝渠中形成多條隔離字元線，其中，該些隔離字元線的頂面與該些記憶胞用字元線的頂面低於該基板的頂面，且該些隔離字元線的頂面低於該些記憶胞用字元線的頂面，但高於該些記憶胞用字元線的底面。
  10. 如申請專利範圍第9項所述之具有埋入式字元線的DRAM結構的製造方法，其中形成該些第一溝渠與該些第二溝渠的步驟包括：在該基板上形成第一罩幕層，其中具有該些第一溝渠的圖案與該些第二溝渠的圖案；形成第二罩幕層，其覆蓋該些第一溝渠的圖案；以該第一罩幕層與該第二罩幕層為罩幕蝕刻該基板，以形成該些第二溝渠；移除該第二罩幕層；以及以該第一罩幕層為罩幕蝕刻該基板，以形成該些第一溝渠，並加深該些第二溝渠。
  11. 如申請專利範圍第9項所述之具有埋入式字元線的DRAM結構的製造方法，其中形成該些第一溝渠與該些第二溝渠的步驟包括：在該基板上形成多個罩幕圖案；在每一個罩幕圖案的側壁上形成第一間隙壁；在每一個第一間隙壁的側壁上形成第二間隙壁； 以該些罩幕圖案、該些第一間隙壁與該些第二間隙壁為罩幕蝕刻該基板，以形成該些第二溝渠；移除該些罩幕圖案的頂部、該些第一間隙壁的頂部與該些第二間隙壁的頂部；移除剩餘的該些第一間隙壁；以及以剩餘的該些罩幕圖案與剩餘的該些第二間隙壁為罩幕蝕刻該基板，以形成該些第一溝渠，並加深該些第二溝渠。
  12. 如申請專利範圍第11項所述之具有埋入式字元線的DRAM結構的製造方法，其中移除該些罩幕圖案的頂部、該些第一間隙壁的頂部與該些第二間隙壁的頂部的步驟包括化學機械研磨(CMP)製程。
  13. 如申請專利範圍第12項所述之具有埋入式字元線的DRAM結構的製造方法，更包括在該些第二溝渠形成之後，但在該些罩幕圖案的頂部、該些第一間隙壁的頂部及該些第二間隙壁的頂部移除之前，於該基板上形成填充該些第二溝渠的一填充材料。
  14. 如申請專利範圍第13項所述之具有埋入式字元線的DRAM結構的製造方法，其中該填充材料包括一光阻材料。
  15. 如申請專利範圍第11項所述之具有埋入式字元線的DRAM結構的製造方法，其中形成該些第一間隙壁的步驟與形成該些第二間隙壁的步驟中的至少一個步驟包括原子層沈積(ALD)製程。
  16. 一種具有埋入式字元線的DRAM結構的製造方法，包括：在一半導體基板中形成多個第一溝渠與較該些第一溝渠深的多個第二溝渠；在每一個第一溝渠與每一個第二溝渠中形成一閘介電層；以及在該些第一溝渠中形成多條記憶胞用字元線，且在該些第二溝渠中形成多條隔離字元線，其中，該些隔離字元線的頂面與該些記憶胞用字元線的頂面低於該基板的頂面，且該些隔離字元線的頂面與該些記憶胞用字元線的底面實質上共平面，或低於該些記憶胞用字元線的底面。
  17. 一種具有埋入式導體的積體電路(IC)結構，包括：一基板；多個第一導體，埋入於該基板中；以及多個第二導體，埋入於該基板中，該些第二導體的底面低於該些第一導體的底面，其中該些第二導體的頂面低於該些第一導體的頂面，但高於該些第一導體的底面。
  18. 一種具有埋入式導體的積體電路(IC)結構，包括：一基板；多個第一導體，埋入於該基板中；以及多個第二導體，埋入於該基板中，該些第二導體的底面低於該些第一導體的底面， 其中該些第二導體的頂面與該些第一導體的底面實質上共平面，或低於該些第一導體的底面。
  19. 如申請專利範圍第17或18項所述之具有埋入式導體的積體電路結構，其中該積體電路包括記憶體，該基板包括一半導體基板，該些第一導體包括多條記憶胞用字元線，且該些第二導體包括多條隔離字元線，該積體電路結構更包括：一閘介電層，其使每一個記憶胞用字元線和每一個隔離字元線與該基板相隔。
  20. 一種具有埋入式導體的IC結構的製造方法，包括：在一基板中形成多個第一溝渠，以及較該些第一溝渠深的多個第二溝渠，其中形成該些第一溝渠與該些第二溝渠的步驟包括：在該基板上形成第一罩幕層，其中有該些第一溝渠的圖案與該些第二溝渠的圖案；形成第二罩幕層，其覆蓋該些第一溝渠的圖案；以該第一罩幕層與該第二罩幕層為罩幕蝕刻該基板，以形成該些第二溝渠；移除該第二罩幕層；以及以該第一罩幕層為罩幕蝕刻該基板，以形成該些第一溝渠，並加深該些第二溝渠；以及在該些第一溝渠中形成多個第一導體，且在該些第二溝渠中形成多個第二導體。
  21. 一種具有埋入式導體的IC結構的製造方法，包括： 在一基板中形成多個第一溝渠，以及較該些第一溝渠深的多個第二溝渠，其中形成該些第一溝渠與該些第二溝渠的步驟包括：在該基板上形成多個罩幕圖案；在每一個罩幕圖案的側壁上形成第一間隙壁；在每一個第一間隙壁的側壁上形成第二間隙壁；以該些罩幕圖案、該些第一間隙壁與該些第二間隙壁為罩幕蝕刻該基板，以形成該些第二溝渠；移除該些罩幕圖案的頂部、該些第一間隙壁的頂部與該些第二間隙壁的頂部；移除剩餘的該些第一間隙壁；以及以剩餘的該些罩幕圖案與剩餘的該些第二間隙壁為罩幕蝕刻該基板，以形成該些第一溝渠，並加深該些第二溝渠；以及在該些第一溝渠中形成多個第一導體，且在該些第二溝渠中形成多個第二導體。
  22. 如申請專利範圍第20或21項所述之具有埋入式導體的IC結構的製造方法，其中該積體電路包括記憶體，該基板包括一半導體基板，該些第一導體包括多條記憶胞用字元線，且該些第二導體包括多條隔離字元線，該製造方法更包括：在該些第一溝渠與該些第二溝渠中形成該些第一導體與該些第二導體之前，於每一個第一溝渠與每一個第二溝渠中形成一閘介電層。
TW100147962A 2011-05-17 2011-12-22 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法 TWI456702B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/109,002 US20120292716A1 (en) 2011-05-17 2011-05-17 Dram structure with buried word lines and fabrication thereof, and ic structure and fabrication thereof

Publications (2)

Publication Number Publication Date
TW201248786A TW201248786A (en) 2012-12-01
TWI456702B true TWI456702B (zh) 2014-10-11

Family

ID=47155418

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100147962A TWI456702B (zh) 2011-05-17 2011-12-22 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法

Country Status (3)

Country Link
US (2) US20120292716A1 (zh)
CN (1) CN102790055B (zh)
TW (1) TWI456702B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374009B2 (en) 2020-10-15 2022-06-28 Nanya Technology Corporation Integrated circuit device and manufacturing method thereof
TWI809809B (zh) * 2022-01-07 2023-07-21 南亞科技股份有限公司 具有不同深度特徵之半導體元件結構的製備方法
US11875994B2 (en) 2022-01-07 2024-01-16 Nanya Technology Corporation Method for preparing semiconductor device structure with features at different levels

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735267B1 (en) * 2012-12-06 2014-05-27 Nanya Technology Corporation Buried word line structure and method of forming the same
US9240346B2 (en) 2013-03-14 2016-01-19 Taiwan Semiconductor Manufacturing Co., Ltd. Double patterning method
CN105097641B (zh) * 2014-05-09 2017-11-07 华邦电子股份有限公司 埋入式字线及其隔离结构的制造方法
US20160284640A1 (en) * 2015-03-25 2016-09-29 Inotera Memories, Inc. Semiconductor device having buried wordlines
CN106206585B (zh) * 2015-05-04 2019-03-12 华邦电子股份有限公司 自对准埋入式字线隔离结构的形成方法
US10083878B1 (en) * 2017-06-05 2018-09-25 Globalfoundries Inc. Fin fabrication process with dual shallow trench isolation and tunable inner and outer fin profile
CN110896075B (zh) * 2018-09-13 2022-02-08 长鑫存储技术有限公司 集成电路存储器及其制备方法
US10636658B1 (en) * 2019-01-23 2020-04-28 Micron Technology, Inc. Methods of forming patterns, and methods of patterning conductive structures of integrated assemblies
CN112038341B (zh) * 2019-06-04 2024-06-21 长鑫存储技术有限公司 存储结构及其形成方法
CN113539971B (zh) * 2020-04-10 2022-12-02 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100200948A1 (en) * 2009-02-10 2010-08-12 Hynix Semiconductor Inc. Semiconductor device and fabrication method thereof
TW201039408A (en) * 2009-04-24 2010-11-01 Hynix Semiconductor Inc Semiconductor memory device and method for manufacturing the same
US20110037111A1 (en) * 2009-08-11 2011-02-17 Hynix Semiconductor Inc. Semiconductor device and method of fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005035641B4 (de) * 2005-07-29 2010-11-25 Qimonda Ag Herstellungsverfahren für eine Speicherzellenanordnung mit gefalteter Bitleitungs-Anordnung und entsprechende Speicherzellenanordnung mit gefalteter Bitleitungs-Anordnung
TWI343631B (en) * 2007-06-20 2011-06-11 Nanya Technology Corp Recess channel mos transistor device and fabricating method thereof
TWI346374B (en) * 2007-08-03 2011-08-01 Nanya Technology Corp Method for fabricating line type recess channel mos transistor device
US7622354B2 (en) * 2007-08-31 2009-11-24 Qimonda Ag Integrated circuit and method of manufacturing an integrated circuit
KR101529867B1 (ko) * 2008-10-27 2015-06-18 삼성전자주식회사 자기정열 이중 패터닝 기술을 이용한 매립형 게이트 전극 및 소자 분리막을 갖는 반도체 및 그 반도체 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100200948A1 (en) * 2009-02-10 2010-08-12 Hynix Semiconductor Inc. Semiconductor device and fabrication method thereof
TW201039408A (en) * 2009-04-24 2010-11-01 Hynix Semiconductor Inc Semiconductor memory device and method for manufacturing the same
US20110037111A1 (en) * 2009-08-11 2011-02-17 Hynix Semiconductor Inc. Semiconductor device and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374009B2 (en) 2020-10-15 2022-06-28 Nanya Technology Corporation Integrated circuit device and manufacturing method thereof
TWI771189B (zh) * 2020-10-15 2022-07-11 南亞科技股份有限公司 動態隨機存取記憶體及其製造方法
TWI809809B (zh) * 2022-01-07 2023-07-21 南亞科技股份有限公司 具有不同深度特徵之半導體元件結構的製備方法
US11875994B2 (en) 2022-01-07 2024-01-16 Nanya Technology Corporation Method for preparing semiconductor device structure with features at different levels

Also Published As

Publication number Publication date
TW201248786A (en) 2012-12-01
CN102790055A (zh) 2012-11-21
CN102790055B (zh) 2015-05-13
US20120292716A1 (en) 2012-11-22
US20140042548A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
TWI456702B (zh) 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法
US8716124B2 (en) Trench silicide and gate open with local interconnect with replacement gate process
CN107731846B (zh) 提高沟道通孔均一性的三维存储器形成方法
CN104835743B (zh) 半导体器件和制造半导体器件的方法
KR101096186B1 (ko) 패턴의 무너짐을 방지하는 반도체장치 제조 방법
TWI630705B (zh) 半導體元件及其製造方法
CN108257919A (zh) 随机动态处理存储器元件的形成方法
TWI523202B (zh) 埋入式數位線存取元件及記憶體陣列
CN110957318A (zh) 一种半导体结构及其制作方法
TWI397974B (zh) 分離式字元線之製程
KR20120117127A (ko) 소자 분리막 구조물 및 그 형성 방법
TWI619170B (zh) 半導體元件及其製造方法
TW200425298A (en) Fabrication method for a damascene bitline contact
KR20140019705A (ko) 반도체 소자 및 그 제조 방법
CN104377160B (zh) 金属内连线结构及其工艺
TW201117325A (en) Low parasitic capacitance bit line process for stack DRAM
CN112951840B (zh) 一种三维存储器及其制备方法
CN108470709A (zh) 浅沟槽绝缘结构的制造方法
CN106229296A (zh) 阵列基板中金属层的形成方法以及tft阵列基板
CN103928292B (zh) 条形结构的形成方法
CN110197788B (zh) 栅极凹槽的形成方法
US8361849B2 (en) Method of fabricating semiconductor device
CN105336676B (zh) 接触插塞的形成方法
CN109817528A (zh) Mos晶体管的制造方法
CN111435658A (zh) 形成介电层的方法