CN204290283U - 一种短路保护电路及其开关电源 - Google Patents

Abstract

本实用新型公开了一种用于保护功率开关的短路保护电路及其开关电源。短路保护电路的第一输入端耦接功率开关的第一端，短路保护电路的第二输入端耦接功率开关的第二端，短路保护电路的输出端提供短路保护信号，其中短路保护电路包含一晶体管，晶体管具有一阈值电压；当且仅当功率开关导通时，短路保护电路将功率开关第一端和第二端之间的差值电压与晶体管的阈值电压相比较；以及当差值电压大于晶体管的阈值电压时，短路保护信号变换为有效状态用于关断功率开关。本实用新型公开的段落保护电路及其开关电源，具有电路简单、精度要求低、反应快、可靠性高等优点。

Description

一种短路保护电路及其开关电源

技术领域

本实用新型涉及电路，具体但不限于涉及功率开关的短路保护电路及开关电源。

背景技术

开关电源因其众多的优点如高效率、高载流能力等而被广泛用于将输入电压转换成输出电压用于为负载供电。输出电压往往通过调节功率开关的占空系数进行调节，其中占空系数为导通时间与周期的比值。开关电源具有多种拓扑，如升压电压变换器、降压电压变换器、反激式电压变换器等。

图1示出了传统的升压电压变换器，其将输入节点IN的输入电压Vin转换成高于输入电压Vin的输出电压Vout，并在输出节点OUT提供。输出电压Vout通过功率开关Q的开关动作获得，其中功率开关Q耦接在开关节点SW和***地GND之间。升压变换器进一步包括耦接在输入节点IN和开关节点SW之间的电感L1，耦接在开关节点SW和输出节点OUT之间的整流器D1，以及耦接在输出节点OUT和***地GND之间的输出电容Cout。

然而，当功率开关Q处于导通状态且开关节点SW与输入节点IN短接时，流过功率开关Q的电流将超过正常值并使功率开关Q损坏。因此有必要提供一个短路保护电路用于在开关节点SW与高压输入节点IN短接时对功率开关Q提供保护。

传统的短路保护电路通常采用一电流放大器用于检测流过功率开关的电流，并将检测到的电流信号与最大电流参考值进行比较。当电流信号超过最大电流参考值时，将功率开关Q关断。然而，在这种场合需要对电流比较器有较高的精度要求。且电流比较器往往有一定的滞后，因此当检测到的电流信号大于最大电流参考值时，往往实际的电流已经远大于最大电流参考值，这种情况下功率开关依然可能被损坏。

实用新型内容

为了解决前面描述的一个问题或者多个问题，本实用新型提出一种功率开关的短路保护电路和相应的开关电源。

根据本实用新型的一个方面，提出了一种用于保护功率开关的短路保护电路。其中功率开关具有第一端、第二端和控制端，短路保护电路具有第一输入端、第二输入端和输出端，其中短路保护电路的第一输入端耦接功率开关的第一端，短路保护电路的第二输入端耦接功率开关的第二端，短路保护电路的输出端提供短路保护信号，其中短路保护电路包含一晶体管，晶体管具有阈值电压；当且仅当功率开关导通时，短路保护电路将功率开关第一端和第二端之间的差值电压与晶体管的阈值电压相比较；以及当差值电压大于晶体管的阈值电压时，短路保护信号变换为有效状态用于关断功率开关。在一个实施例中，短路保护电路进一步具有第三输入端、第四输入端和第五输入端，其中短路保护电路的第三输入端耦接功率开关的控制端，短路保护电路的第四输入端接收开关信号，短路保护电路的第五输入端耦接启动信号。在一个实施例中，短路保护电路进一步包含：使能电路，具有第一输入端、第二输入端和输出端，其中使能电路的第一输入端耦接功率开关的控制端用于接收栅极控制信号，使能电路的第二输入端接收开关信号，使能电路的输出端提供使能信号，其中当栅极控制信号变换为有效状态的空白时间后使能信号变换为其有效状态，当开关信号或栅极控制信号之任一变换为其无效状态时使能信号变换为其无效状态，其中栅极控制信号的有效状态用于导通功率开关，开关信号或栅极控制信号的无效状态用于关断功率开关；比较电路，包含使能开关和晶体管，比较电路具有第一输入端、第二输入端、第三输入端和输出端，其中比较电路的第一输入端耦接功率开关的第一端，比较电路的第二输入端耦接功率开关的第二端，比较电路的第三输入端耦接使能电路的输出端用于接收使能信号，比较电路的输出端提供比较信号，其中当使能信号为其有效状态时，使能开关导通，比较电路将功率开关的差值电压与晶体管的阈值电压相比较，当差值电压高于阈值电压时，比较信号为其有效状态，当差值电压低于阈值电压时，比较信号为其无效状态，且当使能信号为其无效状态时，使能开关关断，比较信号亦为其无效状态；以及锁存电路，具有第一输入端、第二输入端和输出端，其中锁存电路的第一输入端接收启动信号，锁存电路的第二输入端耦接比较电路的输出端用于接收比较信号，锁存电路的输出端提供短路保护信号，其中当比较信号为其有效状态时，短路保护信号变换为其有效状态，当启动信号为有效状态时，短路保护信号变换为其无效状态。在一个实施例中，使能电路包含：延时电路，具有输入端和输出端，其中延时电路的输入端接收栅极控制信号；与非门，具有第一输入端、第二输入端和输出端，其中与非门的第一输入端耦接延时电路的输出端，与非门的第二输出端接收开关信号；以及反相电路，具有输入端和输出端，其中反相电路的输入端耦接与非门的输出端，反相电路的输出端提供使能信号。在一个实施例中，使能开关具有第一端、第二端和控制端，其中使能开关的第一端耦接比较电路的第一输入端，使能开关的控制端耦接使能电路的输出端；晶体管为第一晶体管，具有第一端、第二端和控制端，其中第一晶体管的第一端耦接比较电路的第二输入端，第一晶体管的控制端耦接使能开关的第二端；其中比较电路进一步包含：第二晶体管，具有第一端、第二端和控制端，其中第二晶体管的第一端耦接参考电压，第二晶体管的第二端耦接第一晶体管的第二端，第二晶体管的控制端耦接偏置电压；第三晶体管，具有第一端、第二端和控制端，其中第三晶体管的第一端耦接功率开关的第二端，第三晶体管的第二端耦接使能开关的第二端，第三晶体管的控制端耦接使能电路的第二输出端；第四晶体管，具有第一端、第二端和控制端，其中第四晶体管的第一端耦接参考电压，第四晶体管的第二端耦接第一晶体管的第二端，第四晶体管的控制端耦接使能电路的输出端；以及反相电路，具有输入端和输出端，其中反相电路的输入端耦接第一晶体管的第二端，反相电路的输出端提供比较信号。在一个实施例中，第一晶体管为NMOSFET，第二晶体管为PMOSFET，第三晶体管为NMOSFET，第四晶体管为PMOSFET。在一个实施例中，功率开关为升压变换电路的低位开关，功率开关的第一端耦接升压变换电路的开关节点，功率开关的第二端耦接***地。在一个实施例中，功率开关为降压变换电路的高位开关，其中功率开关的第一端耦接降压变换电路的输入节点，功率开关的第二端耦接降压变换电路的开关节点。在一个实施例中，功率开关为降压变换电路的低位开关，其中功率开关的第一端耦接降压变换电路的开关节点，功率开关的第二端耦接***地。在一个实施例中，功率开关为热插拔电路的负载开关。在一个实施例中，功率开关为电熔丝电路的电熔功率开关。在一个实施例中，短路保护电路进一步包含逻辑电路，逻辑电路具有第一输入端、第二输入端和输出端，其中逻辑电路的第一输入端接收开关信号，逻辑电路的第二输入端接收短路保护信号，逻辑电路的输出端耦接功率开关的控制端。在一个实施例中，逻辑电路包含与门。

根据本实用新型的另一个方面，一种开关电源包含开关电路，将输入端的输入电压转换为输出端的输出电压，其中开关电路包含功率开关，通过控制功率开关的导通和关断来控制输出电压，其中功率开关具有第一端、第二端和控制端；开关控制电路，其输出端提供开关信号用于选择性的导通功率开关；如上所述的短路保护电路，产生短路保护信号；以及逻辑电路，具有第一输入端、第二输入端和输出端，其中逻辑电路的第一输入端接收开关信号，逻辑电路的第二输入端接收短路保护信号，逻辑电路的输出端耦接功率开关的控制端用于控制功率开关的导通和关断。

根据本实用新型的实施例所提供的短路保护电路及其开关电源，具有电路简单、精度要求低、反应快、可靠性高等优点。

附图说明

为了更好的理解本实用新型，将根据以下附图对本实用新型进行详细描述：

图1示出了一个现有的升压电压变换器；

图2示出了根据本实用新型一实施例的开关电源***200的框图；

图3示出了根据本实用新型一实施例的功率开关控制电路300；

图4示出了根据本实用新型一实施例的图3电路中信号的工作波形图；

图5示出了根据本实用新型一实施例的功率开关控制电路500的具体电路图；

图6A-6C示出了根据本实用新型一实施例的图5中电路的三种工作状态下的信号工作波形图；

图7示出了根据本实用新型一实施例的功率开关控制电路700，该电路包括P型功率开关Q；

图8示出了根据本实用新型一实施例的降压电压变换器800；

图9示出了根据本实用新型一实施例的包含短路保护电路23用于保护负载开关Q的热插拔电路900；

图10示出了根据本实用新型一实施例的包含电熔功率开关Q的电熔丝电路1000。

下面将参考附图详细说明本实用新型的具体实施方式。贯穿所有附图相同的附图标记表示相同的或相似的部件或特征。

具体实施方式

下面将详细描述本实用新型的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本实用新型。在下面对本实用新型的详细描述中，为了更好地理解本实用新型，描述了大量的细节。然而，本领域技术人员将理解，没有这些具体细节，本实用新型同样可以实施。为了清晰明了地阐述本实用新型，本文简化了一些具体结构和功能的详细描述。此外，在一些实施例中已经详细描述过的类似的结构和功能，在其它实施例中不再赘述。尽管本实用新型的各项术语是结合具体的示范实施例来一一描述的，但这些术语不应理解为局限于这里阐述的示范实施方式。

本实用新型的一些实施例通过一晶体管选择性检测功率开关两端的差值电压，然后将该差值电压与该晶体管的阈值电压比较用于进行短路保护。该检测到的电压要么为很小的值，如100毫伏特，要么为很大的值，如近似电压变换器的输入电压值，因此可采用精度不高的高速比较电路用于关断和保护功率开关。相应地，从出现短路状态到切断功率开关之间的延时非常短。其中将差值电压与晶体管固有阈值相比的短路保护可单独使用，也可与传统的含有电流比较电路的保护电路一起使用。

图2示出了根据本实用新型一实施例的开关电源***200的框图。开关电源***200包括开关电路21和控制电路20，其中开关电路21用于将输入节点IN的输入电压转换成输出节点OUT的输出电压。控制电路20用于调节输出电压。开关电路21包括功率开关Q，且通过调节功率开关Q的导通和关断的时间比调节输出节点OUT的输出电压。图1所示的开关电路21可为一个升压电压变换器、或降压电压变换器、或其它任何形式的开关电源电路。在另一些实施例中，电路21不是开关电源电路，如可为热插拔电路或电熔丝电路。控制电路20输出一栅极控制信号GATE至功率开关Q的控制端用于控制功率开关Q的导通和关断。控制电路20包含开关控制电路22，短路保护电路23和逻辑电路24。

开关控制电路22的输出端提供开关信号ON，用于将功率开关Q导通。在正常的工作状态下，当开关信号ON为有效状态，如高电平时，功率开关Q导通。在一个实施例中，开关信号ON为脉冲宽度调制信号。

在正常的工作状态下，也即短路情形没有出现的状态下，开关信号ON控制功率开关Q的导通和关断，而且通过调节开关信号ON的占空系数调节输出电压的高低。短路情形指当功率开关Q处于导通状态时，功率开关Q不正常地短接至电压源，使得功率开关Q两端的电压不正常地处于高值。在一个实施例中，开关控制电路22包含恒定导通时间控制电路。

短路保护电路23具有第一端231、第二端232和输出端236。其中第一端231耦接功率开关Q的第一端，第二端232耦接功率开关Q的第二端，输出端236提供短路保护信号SP。通过这个结构短路保护电路23可用于检测到功率开关Q的第一端和第二端之间的差值电压。当短路情形出现时，短路保护信号SP处于有效状态如低电平，功率开关Q被关断。在另一个实施例中，当短路情形出现时，短路保护信号SP处于有效状态的高电平，功率开关Q被关断。

短路保护电路23包含晶体管T。当通过栅极控制信号GATE判断出功率开关Q处于导通状态时，短路保护电路23处于使能状态从而将功率开关Q的差值电压与晶体管T的固有阈值相比较，并当该差值电压大于晶体管T的固有阈值时关断功率开关Q。当短路保护电路23检测到功率开关Q处于关断状态时，短路保护电路处于被抑制状态，不将差值电压与阈值电压进行比较。在另一个实施例中，功率开关Q的导通状态通过判断开关信号ON的状态确定。在又一个实施例中，功率开关Q的导通状态通过判断开关信号ON和短路保护信号SP的状态共同确定，即当开关信号ON处于有效状态且短路保护信号SP处于无效状态时判断功率开关Q处于导通状态。

逻辑电路24具有接收开关信号ON的第一输入端、接收短路保护信号SP的第二输入端以及耦接功率开关Q的控制端的输出端。在一个实施例中，逻辑电路24的输出端通过驱动电路间接连接至功率开关Q的控制端，驱动电路耦接在逻辑电路24和功率开关Q的控制端之间，并基于逻辑电路24提供的信号向功率开关Q提供栅极控制信号GATE。

继续图2的说明，当短路保护信号SP处于有效状态时，如逻辑低电平，栅极控制信号GATE切换至无效状态用于关断功率开关Q。当短路保护信号SP处于无效状态时，如逻辑高电平，栅极控制信号GATE受开关信号ON控制用于导通和关断功率开关Q。在一个实施例中，逻辑电路24包含与门。在另一个实施例中，逻辑电路24包含与非门，也即与门和非门的串联集合。在另一些实施例中，逻辑电路进一步接收其它信号，如过温信号、欠压保护信号等用于控制功率开关Q。

在一个实施例中，短路保护电路23在栅极控制信号GATE由无效状态切换至有效状态后的一段空白时间后被使能，用于确保使能时功率开关Q两端的电压已经稳定。短路保护电路23只能在被使能时输出有效的短路保护信号SP。其中有效状态的栅极控制信号用于导通功率开关Q。这样，短路保护信号SP仅在功率开关Q处于导通状态且其两端电压已经稳定的状态下起到短路保护作用关断功率开关Q。在正常的工作状态下，导通状态下的功率开关Q的差值电压Vd为很低的值。然而，当功率开关Q不正常地短接到电压源时，功率开关两端的差值电压将远高于正常值，如不进行保护将损坏功率开关。当短路保护电路23被使能时，若功率开关的差值电压Vd高于晶体管T的固有阈值电压时，晶体管T将进入激活状态，如导通状态用于触发短路保护信号SP进入有效状态，从而使功率开关Q关断。

由于差值电压Vd仅为正常状态下的很低的值或短路情形下的很高的值，对短路保护电路23的精度要求很低，因此从短路情形发生到短路保护信号SP转变为有效状态之间的延时可以很短，从而功率开关Q可在短路情形发生后的短时间内得到有效保护。

图3示出了根据本实用新型一实施例的包含短路保护电路23的功率开关控制电路300。功率开关控制电路300包含功率开关Q，开关控制电路22，短路保护电路23，逻辑电路24和驱动电路34。功率开关Q具有第一端、第二端和控制端，其中功率开关Q的第一端耦接第一功率节点P1，功率开关Q和第二端耦接第二功率节点P2。在本说明书中，标记P1和P2也可用于分别指代功率开关Q的第一端和功率开关Q的第二端。

在一个实施例中，如图1所示，功率开关Q为升压电压变换器的低位开关，其中第一功率节点P1为开关节点SW，第二功率节点P2为***地节点GND。

在另一个实施例中，功率开关为降压电压变换器的高位开关，如图8所示的功率开关Q1，其中第一功率节点P1为输入节点IN，第二功率节点P2为开关节点SW。

在又一个实施例中，功率开关Q为降压电压变换器的低位同步整流管，如图8所示的功率开关Q2所示，其中功率开关Q2的第一功率节点P1为开关节点SW，第二功率节点P2为***地节点GND。

在另一些实施例中，功率开关Q可用于其它形式的拓扑，如为图9所示的热插拔电路的负载开关Q，或者为如图10所示的电熔丝电路的功率开关Q等。

开关控制电路22具有提供开关信号ON的输出端，用于选择性地导通功率开关Q。开关控制电路22可为任意可行的用于导通功率开关的电路。在一个实施例中，开关控制电路22包括用于产生PWM信号的PWM信号产生电路，其中PWM信号至少基于输出电压反馈信号或输出电流反馈信号产生。

短路保护电路23用于产生短路保护信号SP，用于在短路情形下当功率开关Q的差值电压超过一安全阈值时关断功率开关Q。当短路保护信号SP处于有效状态时，如逻辑低电平状态，功率开关Q被关断。当短路保护信号SP处于不同于有效状态的无效状态时，如逻辑高电平状态，功率开关Q受开关信号ON或其它信号控制进行导通和关断。短路保护电路23具有第一输入端231、第二输入端232、第三输入端233，第四输入端234，第五输入端235和输出端236。其中第一输入端231耦接功率开关Q的第一端P1。第二输入端232耦接功率开关Q的第二端P2。这样短路保护电路23可通过将第一端P1上电压减去第二端P2上的电压，用于获得功率开关Q两端的差值电压Vd，或表示为Vd＝V1-V2，其中Vd表示功率开关Q两端的差值电压，V1表示功率开关Q第一端P1上的电压，V2表示功率开关Q第二端P2上的电压。短路保护电路23的第三输入端233接收栅极控制信号GATE，第四输入端接收开关信号ON，第五输入端235接收启动信号POR，输出端236提供短路保护信号SP。

短路保护电路23包含使能电路31，比较电路32和锁存电路33。使能电路31具有第一输入端、第二输入端和输出端，其中使能电路31的第一输入端耦接功率开关Q的控制端用于接收栅极控制信号GATE，使能电路31的第二输入端接收开关信号ON，使能电路31的输出端提供使能信号EN。当使能电路31检测到栅极控制信号GATE为有效状态时，使能信号EN切换至有效状态用于使能短路保护电路23。在一个实施例中，使能信号EN在开关信号ON切换为有效状态的一段空白时间后切换为有效状态。当使能电路31检测到开关信号ON处于无效状态或栅极控制信号GATE处于无效状态，如逻辑低电平，使能信号切换为无效状态用于抑制短路保护电路23。其中开关信号ON的无效状态或栅极控制信号GATE的无效状态用于关断功率开关Q。

图4示出了根据本实用新型一实施例的图3中功率开关控制电路300的信号工作波形图。在时间t1，控制信号ON切换至有效状态高电平。在经过短期的延迟时间Td1后，在时间t2，栅极控制信号GATE切换至高电平的有效状态用于导通功率开关Q。延迟时间Td1可由驱动电路34产生。同时，使能电路31检测到栅极控制信号GATE的有效状态改变(信号上升沿)。经过一段空白时间Td2后，在时间t3，使能信号EN切换为高电平的有效状态。在时间t4，开关信号ON切换为低电平，同时，使能信号EN也切换至低电平。在时间段t3至t4之间，短路保护电路23被使能，比较电路32检测功率开关Q两端的差值电压Vd用于检测功率开关Q是否处于短路情形。经过延时Td1后，在时间点t4，功率开关Q被关断。该功能用于保证短路保护电路23只在功率开关Q处于导通状态时被使能。

继续图3的说明，比较电路32具有第一输入端321，第二输入端322，第三输入端323和输出端234，其中比较电路32的第一输入端321耦接功率开关Q的第一端P1，比较电路32的第二输入端322耦接功率开关Q的第二端P2，比较电路32的第三输入端323耦接使能电路31的输出端，比较电路32的输出端324提供比较信号CMP。比较电路32包含使能开关K和晶体管T。如上所述，使能开关K在使能信号EN为有效状态时导通。使能开关K具有第一端，第二端和控制端，其中使能开关K的第一端耦接到短路保护电路23的第一输入端231和功率开关Q的第一端，使能开关K的第二端耦接晶体管T的控制端，使能开关K的控制端耦接使能电路31的输出端用于接收使能信号EN。当使能开关K导通时，比较电路32经由短路保护电路23的第一输入端231检测位于第一功率节点P1处的第一电压V1，以及经由短路保护电路23的第二输入端232检测位于第二功率节点P2处的第二电压V2。因此，功率开关Q两端的差值电压Vd通过Vd＝V1-V2的公式被检测。

晶体管T具有第一端、第二端和控制端，其中第一端耦接比较电路32的第二输入端用于接收第二电压V2。晶体管T的第二端耦接反相电路X3的输入端，晶体管T的控制端耦接使能开关K的第二端。

当使能信号EN处于无效状态时，如低电平，使能开关K关断，短路保护电路23被抑制。相应地，比较信号CMP处于无效状态，如逻辑低，且短路保护信号SP处于高电平的无效状态。

当使能信号EN为有效状态时，短路保护电路23被使能，使能开关K导通。同时，功率开关Q的第一端P1和第二端P2分别耦接至晶体管T的控制端和第一端。因此，比较电路32能检测到功率开关Q上的差值电压Vd，并将该差值电压Vd与晶体管T的阈值电压相比较。当差值电压Vd大于晶体管T的阈值电压时，晶体管T切换状态使得比较信号CMP切换为高电平的有效状态。当差值电压Vd小于该阈值电压时，比较信号CMP为低电平的无效状态。

锁存电路33具有第一输入端R，第二输入端S，以及输出端/Q，其中第一输入端R接收启动信号POR，第二输入端S耦接比较电路32的输出端用于接收比较信号CMP，输出端/Q提供短路保护信号SP。在图示的实施例中，启动信号POR被输入至锁存电路33的复位输入端R，比较信号CMP被输入至锁存电路33的置位输入端S。然而，应当知道在不同的实施例中，通过逻辑电平的配置，启动信号POR也可能被输入至锁存电路的置位输入端，比较信号CMP输入至复位输入端而同时实现上述相同的控制效果。当功率开关Q被重置时，POR信号为逻辑高电平，锁存电路33的输出切换至高电平，表示短路保护信号SP处于无效状态。锁存电路33的输出状态维持，直至比较电路32输出高电平的比较信号CMP将锁存电路33置位，并使短路保护信号SP切换为低电平的有效状态。锁存电路在启动信号POR进入有效状态时再次被重置。

然而，应当知道，锁存电路33可被其它类型的电路所代替，只要实现当比较信号CMP进入有效状态时将功率开关Q关断的功能。

在图3所示的实施例中，逻辑电路24包含与非门。与非门24具有第一输入端、第二输入端和输出端，其中第一输入端接收开关信号ON，第二输入端耦接短路保护电路23的输出端236用于接收短路保护信号SP，与非门24的输出端耦接驱动电路。驱动电路34具有输入端和输出端，其中驱动电路34的输入端耦接逻辑电路24的输出端，驱动电路34的输出端提供栅极控制信号GATE并耦接至功率开关Q的控制端。在另一个实施例中，逻辑电路24包含与门，当短路保护信号SP切换至逻辑低电平时(短路保护信号的有效状态)，逻辑电路24输出低电平的信号关断功率开关Q。当短路保护信号SP切换为无效的高电平状态时，驱动电路34输出与开关信号ON逻辑电平一致的栅极控制信号GATE，使得功率开关Q根据开关信号ON进行导通和关断。

图5示出了根据本实用新型一实施例的功率开关控制电路500的具体电路图。功率开关控制电路500包含功率开关Q、开关控制电路22、短路保护电路23、逻辑电路24和驱动电路34。短路保护电路23包含使能电路31、比较电路32和锁存电路33。

使能电路31具有第一输入端、第二输入端、第一输出端和第二输出端，其中第一输入端接收栅极控制信号GATE，第二输入端接收开关信号ON，第一输出端提供使能信号EN，第二输出端提供与使能信号EN呈相反状态的信号。使能电路31包含延时电路311、与非门X1和反相电路X2。延时电路311的输入端接收栅极控制信号，延时电路311的输出端提供延时栅极控制信号DELAY。在一个实施例中，延时栅极控制信号DELAY在栅极控制信号GATE切换为有效状态时在经过一段空白时间后跟随栅极控制信号GATE，但是在栅极控制信号GATE为关断功率开关Q而切换为无效状态时没有延时地跟随栅极控制信号GATE。空白时间用于短路保护电路23在被使能前，第一功率节点P1和第二功率节点P2上的电压已稳定，可安全地触发短路保护。与非门X1具有第一输入端、第二输入端和输出端，其中第一输入端耦接延时电路311的输出端，第二输入端接收开关信号ON。反相电路X2具有输入端和输出端，其中输入端耦接与非门X1的输出端，反相电路X2的输出端使能信号EN并耦接至使能开关K的控制端。因此，当开关信号ON和延时栅极控制信号DELAY都处于高电平状态时，与非门X1的输出为低电平，反相电路X2输出的使能信号EN为高电平，使得使能开关K导通，短路保护电路23被使能。通过这种布局，使能信号EN在栅极控制信号GATE转变为高电平状态后的一定延时后亦切换至高电平的有效状态。当开关信号ON或延时栅极控制信号DELAY之中的任一个为低电平时，使能信号为低电平的无效状态，短路保护电路23被抑制。

比较电路32包含使能开关K、晶体管T、第二晶体管MP1、第三晶体管MN1、第四晶体管MP2和反相电路X3。

使能开关K具有第一端、第二端和控制端，使能开关K的第一端耦接短路控制电路的第一输入端231，使能开关K的第二端耦接晶体管T的控制端，使能开关K的控制端耦接使能电路31的第一输出端用于并受使能信号EN的控制。使能开关K在使能信号为有效状态时导通，用于将功率开关Q的第一功率节点P1耦接至晶体管T的控制端，以此使能短路保护电路23。在图示的实施例中，使能开关K为N型金属氧化物半导体场效应管(MOSFET)，在使能信号EN为高电平时导通。然而，应当知道，在其它的实施例中，使能开关可为P型MOSFET管，其中P型MOSFET管的控制端耦接至与非门X1的输出端即使能电路31的第二个输出端，使得当延时栅极控制信号DELAY为有效状态时使能开关导通。

在图示的实施例中，晶体管T包含N型MOSFET(或NMOSFET)。当使能开关K导通时，NMOSFET T的源极接收第二电压V2，NMOSFET T的栅极也即控制端接收第一电压V1。应当知道，晶体管T可为其它类型的晶体管，如NPN三极型晶体管等。晶体管T也可为P型MOSFET或PNP三极型晶体管。在图示的实施例中，晶体管T的固有阈值电压为NMOSFETT的源极-栅极之间的导通阈值电压。当功率开关Q两端的差值电压大于NMOSFET T的导通阈值电压时，晶体管T导通，比较信号CMP切换为高电平的有效状态。当功率开关Q的差值电压低于晶体管T的导通电压时，晶体管为关断状态，比较信号CMP为低电平的无效状态。在另一个实施例中，晶体管的固有阈值电压可为关断电压，且当功率开关两端的差值电压大于该关断电压时，晶体管关断，同时比较电路输出的比较信号为有效状态用于关断功率开关。为与其它晶体管相区别，晶体管T亦可称为比较电路32的的第一晶体管。第一晶体管T具有第一端、第二端和控制端，其中第一晶体管T的第一端耦接功率开关Q的第二端用于接收第二电压V2，第一晶体管T的控制端耦接使能开关K的第二端。第二晶体管MP1具有第一端、第二端和控制端，其中第一端耦接参考电压VDD，第二晶体管MP1的第二端耦接第一晶体管T的第二端，第二晶体管MP1的控制端耦接偏置电压Vbias。第三晶体管MN1具有第一端、第二端和控制端，其中第三晶体管MN1的第一端耦接短路保护电路的第二输入端232用于接收第二电压V2，第三晶体管MN1的第二端耦接使能开关的第二端，第三晶体管MN1的控制端耦接使能电路31的第二输出端即与非门X1的输出端。第四晶体管MP2具有第一端、第二端和控制端，其中第四晶体管MP2的第一端耦接参考电压VDD，第四晶体管MP2的第二端耦接第一晶体管T的第二端，第四晶体管MP2的控制端耦接使能电路31的输出端用于接收使能信号EN。反相电路X3具有输入端和输出端，其中反相电路X3的输入端耦接第一晶体管T的第二端，反相电路X3的输出端提供比较信号CMP并输送至锁存电路33。在图示的实施例中，第一晶体管T为NMOSFET(N型金属氧化物半导体场效应管)，第二晶体管MP1为PMOSFET(P型金属氧化物半导体场效应管)，第三晶体管MN1为NMOSFET，第四晶体管MP2为PMOSFET。在一个实施例中，反相电路X3为滞环反相电路。

在一个实施例中，逻辑电路X1-X10以参考电压VDD为高压偏置电压源，以第二功率节点P2处的第二电压为低压偏置电压源。这样，逻辑电路X1-X10输出的高逻辑电平接近参考电压VDD，输出的低逻辑电平接近第二电压V2。

当使能信号EN为逻辑高时，使能开关K导通，晶体管T的栅极耦接第一功率节点P1用于接收第一电压V1。这样，功率开关Q两端的差值电压Vd(Vd＝V1-V2)等于晶体管T栅极电压与源极电压的差值，即晶体管T的栅源电压Vgs。同时，晶体管MN1和MP2关断。这时，如果功率开关Q的差值电压Vd超过晶体管T的导通阈值电压Vth，晶体管T克服晶体管MP1的偏置电流导通，反相电路X3输入端电压为低电平电压。同时反相电路X3输出的比较信号CMP为高电平的有效状态，使得锁存电路33置位，短路保护信号SP变换为有效状态的低电平电压，用于将功率开关Q关断。

然而，如果功率开关Q两端的差值电压低于阈值电压Vth，晶体管T为关断状态，晶体管MP1的偏置电流将反相电路X3的输入端保持在高电位。因此反相电路X3输出的比较信号CMP为低电平的无效状态。

当使能信号EN转变为低电平，使能开关K关断，短路保护电路23被抑制。这是，晶体管MN1和MP2导通。因此，反相电路X3输入端的电压等于晶体管MP2源极端的电压，为高电平电压。相应地，反相电路X3输出的比较信号CMP处于低电平的无效状态。

锁存电路33包括第一或非门X4，第二或非门X5和反相电路X6。或非门X4具有第一输入端、第二输入端和输出端，其中或非门X4的第一输入端接收启动信号POR。或非门X5具有第一输入端、第二输入端和输出端，其中或非门X5的第一输入端耦接或非门X4的输出端，或非门X5的第二输入端耦接比较电路32的输出端用于接收比较信号CMP，或非门X5的输出端耦接或非门X4的第二输入端。反相电路X6具有输入端和输出端，其中反相电路X6的输入端耦接或非门X4的输出端，反相电路X6的输出端提供短路保护信号SP。当启动信号POR转变为有效状态的高电平，锁存电路33被复位，短路保护信号SP转变为逻辑高的无效状态，功率开关Q受开关信号ON控制。在一个实施例中，启动信号POR的有效状态仅维持一个短期的脉冲之后马上转变为无效状态。锁存电路33的输出信号维持高电平的无效状态直到比较信号CMP再次切换到高电平。当比较信号CMP变换为高电平时，比较电路33被置位，短路保护信号SP切换到低电平的有效状态，用于关断功率开关Q。应当知道，锁存电路可为其它形式，具有不同的元件，但也能实现当比较信号CMP切换为有效状态时输出有效的短路保护信号SP用于关断功率开关Q。

逻辑电路24包含与非门X7。与非门X7具有第一输入端、第二输入端和输出端，其中第一输入端接收开关信号ON，第二输入端接收短路保护信号SP，输出端耦接至驱动电路34。

驱动电路34包含三个串联的反相电路X8、X9和X10。驱动电路34具有输入端和输出端，其中输入端耦接到与非门X7的输出端，驱动电路34的输出端提供栅极控制信号GATE，并耦接至功率开关Q的控制端。

当短路保护信号SP变换为低电平的有效状态时，与非门X7的输出信号变换为高电平，驱动电路34输出的栅极控制信号GATE为无效状态的低电压，功率开关Q关断。当短路保护信号SP变换为无效状态的高电平时，与非门X7的输出为开关信号ON的反相信号，驱动电路34的输出信号跟随开关信号ON，具有相似形状的波形，因此功率开关Q根据开关信号ON导通和关断。

应当知道，逻辑电路和驱动电路可具有不同于图示的结构，只要保证当短路保护信号SP为有效状态时功率开关Q关断，当短路保护信号SP为无效状态时功率开关Q受开关信号ON控制即可。

图6A-6C示出了根据本实用新型一实施例的如图5所示电路在三种情形下的波形示意图。图6A示出了没有短路情形发生的正常情况下的波形。图6B示出了功率开关在导通前发生短路情形的波形。图6C示出了功率开关在导通时发生短路情形的波形。

先看图6A没有短路发生情况下的波形。在使能信号EN为高电平的有效状态下，短路保护电路的比较电路检测到的差值电压Vd一直为低电压水平，因此短路保护信号SP抑制保持无效状态的高电平。栅极控制信号GATE基于开关信号ON产生并有一个延迟。在时间t3，栅极控制信号GATE变换为高电平的有效状态。一空白时间后，在时间t4，延时栅极控制信号DELAY切换为高电平的有效状态。同时，使能信号EN变换为高电平的有效状态。在时间t5，开关信号ON切换为低电平的无效状态，使能信号EN同时切换为低电平的无效状态。应当知道，时间标记t1-t7仅用于说明一幅图中的时间顺序，不同图(图4、图6A，图6B，图6C)中的相同的时间标记没有任何关联。

再看图6B中的功率开关导通前的短路发生情形。在时间t2，开关信号ON切换为高电平的有效状态。一短暂的延时后，在时间t3，栅极控制信号GATE变换为高电平的有效状态。一空白时间后，在时间t4，延时栅极控制信号DELAY变为高电平的有效状态，使能信号EN也变为有效的高电平用于使能短路保护电路。同时，功率开关两端的差值电压Vd由短路保护电路检测到。这是，由于功率开关Q被短路，检测到的差值电压Vd高于一晶体管的阈值电压，短路保护信号SP被触发至低电平的有效状态。一短暂延时后，在时间t5，栅极控制信号GATE变换为低电平的无效状态用于关断功率开关。同时，延时栅极控制信号DELAY以及使能信号EN在信号GATE的下降沿触发为低电平的无效状态。短路保护信号SP维持低电平使得功率开关持续关断。直到时间t6，启动信号POR变换为有效的高电平，短路保护信号SP重新被触发为高电平的无效状态。

最后参看图6C，功率开关在导通过程中被短路。在时间t5前，功率开关处于正常工作状态。如在时间t2，开关信号ON变换为高电平的有效状态，一短暂延时后，在时间t3，栅极控制信号GATE变换为高电平用于导通功率开关。一空白时间后，在时间t4，延时栅极控制信号DELAY变为高电平。同时，使能信号EN亦变为高电平，短路保护电路被使能用于检测功率开关两端的差值电压，并将该差值电压和短路保护电路中一晶体管的阈值电压相比较。在正常工作状态下，差值电压Vd低于该阈值电压，短路保护信号SP为高电平的无效状态。在时间t5，短路情形发生，差值电压Vd高于晶体管的阈值电压。同时，短路保护信号SP变为低电平的有效状态。一短暂电路延时后，在时间t6，栅极控制信号GATE变为低电平，功率开关被关断。同时，延时栅极控制信号DELAY和使能信号EN变为无效的低电平状态，短路保护电路被抑制。由于本实用新型多个实施例中的比较电路对精度要求很低，功率开关短路情形发生和功率开关被关断之间的时间差仅主要由驱动电路的延时决定，因此时间差非常短。短路保护信号SP维持低电平直到在时间t7，启动信号POR变为有效状态用于重新启动功率开关。此时，短路保护信号SP被触发为高电平的无效状态，并进入正常工作状态。

图7示出了根据本实用新型一实施例的包含P型功率开关Q的功率开关控制电路700。P型功率开关Q在栅极低电压时导通，在高电压时关断。这样，功率开关控制电路700中的逻辑电路Y1-Y13和比较电路73的晶体管T因不同的逻辑计算而与图5中的控制电路有所不同，用于保证当功率开关在导通时若其两端的差值电压大于晶体管T的阈值电压时关断功率开关Q。

图8示出了根据本实用新型一实施例的降压变换器800示意图。降压变换器800包含耦接在输入端IN和开关节点SW之间的高位功率开关Q1，耦接在***地和开关节点SW之间的低位开关Q2，耦接在开关节点SW和输出端OUT之间的电感L，以及耦接在输出端OUT和***地之间的输出电容Cout。其中输出端OUT提供输出电压Vout用于为负载供电。功率开关Q1和Q2各自对应一短路保护电路，称为第一短路保护电路831和第二短路保护电路832。当功率开关Q1导通时，短路保护电路831被使能，功率开关Q1的差值电压被用于和晶体管T1的阈值电压比较，以此控制当短路发生时功率开关Q1被短路保护电路831关断。当功率开关Q21导通时，短路保护电路832被使能，功率开关Q2的差值电压被用于和晶体管T2的阈值电压比较，以此控制当短路发生时功率开关Q2被短路保护电路832关断。短路保护电路831和832与图5中的短路保护电路相比，除了短路保护电路831的逻辑门被偏置在开关节点SW电压和高于开关节点SW的自举电压VBST之间，以及短路保护电路832的逻辑门被偏置在低电压GND与参考电压VDRV之间，其它的结构相同。

图9示出了根据本实用新型一实施例的包含短路保护电路23用于保护负载开关Q的热插拔电路900。热插拔电路900包含短路保护电路23，开关控制电路92和逻辑电路24。在一个实施例中，短路保护电路23仅在功率开关Q完全被导通时，也就是功率开关Q的控制端电压已置于最高值时被使能。例如，在电涌控制阶段，功率开关Q导通用于为负载电容充电。然而，在该阶段，功率开关Q未完全导通，短路保护电路未被使能。当短路保护电路23被使能且功率开关Q两端的差值电压高于短路保护电路23中一晶体管的阈值电压时，功率开关Q关断。

图10示出了根据本实用新型一实施例的用于保护电熔功率开关Q的电熔丝电路1000。在一个实施例中，短路保护电路23仅当功率开关Q的栅极电压处于最大值且功率开关Q完全导通时使能短路保护电路23。当短路保护电路23被使能时，且当功率开关Q两端的差值电压大于短路保护电路23中晶体管的阈值电压时，功率开关Q被短路保护电路23关断。

应当知道，一个信号的有效状态可为逻辑高电平，也可为逻辑低电平，且不同信号的逻辑状态可不同。一逻辑电路可具有不同的拓扑结构，只要它在权利要求所定义的功能或范围之内。

需要声明的是，上述实用新型内容及具体实施方式意在证明本实用新型所提供技术方案的实际应用，不应解释为对本实用新型保护范围的限定。本领域技术人员在本实用新型的精神和原理内，当可作各种修改、等同替换、或改进。本实用新型的保护范围以所附权利要求书为准。

Claims (14)

1.一种用于保护功率开关的短路保护电路，其中功率开关具有第一端、第二端和控制端，短路保护电路具有第一输入端、第二输入端和输出端，其中短路保护电路的第一输入端耦接功率开关的第一端，短路保护电路的第二输入端耦接功率开关的第二端，短路保护电路的输出端提供短路保护信号，其中短路保护电路包含晶体管，其中当功率开关导通，且功率开关的第一端和第二端之间的差值电压大于晶体管的阈值电压时，短路保护信号变换为用于关断功率开关的有效状态。

2.如权利要求1所述的短路保护电路，进一步具有第三输入端、第四输入端和第五输入端，其中短路保护电路的第三输入端耦接功率开关的控制端，短路保护电路的第四输入端接收开关信号，短路保护电路的第五输入端耦接启动信号。

3.如权利要求1所述的短路保护电路，进一步包含：

使能电路，具有第一输入端、第二输入端和输出端，其中使能电路的第一输入端耦接功率开关的控制端用于接收栅极控制信号，使能电路的第二输入端接收开关信号，使能电路的输出端提供使能信号，其中当栅极控制信号变换为有效状态的空白时间后使能信号变换为其有效状态，当开关信号或栅极控制信号之任一变换为其无效状态时使能信号变换为其无效状态，其中栅极控制信号的有效状态用于导通功率开关，开关信号或栅极控制信号的无效状态用于关断功率开关；

比较电路，包含使能开关和晶体管，比较电路具有第一输入端、第二输入端、第三输入端和输出端，其中比较电路的第一输入端耦接 功率开关的第一端，比较电路的第二输入端耦接功率开关的第二端，比较电路的第三输入端耦接使能电路的输出端用于接收使能信号，比较电路的输出端提供比较信号，其中当使能信号为其有效状态时，使能开关导通，比较电路将功率开关的差值电压与晶体管的阈值电压相比较，当差值电压高于阈值电压时，比较信号为其有效状态，当差值电压低于阈值电压时，比较信号为其无效状态，且当使能信号为其无效状态时，使能开关关断，比较信号亦为其无效状态；以及

锁存电路，具有第一输入端、第二输入端和输出端，其中锁存电路的第一输入端接收启动信号，锁存电路的第二输入端耦接比较电路的输出端用于接收比较信号，锁存电路的输出端提供短路保护信号，其中当比较信号为其有效状态时，短路保护信号变换为其有效状态，当启动信号为有效状态时，短路保护信号变换为其无效状态。

4.如权利要求3所述的短路保护电路，其中使能电路包含：

延时电路，具有输入端和输出端，其中延时电路的输入端接收栅极控制信号；

与非门，具有第一输入端、第二输入端和输出端，其中与非门的第一输入端耦接延时电路的输出端，与非门的第二输出端接收开关信号；以及

反相电路，具有输入端和输出端，其中反相电路的输入端耦接与非门的输出端，反相电路的输出端提供使能信号。

5.如权利要求3所述的短路保护电路，其中：

使能开关具有第一端、第二端和控制端，其中使能开关的第一端 耦接比较电路的第一输入端，使能开关的控制端耦接使能电路的输出端；

晶体管为第一晶体管，具有第一端、第二端和控制端，其中第一晶体管的第一端耦接比较电路的第二输入端，第一晶体管的控制端耦接使能开关的第二端；

其中比较电路进一步包含：

第二晶体管，具有第一端、第二端和控制端，其中第二晶体管的第一端耦接参考电压，第二晶体管的第二端耦接第一晶体管的第二端，第二晶体管的控制端耦接偏置电压；

第三晶体管，具有第一端、第二端和控制端，其中第三晶体管的第一端耦接功率开关的第二端，第三晶体管的第二端耦接使能开关的第二端，第三晶体管的控制端耦接使能电路的第二输出端；

第四晶体管，具有第一端、第二端和控制端，其中第四晶体管的第一端耦接参考电压，第四晶体管的第二端耦接第一晶体管的第二端，第四晶体管的控制端耦接使能电路的输出端；以及

反相电路，具有输入端和输出端，其中反相电路的输入端耦接第一晶体管的第二端，反相电路的输出端提供比较信号。

6.如权利要求5所述的短路保护电路，其中第一晶体管为NMOSFET，第二晶体管为PMOSFET，第三晶体管为NMOSFET，第四晶体管为PMOSFET。

7.如权利要求1所述的短路保护电路，其中功率开关为升压变换电路的低位开关，功率开关的第一端耦接升压变换电路的开关节 点，功率开关的第二端耦接***地。

8.如权利要求1所述的短路保护电路，其中功率开关为降压变换电路的高位开关，其中功率开关的第一端耦接降压变换电路的输入节点，功率开关的第二端耦接降压变换电路的开关节点。

9.如权利要求1所述的短路保护电路，其中功率开关为降压变换电路的低位开关，其中功率开关的第一端耦接降压变换电路的开关节点，功率开关的第二端耦接***地。

10.如权利要求1所述的短路保护电路，其中功率开关为热插拔电路的负载开关。

11.如权利要求1所述的短路保护电路，其中功率开关为电熔丝电路的电熔功率开关。

12.如权利要求1所述的短路保护电路，进一步包含逻辑电路，逻辑电路具有第一输入端、第二输入端和输出端，其中逻辑电路的第一输入端接收开关信号，逻辑电路的第二输入端接收短路保护信号，逻辑电路的输出端耦接功率开关的控制端。

13.如权利要求12所述的短路保护电路，其中逻辑电路包含与门。

14.一种开关电源，包含：

开关电路，具有输入节点、输出节点和功率开关，其中功率开关具有第一端、第二端和控制端；

开关控制电路，其输出端提供开关信号；

如权利要求1-9任一项所述的短路保护电路，产生短路保护信号；以及

逻辑电路，具有第一输入端、第二输入端和输出端，其中逻辑电路的第一输入端接收开关信号，逻辑电路的第二输入端接收短路保护信号，逻辑电路的输出端耦接功率开关的控制端。