CN204155935U - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN204155935U
CN204155935U CN201420139779.0U CN201420139779U CN204155935U CN 204155935 U CN204155935 U CN 204155935U CN 201420139779 U CN201420139779 U CN 201420139779U CN 204155935 U CN204155935 U CN 204155935U
Authority
CN
China
Prior art keywords
region
semiconductor device
emitter short
circuited
circuited region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201420139779.0U
Other languages
English (en)
Inventor
A.布赖梅泽
E.格里布尔
S.福斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Application granted granted Critical
Publication of CN204155935U publication Critical patent/CN204155935U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13028—RCT - Reverse Conducting Thyristor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件。该半导体器件包括IGBT，IGBT具有包括在第一区中的晶体管单元阵列的半导体本体。结终端结构在包围在半导体本体的第一侧处的晶体管单元阵列的第二区中。第一导电类型的发射极区域在半导体本体的与第一侧相对的第二侧处。器件进一步包括二极管。二极管阳极和阴极中的一个包括本体区域。阳极和阴极中的另一个包括：在面对晶体管单元阵列的第二侧处的第二导电类型的多个不同的第一发射极短路区域；以及在面对结终端结构的第二侧处的第二导电类型的至少一个第二发射极短路区域。至少一个第二发射极短路区域与第一发射极短路区域不同。

Description

半导体器件
技术领域
本实用新型涉及半导体器件的领域，并且具体地涉及包括发射极短路区域的绝缘栅双极晶体管。 
背景技术
反向导通的绝缘栅双极晶体管（RC-IGBT）起具有单片集成反并联二极管的IGBT的功能。在n沟道RC-IGBT的情况下，在后侧的被电耦接至集电极端子的p掺杂的发射极被在漂移区与在后侧的电极之间起发射极短路作用的高的n掺杂区域中断。 
在诸如RC-IGBT的功率半导体晶体管中，包括并联连接的晶体管单元的有源区被结终端结构包围。在IGBT的阻塞模式中，结终端结构在横向方向上从晶体管单元阵列到芯片边缘减小电场。 
新一代RC-IGBT的一个开发目标在于在保持或者改善芯片功能的同时缩小有源芯片区。有源芯片区的缩小伴随着单片集成反并联二极管的总面积的缩小，导致在基准电流下正向偏置电压增加。类似的效应可能由在对后侧发射极和发射极短路进行处理后热预算减小而引起。单片集成反并联二极管的功能性也可能受在单片集成反并联二极管的正向偏置模式下对RC-IGBT的栅极电极施加的电压影响。取决于RC-IGBT的实现，在单片集成反并联二极管的正向偏置模式下，n沟道RC-IGBT的栅极电压可以是正的。在这种情况下，场效应晶体管（FET）沟道可能被接通，导致由起单片集成反并联二极管的阴极的作用的发射极短路注入的电子的释放。这些电子的经由沟道的释放抑制了由起单片集成反并联二极管的阳极的作用的p掺杂的本体区域得到的双极增益。在基准电流下正向偏置电压的增加可能再导致反并联二极管的导通损耗增加。 
存在对于如下的RC-IGBT的需要：除了其它优点和特征之外，该RC-IGBT还展示出改善的导通和开关损耗之间的折衷。 
实用新型内容
依照实施例，半导体包括IGBT。IGBT包括：包括在第一区中的晶体管单元阵列的半导体本体。IGBT进一步包括包围在半导体本体的第一侧处的晶体管单元阵列的在第二区中的结终端结构。IGBT进一步包括在半导体本体的与第一侧相对的第二侧处的第一导电类型的发射极区域。半导体器件进一步包括具有阳极和阴极的二极管。阳极和阴极中的一个包括本体区域。阳极和阴极中的另一个包括：在面对晶体管单元阵列的第二侧处的第二导电类型的多个不同的第一发射极短路区域；以及在面对结终端结构的第二侧处的第二导电类型的至少一个第二发射极短路区域。至少一个第二发射极短路区域与第一发射极短路区域不同。多个不同的第一发射极短路区域的区与第一区之间的第一比率小于至少一个第二发射极短路区域与第二区之间的第二比率。 
当阅读下面的详细描述并且在查看随附的附图时，本领域的技术人员将认识到附加的特征和优点。 
附图说明
随附的附图被包括以提供本实用新型的进一步的理解并且附图被合并在本说明书中并构成本说明书的一部分。附图图解本实用新型的实施例并且与描述一起用来解释本实用新型的原理。随着参照下面的详细描述而变得更好地理解本实用新型的实施例，将容易领会本实用新型的其它实施例以及意图有的优点。 
图1A是依照实施例的RC-IGBT的一部分的示意性横截面视图。 
图1B是图1A中图解的RC-IGBT的示意性顶视图。 
图1C是在图1A中图解的RC-IGBT的不同位置处的竖向p掺杂的示意性视图。 
图2是RC-IGBT的实施例的在结终端结构与晶体管单元阵列之间的渡越区域中的一部分的示意性横截面视图。 
图3A至3D图解面对图1A或者图2中图解的RC-IGBT的结终端区的第二发射极短路区域的不同布局的顶视图。 
图4A至4F图解面对图1A或者图2中图解的RC-IGBT的晶体管单元区的发射极短路区域的不同布局的顶视图。 
具体实施方式
在下面的详细描述中，将参照构成本文的一部分的随附的附图，在附图中以图解的方式示出其中可以实施本实用新型的具体实施例。应理解可以利用其它实施例并且可以在不脱离本实用新型的范围的情况下作出结构或逻辑的改变。例如，被图解或描述为一个实施例的一部分的特征可以与其它实施例结合使用以得出又一进一步的实施例。本实用新型意图包括这样的修改和变化。使用具体的语言描述例子，不应当将具体的语言认作为限制所附权利要求的范围。附图不是按比例的并且仅用于例示的目的。为清楚起见，如果没有被另外地陈述，则在不同的附图中由相同的标记指明相同的单元或者制造处理。 
如在本说明书中运用的那样，术语“电耦接”并不意于意指元件必须被直接耦接在一起。替代地，可以在“电耦接”的元件之间提供居中的元件。作为例子，没有、一部分或者全部的（多个）居中元件可以被控制以在“电耦接”的元件之间提供低欧姆连接，并且在另一时间提供非低欧姆连接。术语“电连接”意图描述电连接在一起的元件之间的低欧姆电连接，例如，经由金属和/或高掺杂的半导体的连接。 
有些图通过紧挨掺杂类型指示“-”和“+”来指相对掺杂浓度。例如，“n-”意指小于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更高的掺杂浓度。具有相同的相对掺杂浓度的掺杂区域可以具有或可以不具有相同的绝对掺杂浓度。例如，两个不同的n+掺杂区域可能具有不同的绝对掺杂浓度。这同样应用于例如，n-掺杂和p+掺杂的区域。在以下描述的实施例中，所图解的半导体区域的导电类型被表示成n型或者p型，更详细地，被表示成n-型、n型、n+型、p-型、p型和p＋型中的一个。在图解的实施例的每一个中，所图解的半导体区域的导电类型可以反过来。换言之，在以下描述的实施例的任意一个的替换实施例中，所图解的p型区域可以是n型的，并且所图解的n型区域可以是p型的。 
使用诸如“第一”和“第二”等的术语描述各种结构、元件、区域、区段等，并且不意图进行限制。贯穿于描述，同样的术语指同样的元件。 
术语“具有”、“包含”、“包括”和“含有”等是开放的，并且术语指示存在所陈述的元件或者特征，但是并不排除附件的元件或者特征。用语“一个”和“所述”意图包括复数以及单数，除非上下文中清楚地另外指示。 
图1A图解通过RC-IGBT 100的半导体本体105的一部分的示意性横截面视图。半导体本体105包括诸如单晶半导体衬底的半导体衬底。根据实施例，半导体衬底是硅（Si）、锗（Ge）或者硅－锗混合物（SiGe）中的一个。根据其它实施例，例如，单晶半导体衬底可以是氮化镓GaN、砷化镓GaAs、镓铝砷（GaAlAs）或者碳化硅（SiC）。在半导体衬底上，例如，可以通过例如（多个）外延半导体层布置一个或者更多个可选的（多个）半导体层。 
RC-IGBT 100包括在第一区107中的晶体管单元阵列，例如晶体管单元阵列区。晶体管单元阵列包括多个晶体管单元，例如，在第一侧113处的第一接触112（例如，RC-IGBT 100的发射极端子处的前侧接触）和与第一侧113相对的第二侧115处的第二接触114（例如，RC-IGBT 100的集电极端子处的后侧发射极接触）之间并联连接的晶体管单元1100、1101。 
RC-IGBT 100进一步包括在第二区117中的结终端结构，例如，结终端结构区。第二区117中的结终端结构区包围在第一侧113处的第一区107中的晶体管单元阵列（参看图1B中图解的RC-IGBT 100的顶视图）。 
反并联二极管120和RC-IGBT 100是单片集成的并且共享半导体本体105中的半导体区域。 
在图1A的示意性横截面视图中，为了进一步理解实施例的目的，图解了所选择的半导体区域。反并联二极管120包括电连接n-掺杂的漂移区域123和第二接触114的不同的n+掺杂的第一发射极短路区域1210、1211。n+掺杂的第一发射极短路区域1210、1211横向邻接p+掺杂的后侧发射极区域125，并且被布置在第一区107中的第二侧115处。 
反并联二极管120进一步包括电连接n-掺杂的漂移区域123和第二接触114的n+掺杂的第二发射极短路区域1240。n+掺杂的第二发射极短路区域1240横向邻接p+掺杂的后侧发射极区域125，并且被布置在第二区117中的面对结终端结构的第二侧115处。 
n+掺杂的第一和第二发射极短路区域1210、1211、1240是反并联二极管120的阴极C的一部分。 
结终端结构包括p掺杂的结终端区域1260，结终端区域1260通过第一接触112电连接到RC-IGBT 100的在晶体管单元阵列中的p掺杂的本体区域1270、1271、1272。第一接触112可以包括一个或者多个导电材料，例如，（多个）金属、（多个）金属混合物、（多个）掺杂的半导体材料、（多个）硅化物以及它们的任意组合。第一接触112可以包括在电介质层中的被填充有（多个）导电材料的任意种类的接触开口，导电材料例如是互联半导体本体105的不同区中的元件的（多个）接触塞和（多个）接触线以及（多个）布线层。根据实施例，p掺杂的结终端区域1260的宽度w2在5μm与120μm之间或者在30μm到80μm之间的范围内。可以考虑在反并联二极管120的导通模式下，电连接到p掺杂的结终端区域1260的接触孔的电流承载能力和/或p掺杂的结终端区域1260的电流承载要求，来调节宽度w2。 
在第一区107中的晶体管单元阵列中，集成了IGBT的进一步的已知元件，例如，源极区域、栅极电介质、栅极以及可选的本体接触区域，但是为了将图解集中在反并联二极管120上，在图1A中没有具体图已知的元件。根据一个例子，RC-IGBT 100包括平面栅极结构，该平面栅极结构用于控制沿着横向沟道区域的电导率。根据另一个例子，RC-IGBT 100包括沟槽栅极结构，该沟槽栅极结构用于控制沿着在沟槽侧壁处的竖向沟道区域的电导率。 
后侧发射极区域125和第一及第二发射极短路区域1210、1211、1240位于与第二侧115平行的平面中。此外，后侧发射极区域125和第一及第二发射极短路区域1210、1211、1240通过共用电极电连接到第二接触114。 
诸如n+掺杂的第一发射极短路区域1210、1211的多个不同n+掺杂的第一发射极短路区域的区与第一区107之间的第一比率小于诸如第二发射极短路区域1240的所有（多个）第二发射极短路区域与第二区117的第二比率。通过对平行于第二侧115的平面中的第一发射极短路区域的所有区求和，来确定多个不同n+掺杂的第一发射极短路区域的区。同样地确定所有（多个）第二发射极短路区域的区。 
根据实施例，多个不同的第一发射极短路区域和（多个）第二发射极短路区域在横向尺寸和周期性布置的间隔中的至少一个上不同。在第一和第二发射极短路区域被周期性地布置为例如，二维图案的情况下，第一和第二发射极短路区域的周期性布置在周期性布置的至少一个方向上的间隔上不同。多个不同的第一发射极短路区域也可以被散布在第一区上。换言之，可以以不规则的间隔，例如，以随机图案布置多个不同的第一发射极短路区域。 
根据实施例，第二发射极短路区域1240的形状是包围第一区107中的晶体管单元阵列的闭合环或者间断环。RC-IGBT 100还可以包括被成形为包围晶体管单元阵列的闭合环和/或间断环的多个第二发射极短路区域。第二发射极短路区域1240还可以与第一区107交迭。 
根据实施例，第一比率在第二比率的1％与80％之间、或者在第二比率的1％与40％之间、或者甚至在第二比率的1％与10％之间的范围内。当降低上述范围的上限时，能够减小反并联二极管120的导通损耗。第一比率可以在0.01和0.2之间的范围内。第二比率可以在0.02和1之间、或者在0.5和1之间、或者甚至在0.8和1之间的范围内。当增加上述范围的下限时，由于更大的第二短路的区的原因以及由于用于第二短路的接触的更大的接触区的原因，能够减小二极管120的导通损耗。沿着竖向方向直接面对p掺杂的结终端区域1260的第二短路关于有效地减小二极管120的导通损耗是有益的。 
在图1A中图解的实施例中，与本体区域1270、1271、1272中的每个相比，p掺杂的结终端区域1260更深地延伸到半导体本体中。如图1C中图解的那样，p掺杂的结终端区域1260包括比本体区域1270、1271、1272中的每个的p掺杂掺杂量p1更高的p掺杂掺杂量p2。本体区域1270、1271、1272中的每个的沿着深度x的掺杂的掺杂量由曲线p1与x坐标（请参见图1A的线B－B’）之间的区确定。p掺杂的结终端区域1260沿着深度x的掺杂的掺杂量由曲线p2与x坐标之间的面积确定（请参见图1A的线A－A’）。 
再参照图1A的示意性横截面视图，p掺杂的结终端区域1260的宽度w2大于本体区域1270、1271、1272中的每个的宽度w1。增加p掺杂的结终端区域1260的掺杂的掺杂量和宽度w2可以允许增加结终端结构在反并联二极管120的正向偏置模式下的电流容量。根据其它实施例，p掺杂的结终端区域1260和本体区域1270、1271、1272中的每个的竖向掺杂轮廓相同，即，曲线p1应用于p掺杂的结终端区域1260和本体区域1270、1271、1272中的每个。在这种情况下，增加p掺杂的结终端区域1260的宽度w2可以允许增加结终端结构在反并联二极管120的正向偏置模式下的电流容量。根据实施例，p掺杂的结终端区域1260的宽度w2在5μm与120μm之间、或者在30μm与80μm之间的范围内。可以考虑在反并联二极管120的导通模式下，电连接到p掺杂的结终端区域1260的接触孔的电流承载能力和/或p掺杂的结终端区域1260的电流承载要求，来调节宽度w2。 
通过将结终端区有效地利用为反并联二极管120的一部分，上面描述的布局措施增强了RC-IGBT的反向导通特性，从而当缩小芯片尺寸时，抵消正向偏置电压的增加。 
图2图解通过RC-IGBT 200的在第一区207中的晶体管单元阵列与第二区217中的结终端结构之间的渡越区域中的半导体本体205的一部分的示意性横截面视图的实施例。栅极沟槽230的每一个包括：栅极电介质231，例如，诸如SiO2的热氧化物；以及栅极电极232，包括（多个）导电材料233（例如（多个）金属）和/或诸如掺杂的多晶硅的掺杂半导体材料。例如，为了栅极电极互连的目的，栅极电极232的导电材料233覆盖在第一侧213处的半导体本体205的一部分。浮动的p掺杂区域236被布置在相对的栅极沟槽230之间。在晶体管单元2100、2101中的每个中，p掺杂的本体区域227和n+掺杂的源极区域218被电耦接到第一接触212。第一接触212通过绝缘层238延伸到第一侧213，并且还在平行于第一侧213的平面中延伸。因此，第一接触212起布线层和接触开口的作用。例如酰亚胺的密封层240覆盖第一接触212和绝缘层238。 
第二区217中的结终端结构包括p掺杂的结终端区域2260、2261。例如，氧化物和/或氮化物的绝缘层242覆盖p掺杂的结终端区域2260、2261之间的第一侧213。p掺杂的结终端区域2261可以是电浮动的。除了p掺杂的结终端区域2260、2261之外，例如，取决于芯片的电压闭锁要求，可以将附加的p掺杂结终端区域布置在芯片的外部。除了浮动的p掺杂区域2261以外或者作为浮动的p掺杂区域2261的替换，还可以使用（多个）场板（field plate）或者（多个）结终端延伸结构。经由栅极电极232的覆盖第二区217中的第一侧213处的半导体本体205的一部分的导电材料233，将p掺杂的结终端区域2260电耦接到第一接触212。p掺杂的结终端区域2260邻接于栅极沟槽230的最外部。本体区域227和源极区域228被布置在p掺杂的结终端区域2260中。因此，可以通过施加至栅极电极232的电压控制p掺杂的结终端区域2260与栅极沟槽230的最外部之间的最外部沟道的电导率。由于与本体区域227相比p掺杂的结终端区域2260的掺杂更高的原因，在结终端结构与晶体管单元阵列之间的渡越处的最外部晶体管沟道的阈值电压大于晶体管单元阵列中的沟道区域的阈值电压。即使当在接通模式下向栅极电极232施加例如15 V的典型正电压时，在最外部沟道中的电子电流相对于晶体管单元阵列中的沟道电流是小的或者可忽略的。因此，在RC-IGBT 200的反向导通模式下，p掺杂的结终端区域2260在典型的栅极电压下的二极管功能几乎不依赖于栅极电压，导致当RC-IGBT未完全关断时在正向偏置下的反并联二极管的导通损耗减小。 
关于RC-IGBT 100的元件给出的细节也应用于RC-IGBT 200。作为例子，RC-IGBT 100的晶体管单元阵列以及结终端区中的后侧发射极和发射极短路的布局措施也应用于RC-IGBT 200。 
图3A至3D图解面对图1A或者图2中图解的RC-IGBT的结终端区的第二发射极短路区域3240、3241的不同布局的顶视图。 
参照图3A的顶视图，第二发射极短路区域3240形成一个闭合的连续环。 
参照图3B的顶视图，第二发射极短路区域3240形成一个间断环。 
参照图3C的顶视图，第二发射极短路区域3240、3241形成闭合的连续环。 
参照图3D的顶视图，第二发射极短路区域3240、3241形成间断环。 
根据其它实施例，包围晶体管单元阵列的闭合的或者间断的环的数量可以大于一个。可以考虑RC-IGBT的电压闭锁能力来选择包围晶体管单元阵列的闭合的或者间断的环的数量。 
图4A至4C图解面对图1A或者图2中图解的RC-IGBT的晶体管单元区的第一发射极短路区域4210的不同布局的顶视图。 
参照图4A的顶视图，第一发射极短路区域4210在由第二区417中的结终端结构包围的第一区407中形成平行条带。 
参考图4B的顶视图，第一发射极短路区域4210形成二维阵列。例如，每个第一发射极短路区域4210的形状可以是圆形的、矩形的、多边形的。第一发射极短路区域4210还可以包括不同形状的组合。p1表示多个不同的第一发射极短路区域4210沿着第一方向491的周期性布置的第一间隔。多个不同的第一发射极短路区域4210沿着第二方向492的周期性布置的第二间隔等于第一间隔。根据其它实施例，第一和第二间隔可以不同。 
参照图4C的顶视图，类似于图4B的布局，第一发射极短路区域4210形成二维阵列。第一发射极短路区域4210的周期性布置被区451中断。取决于晶体管单元阵列的大小，多个区451可以中断第一发射极短路区域4210的二维阵列，并且起后侧发射极触发区域的作用。由于电子电流引起的沿着RC-IGBT的漂移区中的每个区451的电压降可能超过二极管的正向偏置电压，并且导致后侧发射极的载流子注入。 
可以考虑关于图1中图解的实施例描述的进一步的布局措施，以任意方式组合图3A至4C中图解的第一和第二发射极短路区域的不同布局。 
图4D至4F图解在图1或者图2图解的RC-IGBT的第一和第二发射极短路区域4210、4240的不同布局的顶视图的实施例。 
参照图4D的顶视图，类似于图4C的布局，第一发射极短路区域4210形成二维阵列。第二发射极短路区域4240被布置在第二区417中。第二区417中的第二发射极短路区域4240的周期性布置的间隔等于第一区407中的第一发射极短路区域4210的间隔p1。第二发射极短路区域4240的横向尺寸I2大于第一发射极短路区域4210的横向尺寸I1。因此，多个不同的第一发射极短路区域4210的区与第一区407之间的第一比率小于第二发射极短路区域4240与第二区417的第二比率。 
参照图4E的顶视图，第一发射极短路区域4210被散布在第一区407上。第一发射极短路区域4210的横向尺寸是I3、I4、I5和I6。第二发射极短路区域4240被散布在第二区417上。第二发射极短路区域4240的横向尺寸是I5、I6、I7和I8。第一和第二发射极短路区域4210、4240关于横向尺寸为I3、I4的第一发射极短路区域4210和横向尺寸为I7、I8的第二发射极短路区域4240而在它们的横向尺寸上不同。调节大于I3、I4的I7、I8允许将多个不同的第一发射极短路区域4210的区与第一区407之间的第一比率设定成小于第二发射极短路区域4240与第二区417的第二比率。 
参照图4F的顶视图，第一发射极短路区域4210被散布在第一区407上。第一发射极短路区域4210的横向尺寸是I3、I4、I5和I6。第二发射极短路区域4240被散布在第二区417上。类似于第一发射极短路区域4210，第二发射极短路区域4240的横向尺寸是I3、I4、I5和I6。通过在第二区417中的每单位区上放置比第一区407中的每单位区上的第一发射极短路区域4210更多的第二发射极短路区域4240，来将多个不同的第一发射极短路区域4210的区与第一区407之间的第一比率设定成小于第二发射极短路区域4240与第二区417的第二比率。 
在上面描述的示例实施例中指定的导电类型在每种情况下也可以是相反的。因此，还可能例如替代n沟道RC-IGBT 而应用p沟道RC-IGBT。 
应理解除非另外地具体表明，否则在此描述的各种实施例的特征可以被彼此组合。 
尽管已在此图解并且描述了具体实施例，但是本领域的普通技术人员将领会在不脱离本实用新型的范围的情况下多种替换和/或等同的实现可以代替所示出并描述的具体实施例。本申请意图覆盖在此讨论的具体实施例的任意适配或变化。因此，意图仅由权利要求及其等同物来限制本实用新型。 

Claims (20)

1.一种半导体器件，其特征在于包括：
IGBT，所述IGBT包括：
- 半导体本体，其包括在第一区中的晶体管单元阵列；
- 在第二区中的结终端结构，其包围在所述半导体本体的第一侧处的所述晶体管单元阵列；
- 第一导电类型的发射极区域，其处在所述半导体本体的与所述第一侧相对的第二侧处；以及
二极管，其包括阳极和阴极，其中所述阳极和所述阴极中的一个包括本体区域，所述阳极和所述阴极中的另一个包括：第二导电类型的多个不同的第一发射极短路区域，其处在面对所述晶体管单元阵列的所述第二侧处；以及第二导电类型的至少一个第二发射极短路区域，其处在面对所述结终端结构的所述第二侧处，并且所述至少一个第二发射极短路区域与第一发射极短路区域不同，
其中所述多个不同的第一发射极短路区域的区与所述第一区之间的第一比率小于所述至少一个第二发射极短路区域与所述第二区的第二比率。
2.根据权利要求1所述的半导体器件，其特征在于所述多个不同的第一发射极短路区域和所述至少一个第二发射极短路区域在横向尺寸和周期性布置的间隔中的至少一个上不同。
3.根据权利要求1所述的半导体器件，其特征在于所述发射极区域、所述多个不同的第一发射极短路区域以及所述至少一个第二发射极短路区域位于平面中。
4.根据权利要求1所述的半导体器件，其特征在于所述发射极区域、所述多个不同的第一发射极短路区域以及所述至少一个第二发射极短路区域被电连接到在所述第二侧处的共用电极。
5.根据权利要求1所述的半导体器件，其特征在于所述至少一个第二发射极短路区域的形状是包围所述晶体管单元阵列的闭合环或者间断环。
6.根据权利要求5所述的半导体器件，其特征在于所述至少一个第二发射极短路区域包括包围所述晶体管单元阵列的多个闭合环和间断环或者包围所述晶体管单元阵列的闭合环和间断环的组合。
7.根据权利要求1所述的半导体器件，其特征在于所述至少一个第二发射极短路区域与所述第一区部分地交迭。
8.根据权利要求1所述的半导体器件，其特征在于所述第一比率在所述第二比率的1％与80％之间的范围内。
9.根据权利要求1所述的半导体器件，其特征在于所述第一比率在0.01与0.2之间的范围内。
10.根据权利要求1所述的半导体器件，其特征在于所述第二比率在0.02与1之间的范围内。
11.根据权利要求1所述的半导体器件，其特征在于所述多个不同的第一发射极短路区域被散布在所述第一区上。
12.根据权利要求1所述的半导体器件，其特征在于所述多个不同的第一发射极短路区域中的每个和所述至少一个第二发射极短路区域提供在漂移区和在所述第二侧处的电极之间的电连接。
13.根据权利要求1所述的半导体器件，其特征在于所述IGBT包括邻接栅极电介质的第一导电类型的本体区域，并且所述第二区中的所述结终端结构包括电连接到所述本体区域的第一导电类型的至少一个结终端区域。
14.根据权利要求13所述的半导体器件，其特征在于与所述本体区域相比，所述至少一个结终端区域更深地延伸到所述半导体本体中，并且所述至少一个结终端区域包括比所述本体区域更高的第一导电类型掺杂的掺杂量。
15.根据权利要求13所述的半导体器件，其特征在于所述至少一个结终端区域的宽度在5μm与120μm之间的范围内。
16.根据权利要求13所述的半导体器件，其特征在于所述至少一个结终端区域与所述本体区域的竖向掺杂轮廓相同，并且所述至少一个结终端区域和所述本体区域被电连接。
17.根据权利要求16所述的半导体器件，进一步包括在所述晶体管单元阵列中的第二导电类型的源极区域，其特征在于所述源极区域不出现在结终端区域中。
18.根据权利要求1所述的半导体器件，其特征在于在所述结终端结构与所述晶体管单元阵列之间的渡越处的最外部晶体管沟道区域的阈值电压大于所述晶体管单元阵列中的沟道区域的阈值电压。
19.根据权利要求1所述的半导体器件，其特征在于所述半导体器件是包括p掺杂的本体区域和n掺杂的第一和第二发射极短路区域的反向导通IGBT。
20.根据权利要求1所述的半导体器件，其特征在于所述IGBT包括沟槽晶体管单元。
CN201420139779.0U 2013-03-26 2014-03-26 半导体器件 Expired - Lifetime CN204155935U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/850798 2013-03-26
US13/850,798 US9111989B2 (en) 2013-03-26 2013-03-26 Insulated gate bipolar transistor including emitter short regions

Publications (1)

Publication Number Publication Date
CN204155935U true CN204155935U (zh) 2015-02-11

Family

ID=51618519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420139779.0U Expired - Lifetime CN204155935U (zh) 2013-03-26 2014-03-26 半导体器件

Country Status (3)

Country Link
US (1) US9111989B2 (zh)
CN (1) CN204155935U (zh)
DE (1) DE102014104061B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847891A (zh) * 2017-02-23 2017-06-13 重庆邮电大学 一种通过mosfet控制结终端集成体二极管的rc‑igbt器件
CN109728085A (zh) * 2018-12-29 2019-05-07 中山汉臣电子科技有限公司 一种逆导型绝缘栅双极性晶体管

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159819B2 (en) * 2014-02-20 2015-10-13 Infineon Technologies Ag Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode
DE102014116759A1 (de) * 2014-11-17 2016-05-19 Infineon Technologies Austria Ag Halbleitervorrichtung mit struktur mit positivem temperaturkoeffizienten
CN104485355A (zh) * 2014-12-31 2015-04-01 上海华虹宏力半导体制造有限公司 Rc-igbt器件
US11145717B2 (en) * 2018-10-01 2021-10-12 Pakal Technologies, Inc. Cellular insulated gate power device with edge design to prevent failure near edge
JP2024041096A (ja) * 2022-09-14 2024-03-27 株式会社東芝 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250575B4 (de) 2002-10-30 2010-04-15 Infineon Technologies Ag IGBT mit monolithisch integrierter antiparalleler Diode
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
US9153674B2 (en) 2009-04-09 2015-10-06 Infineon Technologies Austria Ag Insulated gate bipolar transistor
KR101679107B1 (ko) 2010-06-17 2016-11-23 에이비비 슈바이쯔 아게 전력 반도체 디바이스
JP5582102B2 (ja) 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
JP5321669B2 (ja) * 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847891A (zh) * 2017-02-23 2017-06-13 重庆邮电大学 一种通过mosfet控制结终端集成体二极管的rc‑igbt器件
CN106847891B (zh) * 2017-02-23 2019-09-03 重庆邮电大学 一种通过mosfet控制结终端集成体二极管的rc-igbt器件
CN109728085A (zh) * 2018-12-29 2019-05-07 中山汉臣电子科技有限公司 一种逆导型绝缘栅双极性晶体管
CN109728085B (zh) * 2018-12-29 2021-10-22 安建科技(深圳)有限公司 一种逆导型绝缘栅双极性晶体管

Also Published As

Publication number Publication date
US9111989B2 (en) 2015-08-18
DE102014104061A1 (de) 2014-10-16
DE102014104061B4 (de) 2018-03-01
US20140291724A1 (en) 2014-10-02

Similar Documents

Publication Publication Date Title
CN204155935U (zh) 半导体器件
CN102593168B (zh) 半导体器件和逆导igbt
US20170162564A1 (en) Method of manufacturing a semiconductor device
CN102054859B (zh) 双极型半导体器件和制造方法
US10763252B2 (en) Semiconductor device
CN103094338B (zh) 半导体器件及其制造方法
CN103187438A (zh) 鳍式bjt
CN103855221A (zh) 半导体器件和制造半导体器件的方法
JP2005183563A (ja) 半導体装置
CN104299997A (zh) 电荷补偿半导体器件
US20140191282A1 (en) Semiconductor device
KR20150011185A (ko) 반도체 장치 및 그 제조 방법
CN104716168A (zh) 带有复合区的半导体器件
CN104218087A (zh) 半导体器件及其制造方法
CN104183631A (zh) 半导体器件、制造半导体器件的方法以及集成电路
CN104103691A (zh) 具有补偿区的半导体器件
JP3934613B2 (ja) 半導体装置
CN105762182B (zh) 具有高抗闩锁能力的igbt器件
JP5092244B2 (ja) 半導体装置
JP5886802B2 (ja) 半導体装置
CN106098765B (zh) 一种增加电流开关比的隧穿场效应晶体管
CN105280712A (zh) 电荷补偿器件及其制造
US20150179732A1 (en) Area efficient field effect device
TWI593083B (zh) 在功率半導體中的電流感測器用的半導體裝置
CN108258041B (zh) 一种具有载流子存储层的三栅薄soi ligbt

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20150211