CN204065897U - 输出电路 - Google Patents

Abstract

本实用新型公开了一种输出电路。该输出电路可以包括二极管箝位电路和输出晶体管，其特征在于二极管箝位电路和输出晶体管彼此热耦合。该输出电路可以有效地维持电流限值，从而可以具有更加可靠的过载保护，即便温度发生变化。

Description

输出电路

技术领域

本实用新型涉及电路领域，更具体地，涉及具有改进温度性能的输出电路。

背景技术

输出电路广泛用于各种应用中。例如，输出电路可以提供直流(DC)供电电压，以向外部传感器、客户控制***等供电；可以提供模拟电压输出，作为客户控制***等的输入；可以提供数字输出，以便驱动外部负载如继电器或作为客户控制***等的输入。在这样的输出电路中，通常需要过载保护功能，以避免在出现例如短路或连线错误的情况下损坏内部电路。

图1示出了一种具有过载保护的输出电路。

如图1所示，该输出电路包括功率晶体管T1、T2，二极管箝位电路D1，二极管D2，电阻器R1-R6和电容器C1。关于这些元件之间的电气连接，如图1所示，在此不再一一描述。

通过输出晶体管T1，在输出节点(对应于T1的集电极)处提供输出，例如24V DC电压。通过在控制端施加控制信号(例如，来自微控制器)，可以接通或关断该输出电路的输出。

当例如通过将控制信号设置为高电平而使输出晶体管T1导通时，电阻器R6以及输出晶体管T1的基极-发射极上的电压将受限于箝位电路D1，从而输出电流大致为：

$I\max \≤\frac{U_{D1}-{\mathrm{UBE}}_{T1}}{R6}$

其中，I_max表示输出电流的最大值，U_D1表示箝位电路D1两端的电压，UBE_T1表示输出晶体管T1的基极-发射极电压，R6表示电阻器R6的电阻值。

只要外部负载的电流需求低于I_max，输出晶体管T1上的压降较低，且输出晶体管T1由于电阻器R3和R5传送的基极电流而处于饱和状态。因此，输出晶体管T1的功耗较低，且结温保持在安全水平。

一旦外部负载的电流需求(例如，由于短路等故障)超出I_max，输出电路将转变成恒流源，输出晶体管T1上的电压将增大，导致晶体管T1中的功耗增加，且因此结温也上升。较高的结温又将导致示出晶体管T1的UBE降低，例如约为2mV/℃。另一方面，箝位电路D1上的压降保持基本恒定，从而根据上式，I_max将增大。例如，50℃的升温将导致UBE降低100mV，例如可能从750mV降至650mV，因此在该“热失控”阶段最终的(短路)电流将上升约10％。这样，如果电路的设计电流限值为200mA，那么最终输出的短路电流值可能达到约225mA。

实用新型内容

鉴于上述问题，本实用新型的目的至少部分地在于提供一种具有改进温度特性的输出电路。

根据本实用新型的一个方面，提供了一种输出电路，包括二极管箝位电路和输出晶体管，其特征在于二极管箝位电路和输出晶体管彼此热耦合。这种输出电路例如可以包括直流输出电路。

根据一个实施例，二极管箝位电路和输出晶体管之间可以设置有导热介质。

根据一个实施例，二极管箝位电路和输出晶体管可以彼此靠近设置。在一个示例中，二极管箝位电路和输出晶体管可以设置于印刷电路板的同一侧。例如，二极管箝位电路和输出晶体管可以设置于印刷电路板上相同的迹线上。在另一示例中，二极管箝位电路和输出晶体管可以分别设置于印刷电路板的相对两侧上。例如，二极管箝位电路和输出晶体管可以分别设置于印刷电路板相对两侧的迹线上，迹线可以通过导热通道连通。

根据一个实施例，输出晶体管可以容纳于一封装中，输出晶体管的集电极可以连接到该封装的一金属抽头，二极管箝位电路可以设置为与该金属抽头热耦合。

根据一个实施例，二极管箝位电路可以容纳于一二极管封装中，且该二极管封装还可以包括其他部件，二极管箝位电路可以经由该二极管封装中的其他部件与输出晶体管热耦合。这种二极管封装例如可以包括BAV99s、BAV99U、BAV99BRW或BAV99STB6。输出晶体管可以容纳于一封装中，输出晶体管的集电极可以连接到该封装的一金属抽头，且二极管封装中的其他部件可以与金属抽头热耦合。

根据本实用新型的实施例，二极管箝位电路可以与输出晶体管热耦合，从而如果输出晶体管的结温升高，那么箝位电路中二极管的结温也会升高。一方面输出晶体管结温升高将会导致其基极-发射极电压降低，另一方面二极管结温升高将会导致箝位电路两端的电压降低。这两种效果综合作用，可以使得输出电路的电流限值基本保持不变。于是，该输出电路可以有效地维持电流限值，从而可以具有更加可靠的过载保护，即便温度发生变化。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1是示意性示出了常规输出电路的电路图；

图2是示出了根据本实用新型实施例的输出电路的框图；

图3是示出了根据本实用新型另一实施例的输出电路的框图；

图4是示出了根据本实用新型另一实施例的输出电路的框图；

图5是示出了根据本实用新型另一实施例的输出电路的框图；

图6是示出了根据本实用新型另一实施例的输出电路的电路图；

图7是示出了根据本实用新型实施例的二极管箝位电路的封装图。

具体实施方式

以下，将参照附图来描述本实用新型的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本实用新型的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本实用新型的概念。

在附图中示出了根据本实用新型实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本实用新型的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

根据本实用新型的实施例，输出电路可以包括二极管箝位电路和输出晶体管。例如，二极管箝位电路可以在其两端箝定(大致固定的)电压，输出晶体管可以基于该电压，输出一定的电流。这种输出电路例如如图1所示。如上所述，在这样的电路中，当输出晶体管的结温上升时，输出电流的限值将升高。

发明人发现，可以将二极管箝位电路热耦合到输出晶体管。这样，输出晶体管的结温升高将会导致箝位电路中二极管的结温升高，进而这又会使箝位电路两端所箝定的电压降低(例如，在图1所示的电路中，由于存在两个PN结，电压随温度降低约4mV/℃)。发明人发现，这种热耦合可以有效减轻输出电路的电流限值随输出晶体管结温升高而上升的问题。

例如，可以通过如下的实验验证上述构思。在例如图1所示的输出电路中，将二极管箝位电路D1直接粘在输出晶体管T1顶部(具体地，输出晶体管T1的封装的顶部)。经实验发现，即便输出晶体管T1的温度上升了数十度，也没有发生“热失控”现象，短路电流基本保持在初始值(输出晶体管T1为低温例如室温时的值)。

在此，所谓“热耦合”，可以是指存在导热通道。热耦合可以有多种实施方式。例如，二极管箝位电路和输出晶体管之间可以设置有导热材料(例如，通过导热胶将两者彼此粘合)；将二极管箝位电路和输出晶体管在空间上彼此靠近(例如，紧挨)设置等等。

本实用新型的构思可以多种方式呈现，以下将描述其中一些示例。

图2是示出了根据本实用新型实施例的输出电路的框图。

如图2所示，该输出电路10可以包括输出晶体管102(例如，图1中的输出晶体管T1)和二极管箝位电路104(例如，图1中的二极管箝位电路D1)以及其他部件106(例如，图1中的T2、D2、C1、R1-R6)。这些部件可以设置在公共基板108如印刷电路板(PCB)上。输出电路10中各部件之间的电气连接关系可以多种方式进行，例如如图1所示，使得输出晶体管102可以基于二极管箝位电路104所箝定的电压来产生输出电流。

另外，在该输出电路10中，输出晶体管102和二极管箝位电路104彼此靠近设置。尽管在图中将它们示出为彼此紧挨，但是本实用新型不限于此。例如，它们可以隔开一定的距离，只要输出晶体管102发出的热量能够有效影响到二极管箝位电路104即可。本领域技术人员可以根据实际电路环境来设定这种距离。当然，为了更好的热耦合，它们(例如，它们的封装)应当尽量靠近。

输出晶体管102可以是功率晶体管，并具有一定的封装，例如DPAK封装、SOT 223封装等。通常，在这样的封装中，功率晶体管的集电极可以连接到封装的金属抽头，以使得晶体管的结可以很好地热耦合到封装壳体(例如为了散热)。另外，二极管箝位电路104可以具有一定的封装，例如BAV99封装。输出晶体管102的封装与二极管箝位电路104的封装可以彼此靠近设置。

图3是示出了根据本实用新型另一实施例的输出电路的框图。

如图3所示，该输出电路20可以包括输出晶体管202(例如，图1中的输出晶体管T1)和二极管箝位电路204(例如，图1中的二极管箝位电路D1)以及其他部件206(例如，图1中的T2、D2、C1、R1-R6)。这些部件可以设置在公共基板208如印刷电路板(PCB)上。输出电路10中各部件之间的电气连接关系可以多种方式进行，例如如图1所示，使得输出晶体管202可以基于二极管箝位电路204所箝定的电压来产生输出电流。

另外，在该输出电路20中，输出晶体管202和二极管箝位电路104分别设置在基板108的相对两侧，且彼此相对。尽管在图中将它们示出为彼此对准，但是本实用新型不限于此。例如，它们可以并非完全对准，而是可以偏移一定的距离，只要输出晶体管202发出的热量能够有效影响到二极管箝位电路204即可。本领域技术人员可以根据实际电路环境来设定这种偏移距离。当然，为了更好的热耦合，它们(例如，它们的封装)应当尽量靠近。

图4是示出了根据本实用新型另一实施例的输出电路的框图。在图4中，为方便起见，仅示出了输出晶体管302和二极管箝位电路304。

如图4所示，输出晶体管302和二极管箝位电路304可以在PCB 308的同一侧上彼此靠近设置。在该示例中，它们还可以设置在PCB 308的相同迹线310(例如，Cu层)上，这可以改善它们之间的热耦合。

图5是示出了根据本实用新型另一实施例的输出电路的框图。在图5中，为方便起见，仅示出了输出晶体管402和二极管箝位电路404。

如图5所示，输出晶体管402和二极管箝位电路404可以分别设置在PCB 408的相对两侧上，彼此相对。例如，输出晶体管402可以设置在PCB 408的第一侧(图5中的上侧)上的迹线410-1(例如，Cu层)上，而二极管箝位电路404可以设置在PCB 408的第二侧(图5中的下侧)上的迹线410-2(例如，Cu层)上。PCB 408中还可以形成有导电通道412。这种导电通道412例如可以通过在PCB 408中形成贯穿第一侧和第二侧的通孔并在通孔中填充导热材料形成。在一个示例中，这种导电通道412例如可以由PCB的电气过孔(一般而言，过孔中的导电材料如金属等是热的良导体)形成。

图6是示出了根据本实用新型另一实施例的输出电路的电路图。

图6所示的输出电路与图1所示的输出电路基本上相同，除了二极管箝位电路D1-1处于不同的封装中之外。具体地，在该示例中，二极管箝位电路D1-1可以具有BAV99s的封装。图7示出了该封装的示意图。如图7所示，BAV99s封装内可以具有四个二极管，其中每两个二极管彼此串接，且它们的阳极、阴极以及彼此之间的公共结点分别连接到封装的相应端子1-6。在图6的示出电路中，二极管箝位电路D1-1仅利用了BAV99s封装内的两个二极管(例如，与端子1、2、6相连的二极管)，另外两个二极管D1-2(例如，与端子3-5相连的二极管)则是空闲的。

根据该实施例，BAV99s封装中空闲的二极管D1-2可以热耦合到输出晶体管T1(例如，其封装)。由于封装内较小的空间，BAV99s封装内空闲的二极管D1-2升温(例如，由于与之热耦合的输出晶体管T1升温)将会导致封装中用于箝位电路D1-1的两个二极管升温。即，箝位电路D1-1中的二极管经由BAV99s封装中的其他部件D1-2而与输出晶体管T1热耦合。

在一个示例中，可以将BAV99s封装中空闲的二极管D1-2设置在输出晶体管T1的封装附近，甚至可以将BAV99s封装的3-5端子连接到输出晶体管T1的集电极连接到的金属抽头，以实现热耦合。在图6中，将D1-2示出为连接到晶体管T1的集电极。

在此需要指出的是，尽管在图6的示例中使用了BAV99s封装，但是本实用新型并不限于此。例如，还可以使用其他的二极管封装，如BAV99U、BAV99BRW或BAV99STB6。二极管箝位电路可以使用这些二极管封装中的部分(例如，两个)二极管，并且封装中的其他部件可以如上所述用于热耦合。

尽管以上分别在不同的实施例中描述了多种特征，但是这并不意味着这些特征不能有利地结合使用。

以上对本实用新型的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本实用新型的范围。本实用新型的范围由所附权利要求及其等价物限定。不脱离本实用新型的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本实用新型的范围之内。

Claims (12)

1.一种输出电路，包括二极管箝位电路和输出晶体管，其特征在于，所述二极管箝位电路和所述输出晶体管彼此热耦合。

2.根据权利要求1所述的输出电路，其特征在于，所述二极管箝位电路和所述输出晶体管之间设置有导热介质。

3.根据权利要求1或2所述的输出电路，其特征在于，所述二极管箝位电路和所述输出晶体管彼此靠近设置。

4.根据权利要求3所述的输出电路，其特征在于，所述二极管箝位电路和所述输出晶体管设置于印刷电路板的同一侧。

5.根据权利要求4所述的输出电路，其特征在于，所述二极管箝位电路和所述输出晶体管设置于所述印刷电路板上相同的迹线上。

6.根据权利要求3所述的输出电路，其特征在于，所述二极管箝位电路和所述输出晶体管分别设置于印刷电路板的相对两侧上。

7.根据权利要求6所述的输出电路，其特征在于，所述二极管箝位电路和所述输出晶体管分别设置于所述印刷电路板相对两侧的迹线上，所述迹线通过导热通道连通。

8.根据权利要求1所述的输出电路，其特征在于，所述输出晶体管容纳于一封装中，所述输出晶体管的集电极连接到该封装的一金属抽头，所述二极管箝位电路被设置为与该金属抽头热耦合。

9.根据权利要求1所述的输出电路，其特征在于，所述二极管箝位电路容纳于一二极管封装中，且所述二极管封装还包括其他部件，所述二极管箝位电路经由所述二极管封装中的所述其他部件与所述输出晶体管热耦合。

10.根据权利要求9所述的输出电路，其特征在于，所述二极管封装包括BAV99s、BAV99U、BAV99BRW或BAV99STB6。

11.根据权利要求9所述的输出电路，其特征在于，所述输出晶体管容纳于一封装中，所述输出晶体管的集电极连接到该封装的一金属抽头，且所述二极管封装中的所述其他部件与所述金属抽头热耦合。

12.根据权利要求1所述的输出电路，其中所述输出电路包括直流输出电路。