CN204013481U - 实现低电压晶振驱动的电路结构 - Google Patents

实现低电压晶振驱动的电路结构 Download PDF

Info

Publication number
CN204013481U
CN204013481U CN201420477818.8U CN201420477818U CN204013481U CN 204013481 U CN204013481 U CN 204013481U CN 201420477818 U CN201420477818 U CN 201420477818U CN 204013481 U CN204013481 U CN 204013481U
Authority
CN
China
Prior art keywords
circuit
pipe
voltage
grid
nmos pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201420477818.8U
Other languages
English (en)
Inventor
高庆
曹旺
张敏
赵海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRM ICBG Wuxi Co Ltd
Original Assignee
Wuxi China Resources Semico Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Semico Co Ltd filed Critical Wuxi China Resources Semico Co Ltd
Priority to CN201420477818.8U priority Critical patent/CN204013481U/zh
Application granted granted Critical
Publication of CN204013481U publication Critical patent/CN204013481U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本实用新型涉及一种实现低电压晶振驱动的电路结构，其中包括CMOS放大电路、晶体振荡器、反馈电路、第一分压电容和第二分压电容；所述的CMOS放大电路包括：第一PMOS管、第一NMOS管，所述的第一PMOS管连接于驱动电源输入端和第一NMOS管之间，所述的第一NMOS管连接于所述的第一PMOS管和接地端之间；电平位移电路，所述的电平位移电路连接于所述的第一PMOS管的栅极和第一NMOS管的栅极之间，所述的电平位移电路用以使第一PMOS管的栅极电压比第一NMOS管的栅极电压低。采用该种实现低电压晶振驱动的电路结构，有效地降低了CMOS集成电路中晶振电路的起振电压，低电压下驱动晶体谐振器，使CMOS集成电路使用一节干电池即能正常工作，具有更广泛应用范围。

Description

实现低电压晶振驱动的电路结构
技术领域
本实用新型涉及晶振驱动技术领域，尤其涉及低电压晶振驱动技术领域，具体是指一种实现低电压晶振驱动的电路结构。
背景技术
现有CMOS(Complementary metal-oxide-semiconductor transistor，互补金属氧化物半导体)集成电路中晶体振荡驱动电路由互补型结构构成，起振电压较高，通常需要两节干电池供电，整机方案成本高。
如图1所示，为得到频率稳定性很高的时钟信号，集成电路中普遍使用晶体振荡器作为数字电路的时钟源。典型的皮尔斯振荡器结构简单可靠，由一个放大电路和一个反馈电阻RF组成振荡核心结构驱动晶体谐振器，C1、C2组成电容分压器确定反馈程度。在CMOS工艺中，通常利用CMOS反相器作为放大器。该结构使用较少的逻辑，设计难度较低，通用性好。
如图2所示，CMOS工艺中MOS管的开启典型电压为0.75V，常见的振荡器结构中，P0管和N0管栅极接在一起，振荡器起振的条件是VDD电压大于Vtp+Vtn，否则N管和P管不能同时开启，没有电流流过P0和N0，所以如果电压低于1.5V，电路不能起振。一节干电池电压为1.5V，随使用将降低至1V左右，小于Vtp+Vtn，因此，一节干电池供电的电路必须采用能在VDD电压为1V时仍然能起振的晶振驱动电路，本实用新型提供的低压晶振驱动电路可以满足这一要求。
实用新型内容
本实用新型的目的是克服了上述现有技术的缺点，提供了一种能够实现提供一种在低电压下驱动晶体谐振器、明显降低晶体谐振器的起振电压、使CMOS集成电路使用一节干电池即能正常工作、具有更广泛应用范围的实现低电压晶振驱动的电路结构。
为了实现上述目的，本实用新型的实现低电压晶振驱动的电路结构具有如下构成：
该实现低电压晶振驱动的电路结构，其主要特点是，所述的电路结构包括：
CMOS放大电路；
晶体振荡器，所述的晶体振荡器的第一端与所述的放大电路的输入端相连接，所述的晶体振荡器的第二端与所述的放大电路的输出端相连接；
反馈电路，所述的反馈电路连接于所述的CMOS放大电路的输入端和输出端之间；
第一分压电容，所述的第一分压电容连接于所述的晶体振荡器的第一端与接地端之间；
第二分压电容，所述的第二分压电容连接于所述的晶体振荡器的第二端与接地端之间；
所述的CMOS放大电路包括：
第一PMOS管；
第一NMOS管，所述的第一PMOS管连接于驱动电源输入端和第一NMOS管之间，所述的第一NMOS管连接于所述的第一PMOS管和接地端之间；
电平位移电路，所述的电平位移电路连接于所述的第一PMOS管的栅极和第一NMOS管的栅极之间，所述的电平位移电路用以使第一PMOS管的栅极电压比第一NMOS管的栅极电压低。
较佳地，所述的第一PMOS管的栅极电压和第一NMOS管的栅极电压的差值为所述的第一NMOS管的驱动电压值。
更佳地，所述的电平位移电路为一电压源，所述的电压源的正极接所述的第一NMOS管的栅极，所述的电压源的负极接所述的第一PMOS管的栅极，所述的电压源的输出电压值为所述的第一NMOS管的驱动电压值。
较佳地，所述的电平位移电路包括第二NMOS管和第三NMOS管，所述的第三NMOS管的栅极连接于所述的CMOS放大电路的输入端，所述的第二NMOS管的栅极连接于驱动电源输入端，所述的第三NMOS管一端连接于驱动电源输入端，所述的第三NMOS管另一端分别连接所述的第二NMOS管和所述的第一PMOS管的栅极，所述的第一NMOS管的栅极连接于所述的CMOS放大电路的输入端。
较佳地，所述的电平位移电路包括负载电阻和第三NMOS管，所述的第三NMOS管的栅极连接于所述的CMOS放大电路的输入端，所述的负载电阻的第一端连接于驱动电源输入端，所述的第三NMOS管一端连接于驱动电源输入端，所述的第三NMOS管另一端分别连接所述的负载电阻和所述的第一PMOS管的栅极，所述的第一NMOS管的栅极连接于所述的CMOS放大电路的输入端。
较佳地，所述的电平位移电路包括第二PMOS管和第三PMOS管，所述的第二PMOS管的栅极连接于所述的CMOS放大电路的输入端，所述的第三PMOS管的栅极连接于接地端，所述的第三PMOS管一端连接于驱动电源输入端，所述的第三PMOS管另一端分别与所述的第二PMOS管和第一NMOS管的栅极相连接，所述的第一PMOS管的输入端连接于所述的CMOS放大电路的输入端。
较佳地，所述的反馈电路为反馈电阻，所述的反馈电阻连接于所述的放大电路的输入端和所述的放大电路的输出端之间。
较佳地，所述的反馈电路为倒比管，所述的倒比管连接于所述的放大电路的输入端和所述的放大电路的输出端之间。
采用了该实用新型中的实现低电压晶振驱动的电路结构，具有如下有益效果：
该电路结构简单，有效地降低了CMOS集成电路中晶振电路的起振电压，低电压下驱动晶体谐振器，使CMOS集成电路使用一节干电池即能正常工作，具有更广泛应用范围。
附图说明
图1为现有技术中晶振驱动电路的整体结构示意图。
图2为现有技术中晶振驱动电路中CMOS放大电路的结构示意图。
图3为本实用新型的实现低电压晶振驱动的电路结构中CMOS放大电路的结构示意图。
图4为本实用新型的实现低电压晶振驱动的电路结构中CMOS放大电路应用于具体实施例的第一种结构示意图。
图5为本实用新型的实现低电压晶振驱动的电路结构中CMOS放大电路应用于具体实施例的第二种结构示意图。
图6为本实用新型的实现低电压晶振驱动的电路结构中CMOS放大电路应用于具体实施例的第三种结构示意图。
具体实施方式
为了能够更清楚地描述本实用新型的技术内容，下面结合具体实施例来进行进一步的描述。
本实用新型在现有CMOS集成电路中通常采用的皮尔斯振荡器的基础上优化了线路结构，可以明显降低晶体振荡器的起振电压。
为了使振荡电路在1V左右仍能正常工作，需要改变电路中的直流偏置条件。如图3所示。
在P0(第一PMOS管)的栅极与N0(第一NMOS管)的栅极间增加一个电压源Vtn，P0管的栅极电压由Vtn提供，P管的栅极电压比N管栅极电压低Vtn，即只要VDD>Vtp，P0和N0中就有直流通路，电路具有放大能力，具备起振条件。于是理论上可使电路的起振电压降低至0.7V。
一种具体的实现方案如图4所示。图中N1管(第二NMOS管)和N2管(第三NMOS管)是电平位移电路，N2管的源极电压比栅极电压低Vtn，N1管是N2管的负载。适当调整MOS管的宽长比即可满足单电池工作电压范围。
只要能实现皮尔斯振荡器功能，电路中P0栅极或N0管栅极采用电平位移电路进行偏置即为本案的同类方案，如可使用电阻代替N1负载管，RF可由倒比管实现，如图5所示。
或使用如图6所示的方案，N管栅极采用电平位移电路。图中P1管(第二PMOS管)和P2管(第三PMOS管)是电平位移电路。
包括但不限于以上方案。
采用了该实用新型中的实现低电压晶振驱动的电路结构，具有如下有益效果：
该电路结构简单，有效地降低了CMOS集成电路中晶振电路的起振电压，低电压下驱动晶体谐振器，使CMOS集成电路使用一节干电池即能正常工作，具有更广泛应用范围。
在此说明书中，本实用新型已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本实用新型的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (8)

1.一种实现低电压晶振驱动的电路结构，其特征在于，所述的电路结构包括：
CMOS放大电路；
晶体振荡器，所述的晶体振荡器的第一端与所述的放大电路的输入端相连接，所述的晶体振荡器的第二端与所述的放大电路的输出端相连接；
反馈电路，所述的反馈电路连接于所述的CMOS放大电路的输入端和输出端之间；
第一分压电容，所述的第一分压电容连接于所述的晶体振荡器的第一端与接地端之间；
第二分压电容，所述的第二分压电容连接于所述的晶体振荡器的第二端与接地端之间；
所述的CMOS放大电路包括：
第一PMOS管；
第一NMOS管，所述的第一PMOS管连接于驱动电源输入端和第一NMOS管之间，所述的第一NMOS管连接于所述的第一PMOS管和接地端之间；
电平位移电路，所述的电平位移电路连接于所述的第一PMOS管的栅极和第一NMOS管的栅极之间，所述的电平位移电路用以使第一PMOS管的栅极电压比第一NMOS管的栅极电压低。
2.根据权利要求1所述的实现低电压晶振驱动的电路结构，其特征在于，所述的第一PMOS管的栅极电压和第一NMOS管的栅极电压的差值为所述的第一NMOS管的驱动电压值。
3.根据权利要求2所述的实现低电压晶振驱动的电路结构，其特征在于，所述的电平位移电路为一电压源，所述的电压源的正极接所述的第一NMOS管的栅极，所述的电压源的负极接所述的第一PMOS管的栅极，所述的电压源的输出电压值为所述的第一NMOS管的驱动电压值。
4.根据权利要求1所述的实现低电压晶振驱动的电路结构，其特征在于，所述的电平位移电路包括第二NMOS管和第三NMOS管，所述的第三NMOS管的栅极连接于所述的CMOS放大电路的输入端，所述的第二NMOS管的栅极连接于驱动电源输入端，所述的第三NMOS管一端连接于驱动电源输入端，所述的第三NMOS管另一端分别连接所述的第二NMOS管和所述的第一PMOS管的栅极，所述的第一NMOS管的栅极连接于所述的CMOS放大电路的输入端。
5.根据权利要求1所述的实现低电压晶振驱动的电路结构，其特征在于，所述的电平位移电路包括负载电阻和第三NMOS管，所述的第三NMOS管的栅极连接于所述的CMOS放大电路的输入端，所述的负载电阻的第一端连接于驱动电源输入端，所述的第三NMOS管一端连接于驱动电源输入端，所述的第三NMOS管另一端分别连接所述的负载电阻和所述的第一PMOS管的栅极，所述的第一NMOS管的栅极连接于所述的CMOS放大电路的输入端。
6.根据权利要求1所述的实现低电压晶振驱动的电路结构，其特征在于，所述的电平位移电路包括第二PMOS管和第三PMOS管，所述的第二PMOS管的栅极连接于所述的CMOS放大电路的输入端，所述的第三PMOS管的栅极连接于接地端，所述的第三PMOS管一端连接于驱动电源输入端，所述的第三PMOS管另一端分别与所述的第二PMOS管和第一NMOS管的栅极相连接，所述的第一PMOS管的输入端连接于所述的CMOS放大电路的输入端。
7.根据权利要求1所述的实现低电压晶振驱动的电路结构，其特征在于，所述的反馈电路为反馈电阻，所述的反馈电阻连接于所述的放大电路的输入端和所述的放大电路的输出端之间。
8.根据权利要求1所述的实现低电压晶振驱动的电路结构，其特征在于，所述的反馈电路为倒比管，所述的倒比管连接于所述的放大电路的输入端和所述的放大电路的输出端之间。
CN201420477818.8U 2014-08-22 2014-08-22 实现低电压晶振驱动的电路结构 Active CN204013481U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420477818.8U CN204013481U (zh) 2014-08-22 2014-08-22 实现低电压晶振驱动的电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420477818.8U CN204013481U (zh) 2014-08-22 2014-08-22 实现低电压晶振驱动的电路结构

Publications (1)

Publication Number Publication Date
CN204013481U true CN204013481U (zh) 2014-12-10

Family

ID=52053415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420477818.8U Active CN204013481U (zh) 2014-08-22 2014-08-22 实现低电压晶振驱动的电路结构

Country Status (1)

Country Link
CN (1) CN204013481U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105577140A (zh) * 2015-12-14 2016-05-11 上海华虹宏力半导体制造有限公司 晶振驱动电路
CN106503338A (zh) * 2016-10-24 2017-03-15 上海华力微电子有限公司 抗电磁干扰的晶振谐振回路电路
CN106936385A (zh) * 2015-12-31 2017-07-07 无锡华润矽科微电子有限公司 低功耗宽电压的晶振电路
CN106936411A (zh) * 2015-12-30 2017-07-07 格科微电子（上海）有限公司 抗噪声干扰的数字触发器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105577140A (zh) * 2015-12-14 2016-05-11 上海华虹宏力半导体制造有限公司 晶振驱动电路
CN105577140B (zh) * 2015-12-14 2018-02-06 上海华虹宏力半导体制造有限公司 晶振驱动电路
CN106936411A (zh) * 2015-12-30 2017-07-07 格科微电子（上海）有限公司 抗噪声干扰的数字触发器
CN106936411B (zh) * 2015-12-30 2021-07-27 格科微电子（上海）有限公司 抗噪声干扰的数字触发器
CN106936385A (zh) * 2015-12-31 2017-07-07 无锡华润矽科微电子有限公司 低功耗宽电压的晶振电路
CN106503338A (zh) * 2016-10-24 2017-03-15 上海华力微电子有限公司 抗电磁干扰的晶振谐振回路电路

Similar Documents

Publication Publication Date Title
CN204013481U (zh) 实现低电压晶振驱动的电路结构
CN103401544B (zh) 用于充电管理芯片外部高压nmos管的驱动电路
CN104201915A (zh) 应用于压电能量获取的宽输入范围高效率倍压ac/dc整流电路
CN103309391A (zh) 高电源抑制比、低功耗基准电流及基准电压产生电路
CN106130536A (zh) 电平转换电路及电子设备
CN103618456B (zh) 一种boost型dc-dc转换器的电源切换电路
CN102709883A (zh) 一种开关电源的欠压保护电路
CN103944398A (zh) 一种高压输入的双管反激式开关电源
CN104242927A (zh) 一种应用于高速串行接口的环形压控振荡器
CN103117740B (zh) 低功耗电平位移电路
CN104143929A (zh) 用于rf能量获取的超低压自供电整流器电路
CN203951440U (zh) 晶体振荡器
CN203457116U (zh) 共模反馈的差分放大电路及集成电路
CN105187012A (zh) 用于振荡器电路的低电源敏感度的偏置电路
CN104299647B (zh) 负压转换电路
CN203406849U (zh) 高速高精度缓冲电路
CN113472323B (zh) 一种强锁存结构的d触发器电路
CN109039327A (zh) 一种电平转换电路
CN214504253U (zh) 一种低输入电源幅度的电平转换电路
CN104038156A (zh) 晶体振荡器
CN103107772B (zh) 具有良好相位噪声性能的压控振荡器及电路
CN104184422A (zh) 晶体振荡器驱动放大器电路及相应的晶体振荡器电路
CN208836110U (zh) 一种电平转换电路
CN106992769A (zh) 一种e‑tspc触发器
CN104270113B (zh) 一种快速低功耗晶振起振电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 214135 -6, Linghu Avenue, Wuxi Taihu international science and Technology Park, Wuxi, Jiangsu, China, 180

Patentee after: China Resources micro integrated circuit (Wuxi) Co., Ltd

Address before: 214135 Jiangsu city of Wuxi province Taihu international science and Technology Park Linghu Road No. 180 -22

Patentee before: WUXI CHINA RESOURCES SEMICO Co.,Ltd.

CP03 Change of name, title or address