CN106503338A - 抗电磁干扰的晶振谐振回路电路 - Google Patents

抗电磁干扰的晶振谐振回路电路 Download PDF

Info

Publication number
CN106503338A
CN106503338A CN201610924231.0A CN201610924231A CN106503338A CN 106503338 A CN106503338 A CN 106503338A CN 201610924231 A CN201610924231 A CN 201610924231A CN 106503338 A CN106503338 A CN 106503338A
Authority
CN
China
Prior art keywords
crystal oscillator
metal
resonant tank
layer
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610924231.0A
Other languages
English (en)
Other versions
CN106503338B (zh
Inventor
胡晓明
李向阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610924231.0A priority Critical patent/CN106503338B/zh
Publication of CN106503338A publication Critical patent/CN106503338A/zh
Application granted granted Critical
Publication of CN106503338B publication Critical patent/CN106503338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明提供了一种抗电磁干扰的晶振谐振回路电路,包括:并联的反馈电阻与放大器,其中反馈电阻与放大器的第一并联节点经由第一同轴屏蔽金属圈连接至输入信号端子,反馈电阻与放大器的第二并联节点经由第二同轴屏蔽金属圈连接至输出信号端子。

Description

抗电磁干扰的晶振谐振回路电路
技术领域
本发明涉及半导体制造领域以及电路设计领域,更具体地说,本发明涉及一种抗电磁干扰的晶振谐振回路电路。
背景技术
以晶体振荡器为核心的振荡电路具有工作频率很准,稳定,频率仅与所选晶体器件的进度有关等诸多优点,从而在时钟,监控等消费电子,军工和通讯类芯片中得到极其广泛的应用。但是,这种振荡电路的工作性能的好坏不仅取决于晶体器件,而且与配合晶体工作的谐振回路的设计好坏息息相关。由于晶体器件一般外接,谐振回路一般内嵌在芯片内部,所以设计的谐振回路还要便于集成。电磁干扰(EMI)是晶振谐振回路品质的一个重要参数,直接影响或限制了产品的市场应用。
通常降低晶振谐振回路电磁干扰的方法是加大时钟信号的上升沿和下降沿的时间,使单位时间内的电压变化率降低,从而达到降低谐振回路的辐射与传导干扰。但这样做会使产品的速度和静态功耗增加,尤其对于产品要求多点时钟同步时,造成信号的抖动和偏差,以至于产品失效。所以,通过此方法来降低电磁干扰是牺牲了一定的产品性能的。
由此,希望能够提供一种能够在不牺牲产品性能的情况下降低晶振电路电磁干扰的晶振谐振回路电路设计方案。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷,提供一种能够在不牺牲产品性能的情况下降低晶振电路电磁干扰的晶振谐振回路电路设计方案。
为了实现上述技术目的,根据本发明,提供了一种抗电磁干扰的晶振谐振回路电路,包括:并联的反馈电阻与放大器,其中反馈电阻与放大器的第一并联节点经由第一同轴屏蔽金属圈连接至输入信号端子,反馈电阻与放大器的第二并联节点经由第二同轴屏蔽金属圈连接至输出信号端子。
优选地,所述放大器在线性放大区工作状态下的跨导在几十微安/伏特~10毫安/伏特。
优选地,晶振谐振回路电路的晶振频率为32.768KHZ,反馈电阻被选择为介于10~25M欧姆之间。
优选地,晶振谐振回路电路的晶振频率为20MHz,反馈电阻被选择为不小于470K欧姆。
优选地,在晶振谐振回路电路的版图中,所述同轴屏蔽金属圈由输入输出金属线的底层金属、顶层金属、同层金属和相应连接这些金属层的通孔构成。
优选地,在晶振谐振回路电路的版图中,所述同轴屏蔽金属圈由整块金属层结合通孔构成。
优选地,在晶振谐振回路电路的版图中,所述同轴屏蔽金属圈由窄宽度金属结合通孔以绕线形式包围放大器输入和输出端。
优选地,在晶振谐振回路电路的版图中,放大器输入输出信号线由预定金属布线构成,所述信号线两侧有同层金属构成侧壁屏蔽层,所述侧壁屏蔽层和信号线间距采用相应工艺节点的最小设计规则或大于最小设计规则,所述信号线金属布线底部有平板金属层,通过通孔分别与所述侧壁屏蔽层两侧连接;所述信号线金属布线顶部有平板金属层,通过通孔分别与所述侧壁屏蔽层两侧连接。
优选地,在晶振谐振回路电路的版图中,放大器输入输出信号线由预定金属布线构成;所述信号线两侧有同层金属构成侧壁屏蔽层;所述侧壁屏蔽层和信号线间距采用相应工艺节点的最小设计规则或大于最小设计规则,所述侧壁屏蔽层金属布线底部有平板金属层,通过通孔与所述侧壁屏蔽层连接,所述平板金属层宽度满足相应工艺节点的最小设计规则或大于最小设计规则,所述侧壁屏蔽层金属布线底部有平板金属层,通过通孔与所述侧壁屏蔽层连接,述平板金属层宽度满足相应工艺节点的最小设计规则或大于最小设计规则,所述平板金属层和交替、螺旋环绕输出信号线。
本发明在晶振驱动电路反馈信号端子上,通过版图设计实现同轴屏蔽金属层环绕信号线,达到降低晶振电磁干扰EMI的技术效果。
附图说明
结合附图,并通过参考下面的详细描述,将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征,其中:
图1示意性地示出了常用的晶振皮尔斯振荡器电路示意图。
图2示意性地示出了根据本发明优选实施例的抗电磁干扰的晶振谐振回路电路。
图3和图4示意性地示出了根据本发明优选实施例的根据本发明优选实施例的抗电磁干扰的晶振谐振回路电路的具体示例。
需要说明的是,附图用于说明本发明,而非限制本发明。注意,表示结构的附图可能并非按比例绘制。并且,附图中,相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
图1示意性地示出了常用的晶振皮尔斯振荡器电路示意图。其中粗线方框100即内嵌在芯片内部谐振回路。其中,输入信号端子OCS_IN和输出信号端子OSC_OUT为谐振回路与晶振形成反馈回路的2个信号端子。熟悉半导体器件原理的本领域技术人员,很容易理解电感晶振起振后,输入信号端子OSC_IN和输出信号端子OSC_OUT上会上产生相位相反的正弦波,交流变化的电流会向外辐射电场。
图2示意性地示出了根据本发明优选实施例的抗电磁干扰的晶振谐振回路电路。
如图2所示,根据本发明优选实施例的抗电磁干扰的晶振谐振回路电路包括:并联的反馈电阻RF与放大器Inv,其中反馈电阻RF与放大器Inv的第一并联节点经由第一同轴屏蔽金属圈L1连接至输入信号端子OSC_IN,反馈电阻RF与放大器Inv的第二并联节点经由第二同轴屏蔽金属圈L2连接至输出信号端子OSC_OUT。
优选地,所述放大器Inv在线性放大区工作状态下的跨导在几十微安/伏特~10毫安/伏特。
优选地,当晶振频率为32.768KHZ时,反馈电阻被选择为介于10~25M欧姆之间;当晶振频率为20MHz时,反馈电阻被选择为不小于470K欧姆。
图3和图4示意性地示出了根据本发明优选实施例的根据本发明优选实施例的抗电磁干扰的晶振谐振回路电路的具体示例。
优选地,所述同轴屏蔽金属圈由输入输出金属线的底层金属、顶层金属、同层金属和相应连接这些金属层的通孔构成。
优选地,所述同轴屏蔽金属圈由整块金属层结合通孔VIA构成,或者所述同轴屏蔽金属圈由窄宽度金属结合通孔VIA以绕线形式包围放大器输入和输出端。
在一个具体实施例中,例如,在晶振谐振回路电路的版图中,放大器输入输出信号线由预定金属布线Mx构成,所述信号线两侧有同层金属构成侧壁屏蔽层,所述侧壁屏蔽层和信号线间距采用相应工艺节点的最小设计规则或大于最小设计规则,所述信号线金属布线底部有平板金属层MX-1,通过通孔VIA分别与所述侧壁屏蔽层两侧连接;所述信号线金属布线顶部有平板金属层MX+1,通过通孔VIA+1分别与所述侧壁屏蔽层两侧连接。
在另一个具体实施例中,例如,在晶振谐振回路电路的版图中,放大器输入输出信号线由预定金属布线Mx构成;所述信号线两侧有同层金属构成侧壁屏蔽层;所述侧壁屏蔽层和信号线间距采用相应工艺节点的最小设计规则或大于最小设计规则,所述侧壁屏蔽层金属布线底部有平板金属层MX-1,通过通孔VIA与所述侧壁屏蔽层连接,所述平板金属层宽度满足相应工艺节点的最小设计规则或大于最小设计规则,所述侧壁屏蔽层金属布线底部有平板金属层MX+1,通过通孔VIA+1与所述侧壁屏蔽层连接,述平板金属层宽度满足相应工艺节点的最小设计规则或大于最小设计规则,所述平板金属层MX-1和MX+1交替、螺旋环绕输出信号线。
相比于常规的谐振回路,在反馈回路的信号端子连线外圈设计了同轴屏蔽金属层。不难理解,线圈抑制了交流变化的电流会向外辐射电场。同时对于皮尔斯震荡器电路开启、关闭时产生的尖峰电流,也起到一定的抑制作用。
本发明在晶振驱动电路反馈信号端子上,通过版图设计实现同轴屏蔽金属层环绕信号金属引线,达到降低晶振电磁干扰EMI的技术效果。
晶振的电磁干扰需要满足电子产品规范如EN55022的要求,一般要求小于50dBuV/m。普通的晶振在特定的频率点存在超规格的现象。一般产品在应用时,需要在产品外部的管脚上串联磁珠等方法来解决,这就限制了产品的通用性。经过测试发现,使用本发明的电路、版图设计后,晶振的电磁干扰明显下降,不同的频率点下,EMI下降10dB,均满足规格。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
而且还应该理解的是,本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用,它们可以变化。还应该理解的是,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准,除非上下文明确表示相反意思。因此,例如,对“一个元素”的引述意味着对一个或多个元素的引述,并且包括本领域技术人员已知的它的等价物。类似地,作为另一示例,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解,除非上下文明确表示相反意思。
而且,本发明实施例的方法和/或***的实现可包括手动、自动或组合地执行所选任务。而且,根据本发明的方法和/或***的实施例的实际器械和设备,可利用操作***通过硬件、软件或其组合实现几个所选任务。

Claims (9)

1.一种抗电磁干扰的晶振谐振回路电路,其特征在于包括:并联的反馈电阻与放大器,其中反馈电阻与放大器的第一并联节点经由第一同轴屏蔽金属圈连接至输入信号端子,反馈电阻与放大器的第二并联节点经由第二同轴屏蔽金属圈连接至输出信号端子。
2.根据权利要求1所述的抗电磁干扰的晶振谐振回路电路,其特征在于,所述放大器在线性放大区工作状态下的跨导在几十微安/伏特~10毫安/伏特。
3.根据权利要求1或2所述的抗电磁干扰的晶振谐振回路电路,其特征在于,晶振谐振回路电路的晶振频率为32.768KHZ,反馈电阻被选择为介于10~25M欧姆之间。
4.根据权利要求1或2所述的抗电磁干扰的晶振谐振回路电路,其特征在于,晶振谐振回路电路的晶振频率为20MHz,反馈电阻被选择为不小于470K欧姆。
5.根据权利要求1或2所述的抗电磁干扰的晶振谐振回路电路,其特征在于,在晶振谐振回路电路的版图中,所述同轴屏蔽金属圈由输入输出金属线的底层金属、顶层金属、同层金属和相应连接这些金属层的通孔构成。
6.根据权利要求1或2所述的抗电磁干扰的晶振谐振回路电路,其特征在于,在晶振谐振回路电路的版图中,所述同轴屏蔽金属圈由整块金属层结合通孔构成。
7.根据权利要求1或2所述的抗电磁干扰的晶振谐振回路电路,其特征在于,在晶振谐振回路电路的版图中,所述同轴屏蔽金属圈由窄宽度金属结合通孔以绕线形式包围放大器输入和输出端。
8.根据权利要求1或2所述的抗电磁干扰的晶振谐振回路电路,其特征在于,在晶振谐振回路电路的版图中,放大器输入输出信号线由预定金属布线构成,所述信号线两侧有同层金属构成侧壁屏蔽层,所述侧壁屏蔽层和信号线间距采用相应工艺节点的最小设计规则或大于最小设计规则,所述信号线金属布线底部有平板金属层,通过通孔分别与所述侧壁屏蔽层两侧连接;所述信号线金属布线顶部有平板金属层,通过通孔分别与所述侧壁屏蔽层两侧连接。
9.根据权利要求1或2所述的抗电磁干扰的晶振谐振回路电路,其特征在于,在晶振谐振回路电路的版图中,放大器输入输出信号线由预定金属布线构成;所述信号线两侧有同层金属构成侧壁屏蔽层;所述侧壁屏蔽层和信号线间距采用相应工艺节点的最小设计规则或大于最小设计规则,所述侧壁屏蔽层金属布线底部有平板金属层,通过通孔与所述侧壁屏蔽层连接,所述平板金属层宽度满足相应工艺节点的最小设计规则或大于最小设计规则,所述侧壁屏蔽层金属布线底部有平板金属层,通过通孔与所述侧壁屏蔽层连接,述平板金属层宽度满足相应工艺节点的最小设计规则或大于最小设计规则,所述平板金属层和交替、螺旋环绕输出信号线。
CN201610924231.0A 2016-10-24 2016-10-24 抗电磁干扰的晶振谐振回路电路 Active CN106503338B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610924231.0A CN106503338B (zh) 2016-10-24 2016-10-24 抗电磁干扰的晶振谐振回路电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610924231.0A CN106503338B (zh) 2016-10-24 2016-10-24 抗电磁干扰的晶振谐振回路电路

Publications (2)

Publication Number Publication Date
CN106503338A true CN106503338A (zh) 2017-03-15
CN106503338B CN106503338B (zh) 2020-06-16

Family

ID=58318554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610924231.0A Active CN106503338B (zh) 2016-10-24 2016-10-24 抗电磁干扰的晶振谐振回路电路

Country Status (1)

Country Link
CN (1) CN106503338B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112115671A (zh) * 2020-09-14 2020-12-22 纳瓦电子(上海)有限公司 用于改善处理器时钟信号端电磁辐射的电路结构及其形成方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083574A (ko) * 2000-02-16 2001-09-01 구자홍 마이크로웨이브 공진기 및 그 제조방법
JP2009200747A (ja) * 2008-02-20 2009-09-03 Nippon Dempa Kogyo Co Ltd 水晶振動子の恒温構造及びこれを用いた恒温型の水晶発振器
WO2010104682A2 (en) * 2009-03-10 2010-09-16 Osram Sylvania Inc. Dielectric-loaded field applicator for ehid lamps and ehid lamp assembly containing same
CN101907653A (zh) * 2010-06-25 2010-12-08 中国电力科学研究院 一种用于高压直流输电换流阀的信号采集发送装置
CN102298108A (zh) * 2011-05-25 2011-12-28 重庆大学 接地装置的冲击特性模拟试验装置及方法
CN103151327A (zh) * 2013-03-29 2013-06-12 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN103281048A (zh) * 2013-06-14 2013-09-04 中国科学院半导体研究所 一种微机械谐振器及其制作方法
CN103310037A (zh) * 2013-04-28 2013-09-18 上海华力微电子有限公司 版图设计规则检测文件验证图形库及其建立方法
CN204013481U (zh) * 2014-08-22 2014-12-10 无锡华润矽科微电子有限公司 实现低电压晶振驱动的电路结构
CN105552075A (zh) * 2016-01-22 2016-05-04 成都芯源***有限公司 一种减少***环路寄生电感的半导体器件
CN105634409A (zh) * 2014-11-16 2016-06-01 陕西亚泰电器科技有限公司 电子表误差检测仪

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083574A (ko) * 2000-02-16 2001-09-01 구자홍 마이크로웨이브 공진기 및 그 제조방법
JP2009200747A (ja) * 2008-02-20 2009-09-03 Nippon Dempa Kogyo Co Ltd 水晶振動子の恒温構造及びこれを用いた恒温型の水晶発振器
WO2010104682A2 (en) * 2009-03-10 2010-09-16 Osram Sylvania Inc. Dielectric-loaded field applicator for ehid lamps and ehid lamp assembly containing same
CN101907653A (zh) * 2010-06-25 2010-12-08 中国电力科学研究院 一种用于高压直流输电换流阀的信号采集发送装置
CN102298108A (zh) * 2011-05-25 2011-12-28 重庆大学 接地装置的冲击特性模拟试验装置及方法
CN103151327A (zh) * 2013-03-29 2013-06-12 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN103310037A (zh) * 2013-04-28 2013-09-18 上海华力微电子有限公司 版图设计规则检测文件验证图形库及其建立方法
CN103281048A (zh) * 2013-06-14 2013-09-04 中国科学院半导体研究所 一种微机械谐振器及其制作方法
CN204013481U (zh) * 2014-08-22 2014-12-10 无锡华润矽科微电子有限公司 实现低电压晶振驱动的电路结构
CN105634409A (zh) * 2014-11-16 2016-06-01 陕西亚泰电器科技有限公司 电子表误差检测仪
CN105552075A (zh) * 2016-01-22 2016-05-04 成都芯源***有限公司 一种减少***环路寄生电感的半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112115671A (zh) * 2020-09-14 2020-12-22 纳瓦电子(上海)有限公司 用于改善处理器时钟信号端电磁辐射的电路结构及其形成方法

Also Published As

Publication number Publication date
CN106503338B (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
Wu et al. Overview of signal integrity and EMC design technologies on PCB: Fundamentals and latest progress
KR101176800B1 (ko) 노이즈 억제 및 신호 특성 개선을 위한 전자파 억제 구조물의 배치 구조
JPWO2006112010A1 (ja) 電子装置
US9536033B2 (en) Board design method and board design device
CN106503338A (zh) 抗电磁干扰的晶振谐振回路电路
WO2013018725A1 (ja) プリント基板設計システム、及びプリント基板設計方法
US20100283124A1 (en) Semiconductor device
CN106972011A (zh) 用以改善线圈和电感器的噪声隔离的旁路环
JP2005031850A (ja) 電源ノイズ解析方法
US7882468B2 (en) Integrated circuit device evaluation device, evaluation method, and evaluation program
JPWO2013168377A1 (ja) Ebg特性を有する導波路構造
Mehri A circuit level analysis of power distribution network on a PCB layout exposed to intentional/unintentional electromagnetic threats
CN105897169A (zh) 倍频器
JPH10200055A (ja) 集積回路のスプリアス放射減少端末構造
JP4760610B2 (ja) ノイズ解析方法、ノイズ解析装置及びノイズ解析制御プログラム
JP4966697B2 (ja) 電磁障害ノイズ解析方法及び半導体集積回路
Barclianski et al. EMC Simulation in the Design Flow of Modern Electronics.
Telikepalli et al. An alternate power distribution scheme with superior noise suppression characteristics than EBG
Ashenafi et al. Noise voltage analysis of spiral inductor for on-chip buck converter design
US10418940B2 (en) Radio frequency interference mitigation in crystal oscillator circuitry
US20070109065A1 (en) Methods and apparatus for the reduction of local oscillator pulling in zero intermediate frequency transmitters
Dąbek et al. High immunity wafer-level measurement of MHz current
Üstüner et al. An EMC experimental kit for demonstrating the effect of printed circuit board layout on the radiated emissions
Righi et al. Overview about E-Mobility Conducted Immunity Tests on ESA Communication Lines
CN105706223A (zh) 键合线布置的可调损耗

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant