CN203573316U - 一种单线全双工的总线 - Google Patents
一种单线全双工的总线 Download PDFInfo
- Publication number
- CN203573316U CN203573316U CN201320785746.9U CN201320785746U CN203573316U CN 203573316 U CN203573316 U CN 203573316U CN 201320785746 U CN201320785746 U CN 201320785746U CN 203573316 U CN203573316 U CN 203573316U
- Authority
- CN
- China
- Prior art keywords
- circuit
- output
- impact damper
- bus
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型涉及一种全双工总线，特别是涉及一种单线全双工的总线。该单线全双工的总线，由接口电路A和接口电路B组成，其中接口电路A的端口P1和接口电路B的端口P2互相连接。接口电路A由如下部分组成：输出电路缓冲器A、输出驱动电路A、输入电路A、输入电路缓冲器A以及时钟发生电路A。接口电路B由如下部分组成：输出电路缓冲器B，输出驱动电路B，输入电路B，输入电路缓冲器B以及时钟发生电路B。本实用新型的积极进步效果在于：本实用新型提供一种单线的全双工总线，是半导体芯片间全双工总线连接最少的解决方案，对节省芯片的引脚有积极的意义。
Description
技术领域
本实用新型涉及一种全双工总线，特别是涉及一种单线全双工的总线。
背景技术
目前半导体芯片间常用的总线包括I2C总线，SPI总线，UART总线等等。这些总线均有各自的应用场合，在某方面有显著的优势。I2C总线由SDA和SCL两条线组成，其优点是电路简单，一个主控端可以连接最多127个设备，非常适合多个设备共用一组总线的情况。SPI由CS/CLK/DIN/DOUT四线组成，优点是速率高，能够实现双向的数据传输。UART总线由TX/RX两线组成，可以实现全双工通信。
无论是双工或半双工传输，目前所有总线的一个共同特征是至少由2条线组成。
本实用新型提出一种总线，由一条线实现全双工的通信。其优势在于只用单线连接就可以实现全双工通信。
发明内容
本实用新型的目的是提供一种单线全双工的总线，为半导体芯片间的全双工通信提供一种连线更少的解决方案。
本实用新型采用以下方案实现：
一种单线全双工的总线，其由接口电路A和接口电路B组成，其中接口电路A的端口P1和接口电路B的端口P2互相连接。
所述的接口电路A由如下部分组成：输出电路缓冲器A、输出驱动电路A、输入电路A、输入电路缓冲器A以及时钟发生电路A，其中，输出电路缓冲器A和输出驱动电路A相连接，输入电路A与输入电路缓冲器A连接，时钟发生电路A同时与输出电路缓冲器A、输出驱动电路A、输入电路A相连接，输出驱动电路A和输入电路A均连接至端口P1。
所述的输出电路缓冲器A，将要输出的数据逐位发送到输出驱动电路A输入端。
所述的输出驱动电路A，是由电源VCC、两个电阻R1、R2和一组由P型MOS管和N型MOS管组成的推挽电路构成,其中，P型MOS管通过电阻R1与电源VCC连接，N型MOS管通过电阻R2与GND连接，该推挽电路的输出端与接口A的端口P1连接，且R2的电阻值等于R1电阻值的2倍。
所述的输入电路A，是由分辨率为2-bit的ADC（模拟数字转换器）组成，该ADC由电源VCC供电。
所述的时钟发生电路A，产生时钟并输出至输入电路缓冲器A、输出电路缓冲器A以及输入电路A。
所述的接口电路B由如下部分组成：输出电路缓冲器B，输出驱动电路B，输入电路B，输入电路缓冲器B以及时钟发生电路B，其中,输出电路缓冲器B和输出驱动电路B相连接，输入电路B与输入电路缓冲器B相连接，时钟发生电路B同时与输出电路缓冲器B、输出驱动电路B、输入电路B相连接，输出驱动电路B和输入电路B均连接至端口P2。
所述的输出电路缓冲器B，将要输出的数据逐位发送到输出驱动电路B输入端。
所述的输出驱动电路B，是由电源VCC，两个电阻R3、R4和一组由P型MOS管和N型MOS管组成的推挽电路构成，其中，P型MOS管通过电阻R3与电源VCC连接，N型MOS管通过电阻R4与GND连接，该推挽电路的输出端与接口B的端口P2连接，且R3的电阻值等于R4电阻值的2倍。
所述的输入电路B，是由分辨率为2-bit的ADC组成，该ADC由电源VCC供电。
所述的时钟发生电路B，产生时钟并输出至输入电路缓冲器B、输出电路缓冲器B以及输入电路B。
所述的接口电路B与接口电路A中， R3的电阻值等于R1的电阻值等于R4电阻值的2倍。
本实用新型的积极进步效果在于：本实用新型提供一种单线的全双工总线，是半导体芯片间全双工总线连接最少的解决方案，对节省芯片的引脚有积极的意义。
附图说明
图1是本实用新型电路结构原理图。
具体实施方式
下面结合附图进一步对本实用新型的技术方案进行阐明。
图1中，接口电路A由输出电路缓冲器A (100),输出驱动电路A (102),输入电路A (103),输入电路缓冲器A (101)、时钟发生电路A (104)构成。
其中，输出驱动电路A由电源VCC、电阻R1、R2、P-MOS管S1、N-MOS管S2组成。这里，R1的阻值为100ohm，R2的阻值为200ohm。
接口电路B由输出电路缓冲器B (200)、输出驱动电路B (202)、输入电路B (203)、输入电路缓冲器B (201)、时钟发生电路B (204)构成。
其中，输出驱动电路B由电源VCC、电阻R3、R4、P-MOS管S3、N-MOS管S4组成。这里，R3的阻值为100ohm，R4的阻值为50ohm。
接口电路A和接口电路B的时钟发生电路产生同样频率的时钟。接口电路A和接口电路B的传输速率设定为一致。
本实用新型工作原理如下：
当接口电路A输出逻辑电平“1”，接口电路B输出逻辑电平“1”时，此时接口电路A使能S1，接口电路B使能S3，此时总线上的电平为VCC。两端的输入电路的ADC输出均为逻辑“11”.
当接口电路A输出逻辑电平“0”，接口电路B输出逻辑电平“1”时，此时接口电路A使能S2，接口电路B使能S3，此时总线上的电平为：VCC*R2/(R2+R3)=2/3 VCC.此时接口的输入电路ADC的输出值为逻辑“10”。
当接口电路A输出逻辑电平“1”，接口电路B输出逻辑电平“0”时，此时接口电路A使能S1，接口电路B使能S4，此时总线上的电平为：VCC*R4/(R1+R4)=1/3 VCC.此时接口的输入电路ADC的输出值为逻辑“01”。
当接口电路A输出逻辑电平“0”，接口电路B输出逻辑电平“0”时，此时接口电路A使能S2，接口电路B使能S4，此时总线上的电平为0V.此时接口的输入电路ADC的输出值为逻辑“00”。
由上述描述可以知道，接口电路A和接口电路B的输出驱动模块可以同时驱动总线。接口电路A和接口电路B的输入电路通过ADC对总线电平进行量化后，可以获取对方驱动电路的输出值。对应关系如下：（此处“0”和“1”均为数字电路逻辑输出）
虽然以上描述了本实用新型的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，在不背离本实用新型本质和原理的前提下，对实施方式作出多种变更或修改，应认为属于本实用新型的保护范围。
Claims (10)
1.一种单线全双工的总线，其特征在于其由接口电路A和接口电路B组成，接口电路A的端口P1和接口电路B的端口P2互相连接；所述的接口电路A由如下部分组成：输出电路缓冲器A、输出驱动电路A、输入电路A、输入电路缓冲器A以及时钟发生电路A，其中，输出电路缓冲器A和输出驱动电路A相连接，输入电路A与输入电路缓冲器A连接，时钟发生电路A同时与输出电路缓冲器A、输出驱动电路A、输入电路A相连接，输出驱动电路A和输入电路A均连接至端口P1；所述的接口电路B由如下部分组成：输出电路缓冲器B，输出驱动电路B，输入电路B，输入电路缓冲器B以及时钟发生电路B，其中输出电路缓冲器B和输出驱动电路B相连接，输入电路B与输入电路缓冲器B相连接，时钟发生电路B同时与输出电路缓冲器B、输出驱动电路B、输入电路B相连接，输出驱动电路B和输入电路B均连接至端口P2。
2.根据权利要求1所述的一种单线全双工的总线，其特征在于所述的输出电路缓冲器A，将要输出的数据逐位发送到输出驱动电路A输入端。
3.根据权利要求1所述的一种单线全双工的总线，其特征在于所述的输出驱动电路A，是由电源VCC、两个电阻R1、R2和一组由P型MOS管和N型MOS管组成的推挽电路构成，其中P型MOS管通过电阻R1与电源VCC连接，N型MOS管通过电阻R2与GND连接，该推挽电路的输出端与接口A的端口P1连接，且R2的电阻值等于R1电阻值的2倍。
4.根据权利要求1所述的一种单线全双工的总线，其特征在于所述的输入电路A，是由分辨率为2-bit的ADC组成，该ADC由电源VCC供电。
5.根据权利要求1所述的一种单线全双工的总线，其特征在于所述的时钟发生电路A，产生时钟并输出至输入电路缓冲器A、输出电路缓冲器A以及输入电路A。
6.根据权利要求1所述的一种单线全双工的总线，其特征在于所述的输出电路缓冲器B，将要输出的数据逐位发送到输出驱动电路B输入端。
7.根据权利要求1所述的一种单线全双工的总线，其特征在于所述的输出驱动电路B，是由电源VCC，两个电阻R3、R4和一组由P型MOS管和N型MOS管组成的推挽电路构成，其中P型MOS管通过电阻R3与电源VCC连接，N型MOS管通过电阻R4与GND连接，该推挽电路的输出端与接口电路B的端口P2连接，且R3的电阻值等于R4电阻值的2倍。
8.根据权利要求1所述的一种单线全双工的总线，其特征在于所述的输入电路B，是由分辨率为2-bit的ADC组成，该ADC由电源VCC供电。
9.根据权利要求1所述的一种单线全双工的总线，其特征在于所述的时钟发生电路B，产生时钟并输出至输入电路缓冲器B、输出电路缓冲器B以及输入电路B。
10.根据权利要求1所述的一种单线全双工的总线，其特征在于所述的接口电路B与接口电路A中， R3的电阻值等于R1的电阻值等于R4电阻值的2倍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320785746.9U CN203573316U (zh) | 2013-12-04 | 2013-12-04 | 一种单线全双工的总线 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320785746.9U CN203573316U (zh) | 2013-12-04 | 2013-12-04 | 一种单线全双工的总线 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203573316U true CN203573316U (zh) | 2014-04-30 |
Family
ID=50541037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320785746.9U Expired - Fee Related CN203573316U (zh) | 2013-12-04 | 2013-12-04 | 一种单线全双工的总线 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203573316U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103605627A (zh) * | 2013-12-04 | 2014-02-26 | 福建师范大学 | 一种单线全双工的总线 |
-
2013
- 2013-12-04 CN CN201320785746.9U patent/CN203573316U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103605627A (zh) * | 2013-12-04 | 2014-02-26 | 福建师范大学 | 一种单线全双工的总线 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101572642B (zh) | 一种rs485通讯电路 | |
| CN204965418U (zh) | 一种新型rs-485接口驱动电路 | |
| CN103605627A (zh) | 一种单线全双工的总线 | |
| CN102931971B (zh) | 一种3状态控制信号输入io电路 | |
| CN102324922A (zh) | 低压差分信号驱动电路与数字信号传输器 | |
| US20230412211A1 (en) | Data transmission via power line | |
| CN105471420A (zh) | 一种差分i2c总线通信接口电路 | |
| CN103294629B (zh) | 一种接口转换电路及装置 | |
| CN203573316U (zh) | 一种单线全双工的总线 | |
| CN101174152A (zh) | 总线数据收发器 | |
| CN102957415B (zh) | 一种电平转换的方法及*** | |
| CN101576868B (zh) | 一种i2c总线通信驱动电路 | |
| CN204206152U (zh) | 一种差分i2c总线通信接口电路 | |
| CN204314873U (zh) | 一种i2c隔离电路及i2c总线*** | |
| CN107659476B (zh) | 一种通信装置 | |
| CN105846809B (zh) | 一种缓冲电路及缓冲芯片 | |
| CN202550527U (zh) | 智能型电机专用驱动器485通信电路 | |
| CN204440388U (zh) | 一种简易的数据传输电路 | |
| CN204304165U (zh) | Usb转接器 | |
| CN106301450A (zh) | 用于半双工通讯的中继电路及半双工通讯线路 | |
| CN205563542U (zh) | 一种利用单片机普通io口产生强差分数字信号的电路 | |
| CN206370825U (zh) | 一种低成本简易smbus总线电平转换电路 | |
| CN201397505Y (zh) | 一种串口隔离电路 | |
| CN204119204U (zh) | 一种总线逻辑电平双向转换电路 | |
| CN110109390B (zh) | 一种可以代替can芯片的模组 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140430 Termination date: 20161204 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |