CN105846809B - 一种缓冲电路及缓冲芯片 - Google Patents

Abstract

本发明适用于缓冲器领域，提供一种缓冲电路及缓冲芯片，包括连接外部电路的第一端口、第二端口、第三端口和第四端口、使能端口、差分放大器、非门、第一单双端转换模块及第二单双端转换模块；第一单双端转换模块的使能端和第二单双端转换模块的使能端共接构成使能端口；非门连接在使能端口与第一单双端转换模块的使能端之间，或者，连接在使能端口与第二单双端转换模块的使能端之间；使能端口通过输入使能信号控制第一端口、第二端口、第四端口的信号输入和信号输出以及第三端口的信号输出。本发明能够通过使能端口输入使能信号使缓冲电路同时具备单端输入‑差分输出、单端输入‑单端输出、差分输入‑差分输出及差分输入‑单端输出功能。

Description

一种缓冲电路及缓冲芯片

技术领域

本发明属于缓冲器领域，尤其涉及一种缓冲电路及缓冲芯片。

背景技术

RS-485标准作为一种多点差分数据传输的电气规范，被广泛应用于各个领域，因其具有传输距离长、抗干扰能力强、布线简单等优点，因此尤其适用于现代LED照明***。随着现代LED照明***的应用场所的规模越来越大，标准的RS-485***的抗干扰、带负载能力已不能满足需求。目前常用方法是在RS-485***的总线上加入若干级缓冲器，来避免长距离传输中，信号的衰减及干扰。

然而，现有的缓冲器采用两颗单端输出的缓冲芯片来产生一对反向信号，用于输出差分信号，成本较高且布线复杂，不利于大规模扩展使用。

发明内容

本发明的目的在于提供一种缓冲电路及缓冲芯片，旨在解决现有的缓冲器采用两颗单端输出的缓冲芯片来产生一对反向信号，用于输出差分信号，成本较高且布线复杂，不利于大规模扩展使用的问题。

本发明是这样实现的，一种缓冲电路，包括用于连接外部电路的第一端口、第二端口、第三端口和第四端口，所述电路还包括使能端口、差分放大器、非门、第一单双端转换模块及第二单双端转换模块；

所述差分放大器的同相输入端与所述第二单双端转换模块的第一信号输出端共接构成所述第一端口，所述差分放大器的反相输入端与所述第二单双端转换模块的第二信号输出端共接构成所述第二端口，所述差分放大器的输出端接所述第一单双端转换模块的信号输入端；

所述第一单双端转换模块的第一信号输出端构成所述第三端口，所述第一单双端转换模块的第二信号输出端与所述第二单双端转换模块的信号输入端共接构成所述第四端口，所述第一单双端转换模块的使能端和所述第二单双端转换模块的使能端共接构成所述使能端口；所述非门连接在所述使能端口与所述第一单双端转换模块的使能端之间，或者，连接在所述使能端口与所述第二单双端转换模块的使能端之间；

所述使能端口外接控制芯片，通过输入使能信号来控制所述第一端口、所述第二端口、所述第四端口的信号输入和信号输出以及所述第三端口的信号输出。

优选的，所述电路还包括外接宽电压电源并输出恒定电压的稳压模块，所述稳压模块的输出端与所述差分放大器的正电源端、所述第一单双端转换模块的电源端和所述第二单双端转换模块的电源端共接。

优选的，所述宽电压电源的电压范围为5～24V，所述稳压模块输出的恒定电压为3.5V。

优选的，所述第一单双端转换模块和所述第二单双端转换模块结构相同，均包括第一逻辑单元、第二逻辑单元、第一电子开关单元和第二电子开关单元；

所述第一逻辑单元的第一输入端、第三输入端和所述第二逻辑单元的第三输入端共接构成所述第一单双端转换模块或所述第二单双端转换模块的使能端；

所述第一逻辑单元的第二输入端和所述第二逻辑单元的第一输入端共接构成所述第一单双端转换模块或所述第二单双端转换模块的信号输入端；

所述第一逻辑单元的第一输出端接所述第一电子开关单元的第一控制端，所述第一逻辑单元的第二输出端接所述第一电子开关单元的第二控制端；

所述第一电子开关单元的输出端构成所述第一单双端转换模块或所述第二单双端转换模块的第一信号输出端；

所述第二逻辑单元的第二输入端接所述第一逻辑单元；

所述第二逻辑单元的第一输出端接所述第二电子开关单元的第一控制端，所述第二逻辑单元的第二输出端接所述第二电子开关单元的第二控制端；

所述第二电子开关单元的输出端构成所述第一单双端转换模块或所述第二单双端转换模块的第二信号输出端。

优选的，所述第一逻辑单元包括第一非门、第一或门和第一与门；

所述第一非门的输入端构成所述第一逻辑单元的第一输入端；

所述第一或门的第一输入端与所述第一非门的输出端和所述第二逻辑单元的第二输入端共接，所述第一或门的第二输入端与所述第一与门的第一输入端共接构成所述第一逻辑单元的第二输入端，所述第一或门的输出端构成所述第一逻辑单元的第一输出端；

所述第一与门的第二输入端构成所述第一逻辑单元的第三输入端，所述第一与门的输出端构成所述第一逻辑单元的第二输出端。

优选的，所述第一电子开关单元包括第一P型MOS开关管和第一N型MOS开关管；

所述第一P型MOS开关管的栅极构成所述第一电子开关单元的第一输入端，所述第一P型MOS开关管的源极外接电源；

所述第一N型MOS开关管的栅极构成所述第一电子开关单元的第二输入端，所述第一N型MOS开关管的源极接地，所述第一N型MOS开关管的漏极与所述第一P型MOS开关管的漏极共接构成所述第一电子开关单元的输出端。

优选的，所述第二逻辑单元包括第二非门、第二或门和第二与门；

所述第二非门的输入端构成所述第二逻辑单元的第一输入端；

所述第二或门的第一输入端构成所述第二逻辑单元的第二输入端，所述第二或门的第二输入端、所述第二与门的第一输入端和所述第二非门的输出端共接，所述第二或门的输出端构成所述第二逻辑单元的第一输出端；

所述第二与门的第二输入端构成所述第二逻辑单元的第三输入端，所述第二与门的输出端构成所述第二逻辑单元的第二输出端。

优选的，所述第二电子开关单元包括第二P型MOS开关管和第二N型MOS开关管；

所述第二P型MOS开关管的栅极构成所述第二电子开关单元的第一输入端，所述第二P型MOS开关管源极外接电源；

所述第二N型MOS开关管的栅极构成所述第二电子开关单元的第二输入端，所述第二N型MOS开关管源极接地，所述第二N型MOS开关管漏极与所述第二P型MOS开关管的漏极共接构成所述第二电子开关单元的输出端。

优选的，所述缓冲电路应用在基于RS-485标准或RS422标准的总线控制***中，所述第一端口和所述第二端口与所述总线控制***的发送端连接，对应的，所述第三端口和所述第四端口与所述总线控制***的接收端连接。

本发明还提供一种缓冲芯片，所述缓冲芯片包括高度集成的如前任一项所述的缓冲电路。

本发明与现有技术相比，其有益效果在于：

通过设置差分放大器、第一单双端转换模块和第二单双端转换模块，使所述使能端口能够通过外接控制芯片输入使能信号来控制所述第一信号输出端和所述第二信号输出端输出高阻态信号或输出正常信号，使第一单双端转换模块和第二单双端转换模块能够输入单端信号、输出差分信号，从而使所述缓冲电路同时具备单端输入-差分输出、单端输入-单端输出、差分输入-差分输出及差分输入-单端输出功能且结构简单、成本低廉、适于广泛推广；

通过设置稳压模块，使所述缓冲电路能外接宽电压电源输入宽电压并输出恒定电压，使得所述缓冲电路不受输入电压、负载和环境温度的影响，使电路更加稳定。

附图说明

图1是本发明实施例一提供的缓冲电路的基本结构框图；

图2是本发明实施例二提供的缓冲电路的基本结构框图；

图3是本发明实施例三提供的第一单双端转换模块的基本结构框图；

图4是本发明实施例提供的第一单双端转换模块的电路原理图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

实施例一

图1是本发明实施例一提供的缓冲电路的基本结构框图。

如图1所示，本实施例提供的缓冲电路100包括用于连接外部电路的第一端口A1、第二端口B1、第三端口A2和第四端口B2，所述电路还包括使能端口EN、差分放大器C、非门NOT、第一单双端转换模块10及第二单双端转换模块20。

所述差分放大器C的同相输入端与所述第二单双端转换模块20的第一信号输出端OUTA共接构成所述第一端口A1，所述差分放大器C的反相输入端与所述第二单双端转换模块20的第二信号输出端OUTB共接构成所述第二端口B1，所述差分放大器C的输出端接所述第一单双端转换模块10的信号输入端DATA。

所述第一单双端转换模块10的第一信号输出端OUTA构成所述第三端口A2，所述第一单双端转换模块10的第二信号输出端OUTB与所述第二单双端转换模块20的信号输入端DATA共接构成所述第四端口B2，所述第一单双端转换模块10的使能端EN_D和所述第二单双端转换模块20的使能端EN_D共接构成所述使能端口EN。

所述非门NOT连接在所述使能端口EN与所述第一单双端转换模块10的使能端EN_D之间。

在具体应用中，所述非门NOT也可以连接在所述使能端口EN与所述第二单双端转换模块20的使能端EN_D之间。所述非门选用常见的COMS逻辑器件或TTL逻辑器件。

在本实施例中，第一单双端转换模块10和第二单双端转换模块20受所述使能端口EN输入的控制信号控制，从而输入单端信号、输出差分信号，实现其单双端转换功能。

所述使能端口EN外接控制芯片，通过输入使能信号来控制所述第一单双端转换模块10的第一信号输出端OUTA、第二信号输出端OUTB和所述第二单双端转换模块20的第一信号输出端OUTA、第二信号输出端OUTB输出高阻态信号或输出正常信号。

在本实施例中，第一端口A1、第二端口B1和第四端口B2为双向端口，既可输入信号或数据也可输出信号或数据，第三端口A2为单向输出端口，只能输出数据或信号。所述使能端口EN通过输入使能控制信号来控制第一端口A1、第二端口B1和第四端口B2作为输入端还是输出端使用。具体控制原理如下：

当所述使能端口EN输入的使能信号EN＝0时，所述第一端口A1和所述第二端口B1作为输入端，所述第三端口A2和所述第四端口B2作为输出端，此时，所述第一端口A1和所述第二端口B1输入差分信号，所述第三端口A2和所述第四端口B2输出的信号为一对反相信号，其中，所述第三端口A2输出的信号与所述第一端口A1输入的信号极性相同，所述第四端口B2输出的信号与所述第二端口B1输入的信号极性相同；

当所述使能端口EN输入的使能信号EN＝1时，所述第四端口B2作为输入端，所述第一端口A1和所述第二端口B1作为输出端，所述第三端口A2输出高阻态信号，此时，所述第四端口B2作为单端输入端口输入信号，所述第一端口A1和所述第二端口B1输出的信号为一对反相信号，所述第一端口A1输出的信号与所述第四端口B2输入的信号极性相同。

通过使所述使能端口通过外接控制芯片输入使能信号来控制所述第一信号输出端和所述第二信号输出端输出高阻态信号或输出正常信号，使第一单双端转换模块和第二单双端转换模块能够输入单端信号并输出差分信号，从而使所述缓冲电路具备单端输入-差分输出、单端输入-单端输出、差分输入-差分输出及差分输入-单端输出功能。

具体的，在本实施例中，通过所述使能端口来控制所述缓冲电路实现单端输入-差分输出、单端输入-单端输出、差分输入-差分输出及差分输入-单端输出的原理如下：

1、差分输入-差分输出

所述使能端口EN输入使能信号EN＝0，差分信号由第一端口A1和第二端口B1输入，经过差分放大器C从第三端口A2和第四端口B2输出；

2、差分输入-单端输出

所述使能端口EN输入使能信号EN＝0，差分信号由第一端口A1和第二端口B1输入，经过差分放大器C从第三端口A2和第四端口B2输出，根据外部电路所需要的信号的极性，选择第三端口A2或第四端口B2输出的信号，未被选择的端口悬空即可；

3、单端输入-单端输出

所述使能端口EN输入使能信号EN＝1，单端信号由第四端口B2输入，经过第二单双端转换模块20从第一端口A1输出或第二端口B1输出，第一端口A1和第二端口B1输出的信号的极性相反，第一端口A1输出的信号和第四端口B2输入的信号的极性相同，根据外部电路所需要的信号的极性，选择第一端口A1或第二端口B2输出的信号，未被选择的端口悬空即可；

4、单端输入-差分输出

所述使能端口EN输入使能信号EN＝1，单端信号由第四端口B2输入，经过第二单双端转换模块20从第一端口A1和第二端口B1输出，第一端口A1和第二端口B1输出的信号的极性相反，第一端口A1输出的信号和第四端口B2输入的信号的极性相同，第三端口A2输出高阻态。

实施例二

图2是本发明实施例二提供的缓冲电路的基本结构框图。

如图2所示，本实施例提供的缓冲电路是在实施例一的基础之上的所作的进一步扩展。

在本实施例中，所述缓冲电路100还包括外接宽电压电源VIN并输出恒定电压的稳压模块30，所述稳压模块30的输出端VDD与所述差分放大器C的正电源端、所述第一单双端转换模块10的电源端和所述第二单双端转换模块20的电源端共接。

在具体应用中，所述差分放大器C的负电源端、所述第一单双端转换模块10的接地端和所述第二单双端转换模块20的接地端均接地。

在一优选实施例中，所述宽电压电源的电压范围为5～24V，所述稳压模块输出的恒定电压为3.5V。

通过设置所述稳压模块，使所述缓冲电路可外接宽电压电源，保证其输出电压恒定，使得所述缓冲电路不受输入电压大小、负载大小和环境温度高低的影响，是电路更加稳定。

实施例三

图3是本发明实施例三提供的第一单双端转换模块的基本结构框图。

如图3所示，本实施例是在图1或图2所示的缓冲电路的基础之上的进一步细化。

在本实施例中，所述第一单双端转换模块10和所述第二单双端转换模块20结构相同，均包括第一逻辑单元11、第二逻辑单元21、第一电子开关单元12和第二电子开关单元22，下面以第一单双端转换模块10为例来做具体说明：

所述第一逻辑单元11的第一输入端、第三输入端和所述第二逻辑单元21的第三输入端共接构成所述第一单双端转换模块10的使能端EN_D；

所述第一逻辑单元11的第二输入端和所述第二逻辑单元21的第一输入端共接构成所述第一单双端转换模块10的信号输入端DATA；

所述第一逻辑单元11的第一输出端接所述第一电子开关单元12的第一控制端，所述第一逻辑单元11的第二输出端接所述第一电子开关单元12的第二控制端；

所述第一电子开关单元11的输出端构成所述第一单双端转换模块10的第一信号输出端OUTA；

所述第二逻辑单元21的第二输入端接所述第一逻辑单元11；

所述第二逻辑单元21的第一输出端接所述第二电子开关单元22的第一控制端，所述第二逻辑单元21的第二输出端接所述第二电子开关单元22的第二控制端；

所述第二电子开关单元22的输出端构成所述第二信号输出端OUTB。

实施例四

图4是本发明实施例提供的第一单双端转换模块的电路原理图。

如图4所示，本实施例是在图3所示的缓冲电路的基础之上的进一步细化。

在本实施例中，所述第一逻辑单元11包括第一非门、第一或门和第一与门；

所述第一非门的输入端构成所述第一逻辑单元11的第一输入端；

所述第一或门的第一输入端与所述第一非门的输出端和所述第二逻辑单元21的第二输入端共接，所述第一或门的第二输入端与所述第一与门的第一输入端共接构成所述第一逻辑单元11的第二输入端，所述第一或门的输出端构成所述第一逻辑单元11的第一输出端；

所述第一与门的第二输入端构成所述第一逻辑单元11的第三输入端，所述第一与门的输出端构成所述第一逻辑单元11的第二输出端。

在本实施例中，优选所述第一电子开关单元12包括第一P型MOS开关管和第一N型MOS开关管；

所述第一P型MOS开关管的栅极构成所述第一电子开关单元12的第一输入端，所述第一P型MOS开关管的源极外接电源VDD；

所述第一N型MOS开关管的栅极构成所述第一电子开关单元12的第二输入端，所述第一N型MOS开关管的源极接地，所述第一N型MOS开关管的漏极与所述第一P型MOS开关管的漏极共接构成所述第一电子开关单元12的输出端。

在本实施例中，所述第二逻辑单元21包括第二非门、第二或门和第二与门；

所述第二非门的输入端构成所述第二逻辑单元21的第一输入端；

所述第二或门的第一输入端构成所述第二逻辑单元21的第二输入端，所述第二或门的第二输入端、所述第二与门的第一输入端和所述第二非门的输出端共接，所述第二或门的输出端构成所述第二逻辑单元21的第一输出端；

所述第二与门的第二输入端构成所述第二逻辑单元21的第三输入端，所述第二与门的输出端构成所述第二逻辑单元21的第二输出端。

在本实施例中，优选所述第二电子开关单元22包括第二P型MOS开关管和第二N型MOS开关管；

所述第二P型MOS开关管的栅极构成所述第二电子开关单元22的第一输入端，所述第二P型MOS开关管源极外接电源VDD；

所述第二N型MOS开关管的栅极构成所述第二电子开关单元22的第二输入端，所述第二N型MOS开关管源极接地，所述第二N型MOS开关管漏极与所述第二P型MOS开关管的漏极共接构成所述第二电子开关单元22的输出端。

在一优选实施例中，所述缓冲电路应用于RS-484总线控制***，所述第一端口和所述第二端口为所述RS-484总线控制***的发送端，所述第三端口和所述第四端口为所述RS-484总线控制***的接收端。

本发明实施例还提供一种缓冲芯片，所述缓冲芯片包括高度集成的如前所述的缓冲电路。

本发明中的第一、第二等描述，仅是为了对具有相同结构的部件进行区分，不具有实质性含义。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种缓冲电路，包括用于连接外部电路的第一端口、第二端口、第三端口和第四端口，其特征在于，所述缓冲电路还包括使能端口、差分放大器、非门、第一单双端转换模块及第二单双端转换模块；

所述差分放大器的同相输入端与所述第二单双端转换模块的第一信号输出端共接构成所述第一端口，所述差分放大器的反相输入端与所述第二单双端转换模块的第二信号输出端共接构成所述第二端口，所述差分放大器的输出端接所述第一单双端转换模块的信号输入端；

所述第一单双端转换模块的第一信号输出端构成所述第三端口，所述第一单双端转换模块的第二信号输出端与所述第二单双端转换模块的信号输入端共接构成所述第四端口，所述第一单双端转换模块的使能端和所述第二单双端转换模块的使能端共接构成所述使能端口；所述非门连接在所述使能端口与所述第一单双端转换模块的使能端之间，或者，连接在所述使能端口与所述第二单双端转换模块的使能端之间；

所述使能端口外接控制芯片，通过输入使能信号来控制所述第一端口、所述第二端口、所述第四端口的信号输入和信号输出以及所述第三端口的信号输出。

2.如权利要求1所述的缓冲电路，其特征在于，所述缓冲电路还包括外接宽电压电源并输出恒定电压的稳压模块，所述稳压模块的输出端与所述差分放大器的正电源端、所述第一单双端转换模块的电源端和所述第二单双端转换模块的电源端共接。

3.如权利要求2所述的缓冲电路，其特征在于，所述宽电压电源的电压范围为5～24V，所述稳压模块输出的恒定电压为3.5V。

4.如权利要求1所述的缓冲电路，其特征在于，所述第一单双端转换模块和所述第二单双端转换模块结构相同，均包括第一逻辑单元、第二逻辑单元、第一电子开关单元和第二电子开关单元；

所述第一逻辑单元的第一输入端、第三输入端和所述第二逻辑单元的第三输入端共接构成所述第一单双端转换模块或所述第二单双端转换模块的使能端；

所述第一逻辑单元的第二输入端和所述第二逻辑单元的第一输入端共接构成所述第一单双端转换模块或所述第二单双端转换模块的信号输入端；

所述第一逻辑单元的第一输出端接所述第一电子开关单元的第一控制端，所述第一逻辑单元的第二输出端接所述第一电子开关单元的第二控制端；

所述第一电子开关单元的输出端构成所述第一单双端转换模块或所述第二单双端转换模块的第一信号输出端；

所述第二逻辑单元的第二输入端接所述第一逻辑单元；

所述第二逻辑单元的第一输出端接所述第二电子开关单元的第一控制端，所述第二逻辑单元的第二输出端接所述第二电子开关单元的第二控制端；

所述第二电子开关单元的输出端构成所述第一单双端转换模块或所述第二单双端转换模块的第二信号输出端。

5.如权利要求4所述的缓冲电路，其特征在于，所述第一逻辑单元包括第一非门、第一或门和第一与门；

所述第一非门的输入端构成所述第一逻辑单元的第一输入端；

所述第一或门的第一输入端与所述第一非门的输出端和所述第二逻辑单元的第二输入端共接，所述第一或门的第二输入端与所述第一与门的第一输入端共接构成所述第一逻辑单元的第二输入端，所述第一或门的输出端构成所述第一逻辑单元的第一输出端；

所述第一与门的第二输入端构成所述第一逻辑单元的第三输入端，所述第一与门的输出端构成所述第一逻辑单元的第二输出端。

6.如权利要求5所述的缓冲电路，其特征在于，所述第一电子开关单元包括第一P型MOS开关管和第一N型MOS开关管；

所述第一P型MOS开关管的栅极构成所述第一电子开关单元的第一输入端，所述第一P型MOS开关管的源极外接电源；

所述第一N型MOS开关管的栅极构成所述第一电子开关单元的第二输入端，所述第一N型MOS开关管的源极接地，所述第一N型MOS开关管的漏极与所述第一P型MOS开关管的漏极共接构成所述第一电子开关单元的输出端。

7.如权利要求4所述的缓冲电路，其特征在于，所述第二逻辑单元包括第二非门、第二或门和第二与门；

所述第二非门的输入端构成所述第二逻辑单元的第一输入端；

所述第二或门的第一输入端构成所述第二逻辑单元的第二输入端，所述第二或门的第二输入端、所述第二与门的第一输入端和所述第二非门的输出端共接，所述第二或门的输出端构成所述第二逻辑单元的第一输出端；

所述第二与门的第二输入端构成所述第二逻辑单元的第三输入端，所述第二与门的输出端构成所述第二逻辑单元的第二输出端。

8.如权利要求7所述的缓冲电路，其特征在于，所述第二电子开关单元包括第二P型MOS开关管和第二N型MOS开关管；

所述第二P型MOS开关管的栅极构成所述第二电子开关单元的第一输入端，所述第二P型MOS开关管源极外接电源；

所述第二N型MOS开关管的栅极构成所述第二电子开关单元的第二输入端，所述第二N型MOS开关管源极接地，所述第二N型MOS开关管漏极与所述第二P型MOS开关管的漏极共接构成所述第二电子开关单元的输出端。

9.如权利要求1～8任一项所述的缓冲电路，其特征在于，所述缓冲电路应用在基于RS-485标准或RS422标准的总线控制***中，所述第一端口和所述第二端口与所述总线控制***的发送端连接，对应的，所述第三端口和所述第四端口与所述总线控制***的接收端连接。

10.一种缓冲芯片，其特征在于，所述缓冲芯片包括高度集成的如权利要求求1～9任一项所述的缓冲电路。