CN203135824U - 一种带有全局使能脉冲控制自动复位功能的上电复位电路 - Google Patents

Abstract

本实用新型公开了一种带有全局使能脉冲控制自动复位功能的上电复位电路，包括分压模块，电平检测模块，快速响应模块，延时模块，复位脉冲信号产生模块，波形整形模块。分压模块的输入端接外部使能脉冲信号；分压模块的输出端与电平检测模块的输入端、快速响应模块的输出端连接；电平检测模块的输出端与快速响应模块的输入端、延时模块的输入端连接；延时模块的输出端与复位脉冲信号产生模块的输入端连接；复位脉冲信号产生模块的输出端与波形整形模块的输入端连接；波形整形模块的输出端的电压作为上电复位电路的输出信号。本实用新型中的上电复位电路能在电源上电过程或是全局复位脉冲信号的控制下产生复位脉冲，对数字电路进行复位并自动启动。

Description

一种带有全局使能脉冲控制自动复位功能的上电复位电路

技术领域

 本实用新型涉及一种上电复位电路，尤其涉及一种带有全局使能脉冲控制自动复位功能的上电复位电路，属于模拟-数字混合信号集成电路设计领域。

背景技术

随着***集成度和应用需求的增加，越来越多的数字模块和模拟模块内嵌在同一芯片中，数字混合电路的应用也越来越广泛。在大规模数模混合信号集成电路芯片设计中，由于芯片中存在大量的寄存器、触发器等子电路单元，在电源开始加到芯片上时这些子电路单元的状态是不确定的，这会导致整个芯片误动作或者在正常工作前还要通过发送指令重新配置寄存器。因此，如果能在芯片上电时在电源电压达到某一值后自动给出一个清零信号来刷新寄存器的值，则可以避免***误动作或者需要专门时间配置初始状态的情况，上电复位电路就是专门完成这一功能的单元电路。

在使用数模混合芯片时，当出现输出值溢出等工作异常情况，或者数模混合芯片需要进行初始化校正，或者具有休眠模式功能时，需要对整个芯片进行掉电或复位处理，之后再重新启动该芯片。在这个过程中，也需要重新将数字模块中的一些寄存器进行重新初始化。但此时，我们希望在模拟模块电路都达到稳定的静态工作点后再进行数字模块的复位，这样在复位之后整体数模混合芯片就能正常工作，否则也可能造成初始化失败的情况。

目前，一般是将上电复位电路与整体芯片复位电路进行分别设计，在整体芯片复位时需要设计电路满足一定的时序，使模拟模块先达到稳定工作点后再将数字模块寄存器复位，这样的缺点是会增加电路的复杂程度，造成芯片面积和功耗的浪费。

发明内容

本实用新型的目的是克服和解决上述问题，提供一种带有全局使能脉冲控制自动复位功能的上电复位电路，在节省芯片面积和功耗的前提下，使数字-模拟混合信号集成电路中复位更加准确。

    为实现以上目的，本实用新型的技术方案如下：一种带有全局使能脉冲控制自动复位功能的上电复位电路，包括分压模块、电平检测模块、快速响应模块、延时模块、复位脉冲信号产生模块以及波形整形模块，分压模块的输入端接外部使能脉冲信号；分压模块的输出端与电平检测模块的输入端、快速响应模块的输出端连接；电平检测模块的输出端与快速响应模块的输入端、延时模块的输入端连接；延时模块的输出端与复位脉冲信号产生模块的输入端连接；复位脉冲信号产生模块的输出端与波形整形模块的输入端连接；波形整形模块的输出端的电压作为上电复位电路的输出信号，其中：分压模块用于产生与电源电压相关的电压分量，其受外部输入信号控制，当外部输入信号使分压模块不工作时，分压模块输出端的最终输出电平低于检测电路模块的翻转电平；电平检测模块，用于检测分压模块的输出电平，根据分压模块的输出电平的大小，在电平检测模块的输出端输出不同的电压信号；快速响应模块，用于在检测出分压模块输出电平大于某一固定值后，使分压模块的输出电平快速上升；延时模块，用于调整上电过程与复位脉冲信号产生之间的时间间隔；复位脉冲信号产生模块，用于产生复位电平脉冲信号，在一定时间间隔后复位完成，复位脉冲结束；

波形整形模块，对复位脉冲信号产生模块产生的输出电压进行放大和整形，并将放大和整形后的电压信号作为上电复位电路的输出信号。

优选地：

所述电压模块电路含有作为开关管的P型MOS管M1，在***复位信号的控制下对分压模块进行使能控制；4个二极管连接的P型MOS管M2、M3、M4、M5组成分压电路，提供随电源电压变化的电压；第一电阻R1和第一电容C1组成滤波电路，提供分压模块的最终电压输出。P型MOS管M1的源极与电源连接；P型MOS管M1的栅极与***复位信号CTR连接；P型MOS管M1的漏极与P型MOS管M2的源极相互连接；P型MOS管M2的栅极，P型MOS管M2的漏极与P型MOS管M3的源极相互连接；P型MOS管M3的栅极，P型MOS管M3的漏极、P型MOS管M4的源极与第一电阻R1的一端相互连接；P型MOS管M4的栅极，P型MOS管M4的漏极与P型MOS管M5的源极相互连接；P型MOS管M5的栅极，P型MOS管M5的漏极与地相互连接；第一电阻R1的另一端、第一电容C1的一端与分压模块的输出端相互连接；第一电容C1的另一端与地连接。

    所述电平检测模块电路含有P型MOS管M6、N型MOS管M7，构成电平检测电路，通过调整P型MOS管M6和N型MOS管M7的器件尺寸设计合适的翻转电平；第一反相器INV1，用来提供信号的相反电平，第一反相器INV1的输入和输出信号同时控制快速响应模块电路中的传输门。电平检测模块电路的输入端、分压模块电路的输出端、P型MOS管M6的栅极、N型MOS管M7的栅极与快速响应模块的输出端相互连接； P型MOS管M6的源极与电源连接；P型MOS管M6的漏极、N型MOS管M7的漏极、P型MOS管M8的栅极与第一反相器INV1的输入端相互连接；N型MOS管M7的源极与地连接；第一反相器INV1的输出端与电平检测模块电路的输出端相互连接。

    所述快速响应模块电路含有作为开关管的P型MOS管M8和作为开关管的N型MOS管M9，构成一个传输门；第二电容C2，用于在传输门导通时给分压模块电路的输出端提供电荷，加速分压模块电路的输出端电压的上升。P型MOS管M6的漏极、N型MOS管M7的漏极、P型MOS管M8的栅极与第一反相器INV1的输入端相互连接；第一反相器INV1的输出端、延时模块的输入端与N型MOS管M9的栅极相互连接；P型MOS管M8的源极、N型MOS管M9的漏极与第二电容C2的一端相互连接；第二电容C2的另一端与电源连接；分压模块电路的输出端、电平检测模块电路的输入端、P型MOS管M8的漏极、N型MOS管M9的源极与快速响应模块电路的输出端相互连接。

     所述延时模块电路含有第二反相器INV2、第三反相器INV3，用于电压的反相输出；P型MOS管M10、N型MOS管M11、P型MOS管M12、N型MOS管M13、第三电容C3和第四电容C4，用于产生输入到输出的信号延时。延时模块电路的输入端、电平检测模块电路的输出端与第二反相器INV2的输入端相互连接；第二反相器INV2的输出端、P型MOS管M10的栅极与N型MOS管M11的栅极相互连接；P型MOS管M10的源极与电源连接；N型MOS管M11的源极与地连接；P型MOS管M10的漏极、N型MOS管M11的漏极、第三电容C3的一端、P型MOS管M12的栅极与N型MOS管M13的栅极相互连接；第三电容C3的另一端与地连接；P型MOS管M12的源极与电源连接；N型MOS管M13的源极与地连接；P型MOS管M12的漏极、N型MOS管M13的漏极、第四电容C4的一端与第三反相器INV3的输入端相互连接；第三反相器INV3的输出端、延时模块电路的输出端与复位脉冲信号产生模块电路的输入端相互连接。

    所述复位脉冲信号产生模块电路含有P型MOS管M14、N型MOS管M15、P型MOS管M16、N型MOS管M17、第五电容C5和第六电容C6，用于产生输入到输出的信号延时；第四反相器INV4，用于电压的反相输出；第一两输入与非门NAND2，通过输入信号的不同，产生复位脉冲输出。延时模块电路输出端、复位脉冲信号产生模块电路的输入端、P型MOS管M14的栅极、N型MOS管M15的栅极与第一两输入与非门NAND2的一个输入端相互连接；P型MOS管M14的源极与电源连接；N型MOS管M15的源极与地连接；P型MOS管M14的漏极、N型MOS管M15的漏极、第五电容C5的一端、P型MOS管M16的栅极与N型MOS管M17的栅极相互连接；第五电容C5的另一端与地连接；P型MOS管M16的源极与电源连接；N型MOS管M17的源极与地连接；P型MOS管M16的漏极、N型MOS管M17的漏极、第六电容C6的一端与第四反相器INV4的输入端相互连接；第六电容C6的另一端与地连接；第一两输入与非门NAND2的另一个输入端与第四反相器INV4的输出端相互连接；第一两输入与非门NAND2的输出端与波形整形模块电路的输入端相互连接。

所述波形整形模块电路含有第五反相器INV5和第六反相器INV6，对输入信号进行放大和整形，提供上电复位输出信号。复位脉冲信号产生模块电路的输出端、波形整形模块电路的输入端与第五反相器INV5的输入端相互连接；第五反相器INV5的输出端与第六反相器INV6的输入端相互连接；第六反相器INV6的输出端与上电复位电路的输出端RST相互连接。

    上述整体上电复位电路的具体连接方式如下：P型MOS管M1的栅极与***复位信号CTR连接；P型MOS管M1的漏极与P型MOS管M2的源极相互连接；P型MOS管M2的栅极，P型MOS管M2的漏极与P型MOS管M3的源极相互连接；P型MOS管M3的栅极，P型MOS管M3的漏极、P型MOS管M4的源极与第一电阻R1的一端相互连接；P型MOS管M4的栅极，P型MOS管M4的漏极与P型MOS管M5的源极相互连接；P型MOS管M5的栅极，P型MOS管M5的漏极与地相互连接；电阻R1的另一端、第一电容C1的一端、P型MOS管M6的栅极、N型MOS管M7的栅极、P型MOS管M8的漏极与N型MOS管M9的源极相互连接；第一电容C1的另一端与地连接；P型MOS管M6的源极与电源连接；P型MOS管M6的漏极、N型MOS管M7的漏极、P型MOS管M8的栅极与第一反相器INV1的输入端相互连接；N型MOS管M7的源极与地连接；第一反相器INV1的输出端、第二反相器INV2的输入端与N型MOS管M9的栅极相互连接；P型MOS管M8的源极、N型MOS管M9的漏极与第二电容C2的一端相互连接；第二电容C2的另一端与电源连接；第二反相器INV2的输出端、P型MOS管M10的栅极与N型MOS管M11的栅极相互连接；P型MOS管M10的源极与电源连接；N型MOS管M11的源极与地连接；P型MOS管M10的漏极、N型MOS管M11的漏极、第三电容C3的一端、P型MOS管M12的栅极与N型MOS管M13的栅极相互连接；第三电容C3的另一端与地连接；P型MOS管M12的源极与电源连接；N型MOS管M13的源极与地连接；P型MOS管M12的漏极、N型MOS管M13的漏极、第四电容C4的一端与第三反相器INV3的输入端相互连接；第三反相器INV3的输出端、P型MOS管M14的栅极、N型MOS管M15的栅极与第一两输入与非门NAND2的一个输入端相互连接；P型MOS管M14的源极与电源连接；N型MOS管M15的源极与地连接；P型MOS管M14的漏极、N型MOS管M15的漏极、第五电容C5的一端、P型MOS管M16的栅极与N型MOS管M17的栅极相互连接；第五电容C5的另一端与地连接；P型MOS管M16的源极与电源连接；N型MOS管M17的源极与地连接；P型MOS管M16的漏极、N型MOS管M17的漏极、第六电容C6的一端与第四反相器INV4的输入端相互连接；第六电容C6的另一端与地连接；第一两输入与非门NAND2的另一个输入端与第四反相器INV4的输出端相互连接；第一两输入与非门NAND2输出端与第五反相器INV5的输入端相互连接；第五反相器INV5的输出端与第六反相器INV6的输入端相互连接；第六反相器INV6的输出端与上电复位电路的输出端RST相互连接。

与现有技术相比，本实用新型具有以下优点及显著效果：

    本实用新型中的上电复位电路，既可以实现上电复位功能，也可以在数模混合芯片进行全局复位时，产生让数字模块电路复位的脉冲信号。相比于其它方式，节省了电路总的面积和功耗；

    本实用新型中的快速响应模块电路能在电路刚达到复位翻转的阈值电压，开始产生复位信号的时刻加快电容充电，使复位信号更加陡峭；

    本实用新型中的上电复位电路的复位时间可通过复位脉冲信号产生模块电路中的MOS管和电容的值来调节。

附图说明

图1是本实施例中上电复位电路的基本框架图；

图2是本实施例中上电复位电路的电路结构图。

具体实施方式

    为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型的实施例作进一步地详细描述。

    本实施例中的一种带有全局使能脉冲控制自动复位功能的上电复位电路，其基本框架图如图1所示，包括分压模块1、电平检测模块2、快速响应模块3、延时模块4、复位脉冲信号产生模块5以及波形整形模块6，分压模块1的输入端接外部使能脉冲信号；分压模块1的输出端与电平检测模块2的输入端、快速响应模块3的输出端连接；电平检测模块2的输出端与快速响应模块3的输入端、延时模块4的输入端连接；延时模块4的输出端与复位脉冲信号产生模块5的输入端连接；复位脉冲信号产生模块5的输出端与波形整形模块6的输入端连接；波形整形模块6的输出端的电压作为上电复位电路的输出信号，其中：分压模块1用于产生与电源电压相关的电压分量，其受外部输入信号控制，当外部输入信号使分压模块1不工作时，分压模块1输出端的最终输出电平低于检测电路模块的翻转电平；电平检测模块2，用于检测分压模块1的输出电平，根据分压模块1的输出电平的大小，在电平检测模块2的输出端输出不同的电压信号；快速响应模块3，用于在检测出分压模块1输出电平大于某一固定值后，使分压模块1的输出电平快速上升；延时模块4，用于调整上电过程与复位脉冲信号产生之间的时间间隔；复位脉冲信号产生模块5，用于产生复位电平脉冲信号，在一定时间间隔后复位完成，复位脉冲结束；波形整形模块6，对复位脉冲信号产生模块5产生的输出电压进行放大和整形，并将放大和整形后的电压信号作为上电复位电路的输出信号。实施例中的具体电路结构图如图2。电压模块1由P型MOS管M1，4个二极管连接的P型MOS管M2、M3、M4、M5，电阻R1和电容C1构成；电平检测模块2由P型MOS管M6，N型MOS管M7和第一反相器INV1构成；快速响应模块3由P型MOS管M8，N型MOS管M9，电容C2构成；延时模块4由第二反相器INV2，第三反相器INV3，P型MOS管M10，N型MOS管M11，P型MOS管M12，N型MOS管M13，电容C3和电容C4构成；复位脉冲信号产生模块5由P型MOS管M14，N型MOS管M15，P型MOS管M16，N型MOS管M17，电容C5，电容C6，第四反相器INV4，第一两输入与非门NAND2构成。波形整形模块6由第五反相器INV5，第六反相器INV6构成。

    整体上，该电路结构按以下方式连接：P型MOS管M1的栅极与***复位信号CTR连接；P型MOS管M1的漏极与P型MOS管M2的源极相互连接；P型MOS管M2的栅极，P型MOS管M2的漏极与P型MOS管M3的源极相互连接；P型MOS管M3的栅极，P型MOS管M3的漏极、P型MOS管M4的源极与第一电阻R1的一端相互连接；P型MOS管M4的栅极，P型MOS管M4的漏极与P型MOS管M5的源极相互连接；P型MOS管M5的栅极，P型MOS管M5的漏极与地相互连接；电阻R1的另一端、第一电容C1的一端、P型MOS管M6的栅极、N型MOS管M7的栅极、P型MOS管M8的漏极、N型MOS管M9的源极与端点A相互连接；第一电容C1的另一端与地连接；P型MOS管M6的源极与电源连接；P型MOS管M6的漏极、N型MOS管M7的漏极、P型MOS管M8的栅极、第一反相器INV1的输入端与端点CP相互连接；N型MOS管M7的源极与地连接；第一反相器INV1的输出端、第二反相器INV2的输入端、N型MOS管M9的栅极与端点CN相互连接；P型MOS管M8的源极、N型MOS管M9的漏极、第二电容C2的一端与端点B相互连接；第二电容C2的另一端与电源连接；第二反相器INV2的输出端、P型MOS管M10的栅极与N型MOS管M11的栅极相互连接；P型MOS管M10的源极与电源连接；N型MOS管M11的源极与地连接；P型MOS管M10的漏极、N型MOS管M11的漏极、第三电容C3的一端、P型MOS管M12的栅极与N型MOS管M13的栅极相互连接；第三电容C3的另一端与地连接；P型MOS管M12的源极与电源连接；N型MOS管M13的源极与地连接；P型MOS管M12的漏极、N型MOS管M13的漏极、第四电容C4的一端与第三反相器INV3的输入端相互连接；第三反相器INV3的输出端、P型MOS管M14的栅极、N型MOS管M15的栅极、第一两输入与非门NAND2的一个输入端与端点C相互连接；P型MOS管M14的源极与电源连接；N型MOS管M15的源极与地连接；P型MOS管M14的漏极、N型MOS管M15的漏极、第五电容C5的一端、P型MOS管M16的栅极与N型MOS管M17的栅极相互连接；第五电容C5的另一端与地连接；P型MOS管M16的源极与电源连接；N型MOS管M17的源极与地连接；P型MOS管M16的漏极、N型MOS管M17的漏极、第六电容C6的一端与第四反相器INV4的输入端相互连接；第六电容C6的另一端与地连接；第一两输入与非门NAND2的另一个输入端、第四反相器INV4的输出端与端点D相互连接；第一两输入与非门NAND2输出端、第五反相器INV5的输入端与端点E相互连接；第五反相器INV5的输出端与第六反相器INV6的输入端相互连接；第六反相器INV6的输出端与上电复位电路的输出端RST相互连接。

本实施例中，在芯片电源上电过程和CTR信号产生一个高脉冲全局复位信号时，都会产生一个复位脉冲。具体分析如下：

当CTR始终接低电平时，P型MOS管M1始终导通。上电过程中，电源VDD从零开始增大，端点A的电压也相应增大，但增大幅度约为电源VDD的一半。

    当电源VDD增大到某一值（比如阈值电压VTHP），但端点A的电压还没超过阈值电压VTHN时，P型MOS管M6导通，N型MOS管M7关闭，所以端点CP电压跟随电源VDD的电压而变化。相应的，端点CN、端点C的电压为低电平电压，端点D、端点E的电压跟随电源VDD的电压变化。所以，P型MOS管M8和N型MOS管M9都关断，端点B的电压一直跟随电源VDD的电压变化。

当端点A电压大于阈值电压VTHN后，端点CP的电压由电源VDD的电压翻转为低电平，端点CN的电压由低电平翻转为电源VDD的电压。所以，P型MOS管M8和N型MOS管M9都导通，端点B上的电荷与端点A上的电荷进行重新分配，由于端点B上的电压在导通前是电源VDD的电压，而端点A上的电压小于电源VDD的电压，如果取电容C2的值比电容C1的值大，那么，重新分配后端点A上的电压会大于原有的值，这样就达到了加速上电复位响应的目的。

由于端点CN的电压由低电平翻转为电源VDD的电压，端点C的电压在经过一段时间t1的延迟后也由低电平翻转为电源VDD的电压，由于P型MOS管M14、N型MOS管M15、P型MOS管M16、N型MOS管M17、电容C5和电容C6所构成的电路具有产生输入到输出的信号延时功能，此时端点D的电压仍为电源VDD的电压，所以第一两输入与非门NAND2的输出电压由电源VDD的电压翻转为低电平。但在端点C电压由低电平翻转为电源VDD的电压一段时间t2后，端点D由电源VDD的电压翻转为低电平，第一两输入与非门NAND2的输出电压由低电平翻转为电源VDD的电压。所以，在电源VDD的上电过程中，端点E的电压会产生一个由电源VDD电压翻转到低电平，再从低电平翻转到电源VDD电压的脉冲，其脉冲宽度约为时间t2。由于第五反相器INV5和第六反相器INV6是输入到输出的整形，所以，第六反相器INV6的输出端电压，也即是上电复位电路的输出信号RST的电压会产生一个低电平的复位脉冲信号。

    当电源VDD电压始终处于正常工作电压范围时，如果CTR信号为一个高电平脉冲信号，刚复位电路也会在CTR信号的下降沿之后产生一个低电平脉冲的复位信号。具体分析如下：

当电源VDD电压始终处于正常工作电压范围，且芯片内其它电路在工作时，CTR信号上电压应为低电平，此时，上电复位电路中端点CP、端点D的电压为低电平，端点CN、端点C、端点E、端点A、上电复位电路的输出端RST信号的电压为电源VDD电压。此时，P型MOS管M8和N型MOS管M9都导通，端点A与端点B的电压基本相等，且大于阈值电压VTHN。

    当CTR信号上的电压由低电平翻转为电源VDD电压，P型MOS管M1关闭，P型MOS管M1、M2、M3、M4、M5构成的支路中没有电流，所以，支路中的各个节点电压都会下降，所以端点A的电压也相应下降。当端点A的电压下降到小于VTHN，端点CP的电压由低电平翻转为电源VDD的电压，端点CN的电压由电源VDD的电压翻转为低电平。所以，P型MOS管M8和N型MOS管M9都关断。在之后的一段时间内，端点B的电压不再跟随端点A的电压一起下降，而是保持为某一固定值VB。端点C的电压由电源VDD电压翻转到低电平，端点D的电压由低电平翻转到电源VDD电压。端点E、上电复位电路的输出信号RST的电压保持不变，仍为电源VDD电压。

如果CTR信号高电平的时间足够长，端点A的电压会下降到接近P型MOS管M4和M5的阈值电压之和。

    当CTR信号上的电压由电源VDD电压翻转为低电平，P型MOS管M1始终导通，P型MOS管M1、M2、M3、M4、M5构成的支路会对端点A进行充电，端点A的电压会上升，

当端点A电压大于阈值电压VTHN后，端点CP的电压由电源VDD的电压翻转为低电平，端点CN的电压由低电平翻转为电源VDD的电压。P型MOS管M8和N型MOS管M9都导通，端点B上的电荷与端点A上的电荷进行重新分配，由于端点B上的电压在CTR信号上电压为电源VDD电压时，保持在一个较高的电平，比此时端点A上的电压大，如果取电容C2的值比电容C1的值大，那么，重新分配后端点A上的电压会大于原有的值，这样就达到了加速复位响应的目的。

    由于端点CN的电压由低电平翻转为电源VDD的电压，端点C的电压在经过一段时间t1的延迟后也由低电平翻转为电源VDD的电压，由于P型MOS管M14、N型MOS管M15、P型MOS管M16、N型MOS管M17、电容C5和电容C6所构成的电路具有产生输入到输出的信号延时功能，此时端点D的电压仍为电源VDD的电压，所以第一两输入与非门NAND2的输出电压由电源VDD的电压翻转为低电平。但在端点C电压由低电平翻转为电源VDD的电压一段时间t2后，端点D由电源VDD的电压翻转为低电平，第一两输入与非门NAND2的输出电压由低电平翻转为电源VDD的电压。所以，在电源VDD的上电过程中，端点E的电压会产生一个由电源VDD电压翻转到低电平，再从低电平翻转到电源VDD电压的脉冲，其脉冲宽度约为时间t2。由于第五反相器INV5和第六反相器INV6是输入到输出的整形，所以，第六反相器INV6的输出端电压，也即是上电复位电路的输出信号RST的电压会产生一个低电平的复位脉冲信号。

    本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

    以上实施例仅为本实用新型的一种优选实施例，但并非本实用新型的所有电路设置方式的全部，一切在本实用新型精神实质范围以内所做的等同变换，都将在本实用新型保护范围以内。

Claims (7)

1.一种带有全局使能脉冲控制自动复位功能的上电复位电路，其特征在于：所述电路包括分压模块（1）、电平检测模块（2）、快速响应模块（3）、延时模块（4）、复位脉冲信号产生模块（5）以及波形整形模块（6），分压模块（1）的输入端接外部使能脉冲信号；分压模块（1）的输出端与电平检测模块（2）的输入端、快速响应模块（3）的输出端连接；电平检测模块（2）的输出端与快速响应模块（3）的输入端、延时模块（4）的输入端连接；延时模块（4）的输出端与复位脉冲信号产生模块（5）的输入端连接；复位脉冲信号产生模块（5）的输出端与波形整形模块（6）的输入端连接；波形整形模块（6）的输出端的电压作为上电复位电路的输出信号，其中：

分压模块（1）用于产生与电源电压相关的电压分量，其受外部输入信号控制，当外部输入信号使分压模块（1）不工作时，分压模块（1）输出端的最终输出电平低于检测电路模块的翻转电平；

    电平检测模块（2），用于检测分压模块（1）的输出电平，根据分压模块（1）的输出电平的大小，在电平检测模块（2）的输出端输出不同的电压信号；

    快速响应模块（3），用于在检测出分压模块（1）输出电平大于某一固定值后，使分压模块（1）的输出电平快速上升；

    延时模块（4），用于调整上电过程与复位脉冲信号产生之间的时间间隔；

    复位脉冲信号产生模块（5），用于产生复位电平脉冲信号，在一定时间间隔后复位完成，复位脉冲结束；

    波形整形模块（6），对复位脉冲信号产生模块（5）产生的输出电压进行放大和整形，并将放大和整形后的电压信号作为上电复位电路的输出信号。

2.根据权利要求1所述的一种带有全局使能脉冲控制自动复位功能的上电复位电路，其特征在于：所述电压模块（1）含有作为开关管的P型MOS管M1，在***复位信号的控制下对分压模块进行使能控制；4个二极管连接的P型MOS管M2、M3、M4、M5组成分压电路，提供随电源电压变化的电压；第一电阻R1和第一电容C1组成滤波电路，提供分压模块的最终电压输出；

分压模块（1）电路按以下方式连接：

P型MOS管M1的源极与电源连接；P型MOS管M1的栅极与***复位信号CTR连接；P型MOS管M1的漏极与P型MOS管M2的源极相互连接；P型MOS管M2的栅极，P型MOS管M2的漏极与P型MOS管M3的源极相互连接；P型MOS管M3的栅极，P型MOS管M3的漏极、P型MOS管M4的源极与第一电阻R1的一端相互连接；P型MOS管M4的栅极，P型MOS管M4的漏极与P型MOS管M5的源极相互连接；P型MOS管M5的栅极，P型MOS管M5的漏极与地相互连接；第一电阻R1的另一端、第一电容C1的一端与分压模块（1）的输出端相互连接；第一电容C1的另一端与地连接。

3.根据权利要求1所述的一种带有全局使能脉冲控制自动复位功能的上电复位电路，其特征在于：所述电平检测模块（2）电路含有P型MOS管M6、N型MOS管M7，构成电平检测电路，通过调整P型MOS管M6和N型MOS管M7的器件尺寸设计合适的翻转电平；第一反相器INV1，用来提供信号的相反电平，第一反相器INV1的输入和输出信号同时控制快速响应模块电路中的传输门；

电平检测模块（2）电路按以下方式连接：

电平检测模块（2）电路的输入端、分压模块（1）电路的输出端、P型MOS管M6的栅极、N型MOS管M7的栅极与快速响应模块（3）的输出端相互连接； P型MOS管M6的源极与电源连接；P型MOS管M6的漏极、N型MOS管M7的漏极、P型MOS管M8的栅极与第一反相器INV1的输入端相互连接；N型MOS管M7的源极与地连接；第一反相器INV1的输出端与电平检测模块（2）电路的输出端相互连接。

4.根据权利要求1所述的一种带有全局使能脉冲控制自动复位功能的上电复位电路，其特征在于：所述快速响应模块（3）电路含有作为开关管的P型MOS管M8和作为开关管的N型MOS管M9，构成一个传输门；第二电容C2，用于在传输门导通时给分压模块电路的输出端提供电荷，加速分压模块电路的输出端电压的上升；

快速响应模块（3）电路按以下方式连接：

P型MOS管M6的漏极、N型MOS管M7的漏极、P型MOS管M8的栅极与第一反相器INV1的输入端相互连接；第一反相器INV1的输出端、延时模块（4）的输入端与N型MOS管M9的栅极相互连接；P型MOS管M8的源极、N型MOS管M9的漏极与第二电容C2的一端相互连接；第二电容C2的另一端与电源连接；分压模块（1）电路的输出端、电平检测模块（2）电路的输入端、P型MOS管M8的漏极、N型MOS管M9的源极与快速响应模块（3）电路的输出端相互连接。

5.根据权利要求1所述的一种带有全局使能脉冲控制自动复位功能的上电复位电路，其特征在于：所述延时模块（4）电路含有第二反相器INV2、第三反相器INV3，用于电压的反相输出；P型MOS管M10、N型MOS管M11、P型MOS管M12、N型MOS管M13、第三电容C3和第四电容C4，用于产生输入到输出的信号延时；

延时模块（4）电路按以下方式连接：

延时模块（4）电路的输入端、电平检测模块（2）电路的输出端与第二反相器INV2的输入端相互连接；第二反相器INV2的输出端、P型MOS管M10的栅极与N型MOS管M11的栅极相互连接；P型MOS管M10的源极与电源连接；N型MOS管M11的源极与地连接；P型MOS管M10的漏极、N型MOS管M11的漏极、第三电容C3的一端、P型MOS管M12的栅极与N型MOS管M13的栅极相互连接；第三电容C3的另一端与地连接；P型MOS管M12的源极与电源连接；N型MOS管M13的源极与地连接；P型MOS管M12的漏极、N型MOS管M13的漏极、第四电容C4的一端与第三反相器INV3的输入端相互连接；第三反相器INV3的输出端、延时模块（4）电路的输出端与复位脉冲信号产生模块（5）电路的输入端相互连接。

6.根据权利要求1所述的一种带有全局使能脉冲控制自动复位功能的上电复位电路，其特征在于：所述复位脉冲信号产生模块（5）电路含有P型MOS管M14、N型MOS管M15、P型MOS管M16、N型MOS管M17、第五电容C5和第六电容C6，用于产生输入到输出的信号延时；第四反相器INV4，用于电压的反相输出；第一两输入与非门NAND2，通过输入信号的不同，产生复位脉冲输出；

复位脉冲信号产生模块（5）电路按以下方式连接：

延时模块（4）电路输出端、复位脉冲信号产生模块（5）电路的输入端、P型MOS管M14的栅极、N型MOS管M15的栅极与第一两输入与非门NAND2的一个输入端相互连接；P型MOS管M14的源极与电源连接；N型MOS管M15的源极与地连接；P型MOS管M14的漏极、N型MOS管M15的漏极、第五电容C5的一端、P型MOS管M16的栅极与N型MOS管M17的栅极相互连接；第五电容C5的另一端与地连接；P型MOS管M16的源极与电源连接；N型MOS管M17的源极与地连接；P型MOS管M16的漏极、N型MOS管M17的漏极、第六电容C6的一端与第四反相器INV4的输入端相互连接；第六电容C6的另一端与地连接；第一两输入与非门NAND2的另一个输入端与第四反相器INV4的输出端相互连接；第一两输入与非门NAND2的输出端与波形整形模块电路的输入端相互连接。

7.根据权利要求1所述的一种带有全局使能脉冲控制自动复位功能的上电复位电路，其特征在于：所述波形整形模块（6）电路含有第五反相器INV5和第六反相器INV6，对输入信号进行放大和整形，提供上电复位输出信号，

波形整形模块（6）电路按以下方式连接：

复位脉冲信号产生模块（5）电路的输出端、波形整形模块（6）电路的输入端与第五反相器INV5的输入端相互连接；第五反相器INV5的输出端与第六反相器INV6的输入端相互连接；第六反相器INV6的输出端与上电复位电路的输出端RST相互连接。

Images