CN203013702U - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN203013702U
CN203013702U CN 201220741041 CN201220741041U CN203013702U CN 203013702 U CN203013702 U CN 203013702U CN 201220741041 CN201220741041 CN 201220741041 CN 201220741041 U CN201220741041 U CN 201220741041U CN 203013702 U CN203013702 U CN 203013702U
Authority
CN
China
Prior art keywords
encapsulating structure
substrate
metal
metal column
packing colloid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201220741041
Other languages
English (en)
Inventor
胡迪群
詹英志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Suzhou Corp
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN 201220741041 priority Critical patent/CN203013702U/zh
Application granted granted Critical
Publication of CN203013702U publication Critical patent/CN203013702U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

一种封装结构，包括具有导接金属柱的基板、设于该基板上且使该导接金属柱位于其***的电子组件、以及设于该基板上且位于该导接金属柱***的金属挡壁，通过该金属挡壁的设计，可控制后续封装制程的封装胶体的成形范围。

Description

封装结构
技术领域
本实用新型涉及一种封装结构，尤指一种具有金属挡壁的封装结构。
背景技术
随着近年来可携式电子产品的蓬勃发展，各类相关产品逐渐朝向高密度、高性能以及轻、薄、短、小的趋势而走，各式样封装层叠（packageon package，PoP）也因而配合推陈出新，以期能符合轻薄短小与高密度的要求。
如图1所示，其为现有封装堆栈装置1的剖视示意图。如图1所示，该封装堆栈装置1包括两相叠的封装结构1a与另一封装结构1b。
其中一封装结构1a包含具有相对的第一及第二表面11a,11b的第一基板11、覆晶结合该第一基板11的第一电子组件10、设于该第一表面11a上的电性接触垫111、形成于该第一基板11上以包覆该第一电子组件10的第一封装胶体13、形成于该第一封装胶体13的开孔130中的电性接触垫111上的焊锡材料114及设于该第二表面11b上用于结合焊球14的植球垫112。
另一封装结构1b包含第二基板12、以打线方式结合于该第二基板12上的第二电子组件15a,15b、及形成于该第二基板12上以包覆该第二电子组件15a,15b的第二封装胶体16，使该第二基板12通过焊锡材料114叠设且电性连接于该第一基板11的电性接触垫111上。
然而，在图1所示的现有封装堆栈装置中，是以激光技术在该第一封装胶体13中形成外露电性接触垫111的开孔130，相较于一般形成于该第一基板11中的线路增层结构（build-up structure，图略）的介电层中的盲孔（via），该开孔130的深度较深，致使激光时间增加，因而提高成本。
此外，受限于半导体芯片（即第一电子组件10）的厚度，堆栈两封装结构1a,1b时需维持两者之间的高度，且随着该封装堆栈装置1的体积缩小，所述开孔130的宽度也需缩小，又由于投射至该封装结构1a上的激光通常为上宽下窄的光束，难以控制激光束的形状，所以所述开孔130的高纵横比（即孔的深度与宽度的比例）会造成激光加工不易及成本增加。
此外，以往的印刷锡料设备对于此种高纵横比的孔型容易在该开孔130中产生空隙，而现行下锡设备通常一次仅能产出一颗锡球，这样的下锡量并不足以充填该开孔130，导致形成焊锡材料114在该开孔130的时间增加。
另外，现有封装堆栈装置1中，该两封装结构1a,1b之间会形成间隙d，而使该两封装结构1a,1b有脱落的虞虑。
又，因该焊锡材料114在回焊后的体积及高度的公差大，不仅接点容易产生缺陷，导致电性连接品质不良，而且该焊锡材料114所排列成的栅状数组（grid array）容易产生共面性（coplanarity）不良，导致接点应力（stress）不平衡而容易造成该两封装结构1a,1b之间呈倾斜接置，甚至产生接点偏移的问题。
因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
实用新型内容
鉴于上述现有技术的缺失，本实用新型的主要目的在于提供一种封装结构，可控制后续封装制程的封装胶体的成形范围。
本实用新型的封装结构，其包括：基板，其表面上具有多个导接金属柱；电子组件，其设于该基板表面上并电性连接该基板，且使所述导接金属柱位于该电子组件的***；以及金属挡壁，其设于该基板的边缘上并围绕于所述导接金属柱的***。
前述的封装结构中，该金属挡壁的高度大于该导接金属柱的高度，且该金属挡壁呈环形或L形。
前述的封装结构中，还包括设于该基板上的辅助金属柱，其高度大于该导接金属柱的高度。又包括设于该导接金属柱上的焊锡材料。
前述的封装结构中，还包括另一封装结构，其结合于所述导接金属柱上，使该另一封装结构堆栈于该基板与该电子组件的上方。又该金属挡壁抵靠该另一封装结构。另包括封装胶体，其形成于该另一封装结构与该基板之间，且该封装胶体粘接该另一封装结构与该基板，该封装胶体并包覆所述导接金属柱与该电子组件。
由上可知，本实用新型的有益效果是：本实用新型的封装结构中，通过该金属挡壁的设计，可控制该封装胶体的成形范围，且能提升该封装胶体的流动性与填胶性，以避免该封装胶体溢流而破坏该封装结构，所以能提升产品的品质。
此外，通过该导接金属柱（非焊锡材）堆栈且电性连接该封装结构，所以在进行堆栈制程后，通过该导接金属柱的尺寸变异易于控制，使其可克服激光及下锡加工不易、堆栈结构间倾斜接置及接点偏移的问题。
又，本发明在堆栈另一封装结构之后，再形成封装胶体，使该封装胶体粘接该另一封装结构与该基板，所以可避免产生现有技术中的两封装结构间的间隙，因而可避免封装结构间有脱落之虞虑并具有较佳的抗翘曲表现。
附图说明
图1为现有封装堆栈装置的剖视示意图；
图2A至图2E为本实用新型的封装结构的第一实施例的制法及其封装堆栈装置的剖视示意图；其中，图2C’为图2C（未设置该第一电子组件前）的俯视示意图，图2E（a）至图2E（c）为图2C’的其它实施方式；以及
图3A至图3B为本实用新型的封装结构的第二实施例及其封装堆栈装置的剖视示意图；其中，图3A’为图3A（未设置该第一电子组件前）的俯视示意图。
主要组件符号说明
Figure BDA00002673865000031
Figure BDA00002673865000041
具体实施方式
以下通过特定的具体实施例说明本实用新型的实施方式，本领域的技术人员可由本说明书所揭示的内容轻易地了解本实用新型的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域的技术人员的了解与阅读，并非用以限定本实用新型可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本实用新型可实施的范畴。
图2A至图2E为本实用新型的封装结构2a的第一实施例的制法及其封装堆栈装置2的剖视示意图。
如图2A所示，提供一具有相对的第一表面21a及第二表面21b的第一基板21，该第一基板21的第一表面21a上具有多个焊垫211a及位于所述焊垫211a***的电性接触垫211b，且该第一基板21的第二表面21b上具有多个植球垫212。又该第一基板21的第一及第二表面21a,21b上具有例如防焊层的绝缘保护层213，且该绝缘保护层213形成有多个外露所述焊垫211a、电性接触垫211b及植球垫212的开孔213a，并在该电性接触垫211b的外露表面上形成如铜柱的导接金属柱210，而在该焊垫211a的外露表面上形成导电凸块200a。
在本实施例中，在该焊垫211a的外露表面上先形成铜凸块200b，再在该铜凸块200b上形成焊锡凸块200c，以构成该导电凸块200a。
如图2B所示，在该第一基板21的第一表面21a的边缘上形成一金属挡壁27，使该金属挡壁27围绕所述导接金属柱210的***，如图2C’所示。
在本实施例中，该金属挡壁27为铜材并位于该第一基板21相邻两边缘处（即图2C’所示的上侧与右侧，呈“L”字形），且该金属挡壁27的高度h高于该导接金属柱210的高度t。
如图2C所示，在该焊垫211a上通过所述导电凸块200a设置至少一第一电子组件20，使所述导接金属柱210位于该第一电子组件20的***，再以底胶201包覆所述导电凸块200a，即该第一电子组件20的电极垫200以覆晶方式电性连接该第一基板21，并在该植球垫212的外露表面上结合焊球24，以构成本实用新型的封装结构2a的第一实施例。
在本实施例中，该第一电子组件20为主动组件及/或被动组件，该主动组件例如：芯片，而该被动组件例如：电阻、电容及电感。
如图2D所示，在所述导接金属柱210的外露表面上形成焊锡材料214，以通过回焊该焊锡材料214而堆栈另一封装结构2b在该导接金属柱210上。
在本实施例中，该另一封装结构2b在一第二基板22上设有第二电子组件25a,25b，且该第二电子组件25a,25b以打线方式接置并电性连接该第二基板22（也可以覆晶方式接置并电性连接该第二基板22），并以封装胶体26包覆该第二电子组件25a,25b。
此外，该金属挡壁27的高度h等于该导接金属柱210及焊锡材料214的高度总和L，使该金属挡壁27抵靠该另一封装结构2b。
如图2E所示，通过例如封模方式（molding），由该两封装结构2a,2b的侧面形成封装胶体23在该另一封装结构2b与该第一基板21之间，以使该封装胶体23包覆所述导接金属柱210及焊锡材料214，且该封装胶体23粘接该另一封装结构2b与该第一基板21，以构成一封装堆栈装置2。
在本实施例中，该金属挡壁27用于限制该封装胶体23的成形范围。因该金属挡壁27位于该第一基板21相邻两边缘处，所以该封装胶体23可由该第一基板21的其它侧边（如图2C’所示的下侧与左侧）填入，因而该封装胶体23能包覆该第一电子组件20。
因此，如图2E（a）至图2E（c）所示，该金属挡壁27a,27b,27c若呈环形而位于该第一基板21边缘处，该金属挡壁27a,27b,27c需具有至少一缺口270，以将该封装胶体23填入该另一封装结构2b与该第一基板21之间。
本实用新型的封装结构2a通过该金属挡壁27的设计，可控制该封装胶体23的成形范围，且能提升该封装胶体23的流动性与填胶性，以避免该封装胶体23溢流而破坏该封装结构2a，所以能提升产品的品质。
其中一方面，在堆栈另一封装结构2b之后，再形成该封装胶体23，使该封装胶体23粘接该另一封装结构2b与该第一基板21，所以该两封装结构2a,2b间不会产生间隙，因而能提升该两封装结构2a,2b的结合性，以避免上方封装结构2b脱落并具有较佳的抗翘曲表现。
另一方面，通过该导接金属柱210以堆栈且电性连接该两封装结构2a,2b，因可控制该导接金属柱210的高度与体积，所以在回焊该焊锡材料214后，该导接金属柱210与该焊锡材料214所构成的接点不会产生缺陷，因而维持良好的电性连接品质，而且该导接金属柱210所排列成的栅状数组（grid array）的共面性（coplanarity）良好，因而接点应力（stress）保持平衡而不会造成该两封装结构2a,2b之间呈倾斜接置，以避免产生接点偏移的问题。
图3A至图3B为本实用新型的封装结构3a的第二实施例及其封装堆栈装置3的剖视示意图。本实施例与第一实施例的差异在于新增如铜材的辅助金属柱（dummy post）37，其它结构大致相同。
如图3A及图3A’所示，为该第一基板21的第一表面21a上形成有多个辅助金属柱37。
在本实施例中，所述辅助金属柱37位于各该导接金属柱210之间（如该导接金属柱210的内侧、外侧等周围）及该导接金属柱210与该第一电子组件20之间，以构成本实用新型的封装结构3a的第三实施例。
此外，该辅助金属柱37的高度大于该导接金属柱210的高度，且该辅助金属柱37的宽度小于该导接金属柱210的宽度，也就是相较于该导接金属柱210，该辅助金属柱37为细长柱体。
如图3B所示，进行堆栈另一封装结构2b，使所述辅助金属柱37抵靠该另一封装结构2b，再在该另一封装结构2b与该第一基板21之间形成封装胶体23，使该封装胶体23包覆所述辅助金属柱37，以构成一封装堆栈装置5。
本实用新型通过该辅助金属柱37的设计，不仅能提升该封装胶体23的流动性与填胶性，且能直接抵靠该另一封装结构2b，以提供更好的共面性（coplanarity），使上方的封装结构2b更能保持平衡而不会呈倾斜。
综上所述，本实用新型的封装结构，通过该金属挡壁（及辅助金属柱）的设计，可控制该封装胶体的成形范围，且能提升该封装胶体的流动性与填胶性，以避免该封装胶体溢流而破坏该封装结构，所以能提升产品的品质。
此外，该辅助金属柱因直接抵靠上方封装结构，以提供更好的共面性，使上方的封装结构更能保持平衡而不倾斜。
又，通过该导接金属柱的设计，所以能克服激光及下锡加工不易、堆栈结构间倾斜接置及接点偏移的问题。
另外，该封装结构通过该封装胶体粘接该另一封装结构与该基板，因而有效避免封装结构间发生脱落并具有较佳的抗翘曲表现。
上述实施例仅用以例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何本领域的技术人员均可在不违背本实用新型的精神及范畴下，对上述实施例进行修改。因此本实用新型的权利保护范围，应如权利要求书所列。

Claims (8)

1.一种封装结构，其特征在于，其包括：
基板，其表面上具有多个导接金属柱；
电子组件，其设于该基板表面上并电性连接该基板，且使所述导接金属柱位于该电子组件的***；以及
金属挡壁，其设于该基板的边缘上并围绕于所述导接金属柱的***。
2.根据权利要求1所述的封装结构，其特征在于，该金属挡壁的高度大于该导接金属柱的高度。
3.根据权利要求1或2所述的封装结构，其特征在于，该金属挡壁呈环形或L形。
4.根据权利要求1所述的封装结构，其特征在于，该封装结构还包括设于该基板上的辅助金属柱，其高度大于该导接金属柱的高度。
5.根据权利要求1或4所述的封装结构，其特征在于，该封装结构还包括设于该导接金属柱上的焊锡材料。
6.根据权利要求1所述的封装结构，其特征在于，该封装结构还包括另一封装结构，其结合于所述导接金属柱上，使该另一封装结构堆栈于该基板与该电子组件的上方。
7.根据权利要求6所述的封装结构，其特征在于，该金属挡壁抵靠该另一封装结构。
8.根据权利要求6所述的封装结构，其特征在于，该封装结构还包括封装胶体，其形成于该另一封装结构与该基板之间，且该封装胶体粘接该另一封装结构与该基板，该封装胶体并包覆所述导接金属柱与该电子组件。
CN 201220741041 2012-12-28 2012-12-28 封装结构 Expired - Lifetime CN203013702U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220741041 CN203013702U (zh) 2012-12-28 2012-12-28 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220741041 CN203013702U (zh) 2012-12-28 2012-12-28 封装结构

Publications (1)

Publication Number Publication Date
CN203013702U true CN203013702U (zh) 2013-06-19

Family

ID=48605267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220741041 Expired - Lifetime CN203013702U (zh) 2012-12-28 2012-12-28 封装结构

Country Status (1)

Country Link
CN (1) CN203013702U (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576547A (zh) * 2013-10-25 2015-04-29 Lg伊诺特有限公司 印刷电路板、其制造方法及其半导体封装
CN104979314A (zh) * 2014-04-09 2015-10-14 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
CN108321142A (zh) * 2013-07-26 2018-07-24 日月光半导体制造股份有限公司 半导体封装件及其的制造方法
CN108987370A (zh) * 2017-05-31 2018-12-11 矽品精密工业股份有限公司 电子封装件及其制法
CN112885825A (zh) * 2021-01-21 2021-06-01 Tcl华星光电技术有限公司 一种led面板及led面板的制备方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321142A (zh) * 2013-07-26 2018-07-24 日月光半导体制造股份有限公司 半导体封装件及其的制造方法
CN108321142B (zh) * 2013-07-26 2020-08-28 日月光半导体制造股份有限公司 半导体封装件及其的制造方法
CN104576547A (zh) * 2013-10-25 2015-04-29 Lg伊诺特有限公司 印刷电路板、其制造方法及其半导体封装
KR20150047747A (ko) * 2013-10-25 2015-05-06 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법과 이를 이용하는 반도체 패키지
CN104576547B (zh) * 2013-10-25 2020-05-05 Lg伊诺特有限公司 印刷电路板、其制造方法及其半导体封装
KR102237870B1 (ko) * 2013-10-25 2021-04-09 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법과 이를 이용하는 반도체 패키지
CN104979314A (zh) * 2014-04-09 2015-10-14 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
CN108987370A (zh) * 2017-05-31 2018-12-11 矽品精密工业股份有限公司 电子封装件及其制法
CN112885825A (zh) * 2021-01-21 2021-06-01 Tcl华星光电技术有限公司 一种led面板及led面板的制备方法
CN112885825B (zh) * 2021-01-21 2022-09-27 Tcl华星光电技术有限公司 一种led面板及led面板的制备方法

Similar Documents

Publication Publication Date Title
CN103165555B (zh) 层叠封装的封装结构及其制法
CN101958261B (zh) 半导体工艺及可堆栈式半导体封装结构
CN203013702U (zh) 封装结构
KR102161776B1 (ko) 적층 패키지
KR101394203B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
CN104900596A (zh) 封装堆栈结构及其制法
CN105097759A (zh) 封装堆栈结构及其制法暨无核心层式封装基板及其制法
CN104576593A (zh) 封装结构及其制法
CN105097750A (zh) 封装结构及其制法
CN101976651A (zh) 堆栈式半导体封装件的制造方法
CN102903691A (zh) 半导体器件、封装方法和结构
CN107785344A (zh) 电子封装件及其制法
CN104377182A (zh) 半导体封装件及其制法
CN107293520B (zh) 堆叠型半导体封装件
CN203118928U (zh) 封装结构
CN104795356A (zh) 半导体封装件及其制法
CN104617088A (zh) 半导体封装件及其制法与基板暨封装结构
CN104681499B (zh) 封装堆栈结构及其制法
CN104779175A (zh) 半导体封装件及其制法
CN103050449A (zh) 封装件及其制法
CN203165882U (zh) 堆叠封装结构
CN104934379A (zh) 封装堆栈结构及其制法
CN101211792A (zh) 半导体封装件及其制法与堆叠结构
CN103137581A (zh) 具有导电凸块的半导体装置、封装结构及制法
CN107546189B (zh) 封装堆迭结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160126

Address after: 215011 No. 160 Feng Feng street, Suzhou Industrial Park, Suzhou, Jiangsu

Patentee after: UNIMICRON TECHNOLOGY (SUZHOU) Corp.

Address before: China Taiwan Taoyuan County

Patentee before: UNIMICRON TECHNOLOGY Corp.

CX01 Expiry of patent term

Granted publication date: 20130619

CX01 Expiry of patent term