CN202840927U - 一种供电*** - Google Patents

Abstract

本实用新型公开了一种供电***，包含电流源、负载和纹波抑制电路，其中负载的第一端耦接电流源的输出端，纹波抑制电路包含：第一端，耦接负载的第二端；第二端，耦接参考地；晶体管，具有控制端、第一端和第二端，其中晶体管的第一端耦接纹波抑制电路的第一端，晶体管的第二端耦接纹波抑制电路的第二端；以及控制电路，具有第一输入端、第二输入端和输出端，其中第一输入端耦接晶体管的第一端，第二输入端耦接晶体管的第二端，控制电路的输出端耦接晶体管的控制端。

Description

一种供电***

技术领域

本实用新型的实施例涉及电路，具体地但不限于涉及一种应用于发光二极管(LED)的供电***。

背景技术

典型的LED电源将流过LED灯源的电流控制在一预定电流。因此该LED电源近似于一电流源。图1示出了一种现有的LED供电***100示意图。该供电***100包含一变换器12，变换器12将交流(AC)电压11如市电220V交流电进行转换形成电流源I1形式为LED灯串13提供电源。但该电流源I1含有纹波，将导致LED灯13寿命下降。为了抑制纹波，供电***100往往采用较大的电容14。但大电容会较大程度地提高成本和***体积。

为了解决上述一个或多个问题，需要提出一种更优化的装置或电路。

实用新型内容

为了解决前面描述的一个问题或者多个问题，本实用新型旨在提出一种能自适应地抑制纹波电流的供电***。

在本实用新型的一个实施例中，一种供电***包含电流源、负载和纹波抑制电路，其中电流源具有输出端，负载具有第一端和第二端，其中第一端耦接电流源的输出端。纹波抑制电路包含：第一端，耦接负载的第二端；第二端，耦接参考地；晶体管，具有控制端、第一端和第二端，其中晶体管的第一端耦接纹波抑制电路的第一端，晶体管的第二端耦接纹波抑制电路的第二端；以及控制电路，具有第一输入端、第二输入端和输出端，其中第一输入端耦接晶体管的第一端，第二输入端耦接晶体管的第二端，控制电路的输出端耦接晶体管的控制端。

在一个实施例中，负载为串联的发光二极管。

在一个实施例中，纹波抑制电路进一步包含电阻器，具有第一端和第二端，其中电阻器的第一端耦接晶体管的第二端，电阻器的第二端耦接参考地。控制电路进一步包含：误差放大电路，具有第一输入端、第二输入端和输出端，其中误差放大电路的第一输入端耦接纹波抑制电路的第一端，误差放大电路的第二输入端耦接一参考电压；转换电路，具有输入端和输出端，其中转换电路的输入端耦接误差放大电路的输出端；以及放大器，具有同相输入端、反相输入端和输出端，其中同相输入端耦接转换电路的输出端，反相输入端耦接电阻器的第一端，放大器的输出端耦接晶体管的控制端。

在一个实施例中，误差放大电路包含：误差放大器，具有反相输入端、同相输入端和输出端，其中误差放大器的反相输入端耦接误差放大电路的第一输入端，误差放大器的同相输入端耦接误差放大电路的第二输入端；以及电容器，具有第一端和第二端，其中电容器的第一端耦接误差放大器的输出端和误差放大电路的输出端，电容器的第二端耦接参考地。

在一个实施例中，转换电路包含：第二电阻器，具有第一端和第二端，其中第二电阻器的第一端耦接转换电路的输入端；三极管，具有基极、发射极和集电极，其中三极管的基极耦接第二电阻器的第二端，三极管的发射极耦接参考地；以及第三电阻器，具有第一端和第二端，其中第三电阻器的第一端耦接三极管的集电极和转换电路的输出端，第三电阻器的第二端耦接参考电压。

在一个实施例中，上述纹波抑制电路集成在半导体芯片上，其中半导体芯片具有第一管脚和第二管脚，其中纹波抑制电路的第一端形成第一管脚，纹波抑制电路的第二端形成第二管脚。

在一个实施例中，供电***进一步包含第二负载，第二负载包含第一端和第二端，其中第二负载的第一端耦接电流源的输出端，电流源为第二负载提供电源，其中，纹波抑制电路进一步具有第三端，第二负载的第二端耦接纹波抑制电路的第三端。其中纹波抑制电路进一步包含：第一电阻器，具有第一端和第二端，其中第一电阻器的第一端耦接晶体管的第二端，第一电阻器的第二端耦接参考地；第二晶体管，具有控制端、第一端和第二端，其中第二晶体管的第一端耦接纹波抑制电路的第三端；以及第二电阻器，具有第一端和第二端，其中第二电阻器的第一端耦接第二晶体管的第二端，第二电阻器的第二端耦接参考地；其中控制电路进一步包含：最小电压选择电路，具有第一输入端、第二输入端和输出端，其中最小电压选择电路的第一输入端耦接纹波抑制电路的第一端，最小电压选择电路的第二输入端耦接纹波抑制电路的第三端；误差放大电路，具有第一输入端、第二输入端和输出端，其中误差放大电路的第一输入端耦接最小电压选择电路的输出端，误差放大电路的第二输入端耦接一参考电压；转换电路，具有输入端和输出端，其中转换电路的输入端耦接误差放大电路的输出端；第一放大器，具有同相输入端、反相输入端和输出端，其中同相输入端耦接转换电路的输出端，反相输入端耦接第一电阻器的第一端，第一放大器的输出端耦接晶体管的控制端；以及第二放大器，具有同相输入端、反相输入端和输出端，其中第二放大器的同相输入端耦接转换电路的输出端，第二放大器的反相输入端耦接第二电阻器的第一端，第二放大器的输出端耦接第二晶体管的控制端。

在一个实施例中，最小电压选择电路包含：第一二极管，具有阳极和阴极，其中第一二极管的阴极耦接最小电压选择电路的第一输入端；第二二极管，具有阳极和阴极，其中第二二极管的阴极耦接最小电压选择电路的第二输入端；以及第三电阻器，具有第一端和第二端，其中第三电阻器的第一端耦接第一二极管的阳极和第二二极管的阳极，第三电阻器的第二端耦接一电压源，第三电阻器的第一端进一步耦接最小电压选择电路的输出端。

根据本实用新型的实施例所提供的供电***，在对输出电流抑制纹波的同时可使电流自适应得调整在电流源的预定电流水平，并且可集成、从而具有体积小、成本低等优点。

附图说明

为了更好的理解本实用新型，将根据以下附图对本实用新型进行详细描述：

图1示出了背景技术的LED供电***；

图2示出了根据本实用新型一实施例的包含纹波抑制电路的电流源供电***示意框图；

图3示出了根据本实用新型一实施例的电流源供电***示意图，其中纹波抑制电路为一低压差线性调节电路；

图4示出了根据本实用新型一实施例的驱动LED灯串的电流源示意图；

图5示出了根据本实用新型一实施例的纹波抑制电路的内部框图；

图6示出了根据本实用新型一实施例的纹波抑制电路的具体结构示意图；

图7示出了根据本实用新型一实施例的用于多路负载的供电***框图示意图；

图8示出了根据本实用新型一实施例的用于多路负载的供电***的具体结构示意图。

下面将参考附图详细说明本实用新型的具体实施方式。贯穿所有附图相同的附图标记表示相同的或相似的部件或特征。

具体实施方式

下面将详细描述本实用新型的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本实用新型。在下面对本实用新型的详细描述中，为了更好地理解本实用新型，描述了大量的细节。然而，本领域技术人员将理解，没有这些具体细节，本实用新型同样可以实施。为了清晰明了地阐述本实用新型，本文简化了一些具体结构和功能的详细描述。此外，在一些实施例中已经详细描述过的类似的结构和功能，在其它实施例中不再赘述。尽管本实用新型的各项术语是结合具体的示范实施例来一一描述的，但这些术语不应理解为局限于这里阐述的示范实施方式。

上述本实用新型的说明书和实施仅仅以示例性的方式对本实用新型进行了说明，这些实施例不是完全详尽的，并不用于限定本实用新型的范围。对于公开的实施例进行变化和修改都是可能的，其他可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本实用新型所公开的实施例的其他变化和修改并不超出本实用新型的精神和保护范围。

本实用新型的说明书中提到的“耦接”可指直接的连接或通过间接物的连接，如导体，该导体具有阻值，也可有寄生参数，如具有电感值和电容值，“耦接”也可指通过其他部件如晶体管、控制部件等进行的连接。

图2示出了根据本实用新型一实施例的包含纹波抑制电路22的电流源供电***200示意框图。该电流源供电***200包含电流源21，负载13和纹波抑制电路22。电流源21具有输出端211，其中输出端211输出电流I1。在没有纹波抑制电路的情况下，电流I1为一预定电流和纹波电流的叠加值。电流源21作为电源为负载13提供电源。负载13具有第一端131和第二端132，其中第一端131耦接电流源21的输出端211。纹波抑制电路22具有第一端221和第二端222，其中纹波抑制电路22的第一端221耦接负载13的第二端132，纹波抑制电路22的第二端222耦接参考地GND。纹波抑制电路22自适应地将电流I1调节至电流源的预定电流且抑制电流中的纹波。

图3示出了根据本实用新型一实施例的电流源供电***300示意图。电流源供电***300包含电流源21、负载13和纹波抑制电路22。电流源供电***300与图2中的供电***200相似，为了描述简洁起见，其相似部分不再赘述。电流源供电***300的纹波抑制电路22包含一低压差线性调节电路。该低压差线性调节电路22包含一线性器件321。线性器件321在控制端电压的调节下，其导通电阻具有可连续变化的线性调节区。在图示的实施例中，线性器件321为一晶体管。纹波抑制电路22包含晶体管321和控制电路322。晶体管321具有第一端31、第二端32和控制端33，其中晶体管321的第一端31耦接纹波抑制电路22的第一端221，晶体管321的第二端32耦接纹波抑制电路22的第二端222，晶体管321的控制端33耦接控制电路322。控制电路322具有第一输入端34、第二输入端35和输出端36，其中第一输入端34耦接晶体管321的第一端31用于接收晶体管321的第一端处的电压Vb，第二输入端35耦接晶体管321的第二端32用于接收流过晶体管321的电流，控制电路322的输出端36耦接晶体管321的控制端33用于控制晶体管321的第一端31和晶体管321的第二端32之间的电阻。在图示的实施例中，晶体管321为金属氧化物半导体场效应晶体管(MOSFET)。在其它实施例中，晶体管321为结型场效应晶体管(JFET)或双极结晶体管(BJT)等。控制电路322通过调节线性器件321的阻值自适应地将电流I1调节于其预定电流水平上。

图4示出了根据本实用新型一实施例的用于驱动LED灯串13的电流源21示意图。图4所示的实施例中，负载13为串联连接的LED灯串。其中LED灯串的阳极耦接电流源21的输出端211，LED灯串的阴极耦接纹波抑制电路22。在另一些实施例中，负载可为其它类型的电子设备。图4所示的电流源21为一将交流电源41转换成直流电流I1的电源。其中交流电源41可为市电交流电压源，如220伏特/50赫兹电压源。电流源21包含交流电源41、整流桥42、电阻分压器43、变压器44、开关管M、控制器45、整流管46和输出电容Co。其中交流电源41，具有第一端411和第二端412。整流桥42具有第一输入端421、第二输入端422、第一输出端423和第二输出端424，其中整流桥42的第一输入端421耦接交流电源41的第一端411，整流桥42的第二输入端422耦接交流电源41的第二端412，整流桥42的第二输出端424耦接原边地PGND。电阻分压器43具有第一端431、第二端432和输出端433，其中电阻分压器43的第一端431耦接整流桥42的第一输出端423，电阻分压器43的第二端432耦接原边地PGND。变压器44具有原边绕组L1和副边绕组L2，其中原边绕组L1具有第一端441和第二端442，其中原边绕组L1的第一端441耦接整流桥42的第一输出端423。副边绕组L2具有第一端443和第二端444，其中副边绕组L2的第二端444耦接参考地GND，参考地GND为副边地。开关管M具有控制端G、第一端D和第二端S，其中开关管M的第一端D耦接原边绕组L1的第二端442，开关管M的第二端S耦接原边地PGND。控制器45具有第一输入端451、第二输入端452和输出端453，其中控制器45的第一输入端451耦接电阻分压器43的输出端433，控制器45的第二输入端452耦接开关管M的第二端S用于接收流过开关管M的电流，控制器45的输出端453耦接开关管M的控制端G。整流管46具有阳极和阴极，其中整流管46的阳极耦接副边绕组L2的第一端443，整流管46用于对流过副边绕组L2的电流进行整流。电容Co具有第一端471和第二端472，其中电容Co的第一端471耦接整流管46的阴极，电容Co的第二端472耦接参考地GND，其中电容Co的第一端471耦接电流源21的输出端211。在一个实施例中，控制器45为电流源型带功率因数校正(PFC)功能的控制器，电流源PFC控制器45控制输出电流I1等于一预定电流。在一个实施例中，副边整流二极管位于低位状态，二极管的阳极耦接参考地，二极管的阴极耦接副边绕组，输出电容耦接副边绕组并作为电流源的输出端。电流源21的具体实现方式对本实用新型的主题相关性较低，为不偏离主题，说明书对电流源PFC控制器的具体结构不再赘述。在没有纹波抑制电路22的情况下，在电流源PFC控制器45的控制下，电流源产生的电流I1往往含有较大的纹波。自适应纹波抑制电路22用于抑制该纹波并自适应地将电流调节于电流源21的预定电流。

图5示出了根据本实用新型一实施例的纹波抑制电路22的内部框图。纹波抑制电路22包含晶体管321、电阻器224和控制电路322。纹波抑制电路22与外部电路的连接端具有第一端221和第二端222。其中晶体管321具有第一端511、第二端512和控制端513，其中晶体管321的第一端511耦接纹波抑制电路22的第一端221。在图示的实施例中，晶体管321为N型MOSFET管，其第一端511为漏极，其第二端512为源极，其控制端513为栅极。电阻器224具有第一端521和第二端522，其中电阻器224的第一端521耦接晶体管321的第二端512，电阻器224的第二端522耦接参考地GND。电阻器224用于采样流过晶体管321的电流。控制电路322进一步包含误差放大电路53、转换电路54和放大器55。其中误差放大电路53具有第一输入端531、第二输入端532和输出端533，其中误差放大电路53的第一输入端531耦接纹波抑制电路22的第一端221，误差放大电路53的第二输入端532耦接一参考电压Vref，误差放大电路53的输出端输出晶体管321在第一端511出差压值与参考值的误差放大信号Vcomp。转换电路54具有输入端541和输出端542，其中转换电路54的输入端541耦接误差放大电路53的输出端533。转换电路54将误差放大信号Vcomp转换成中间值Vim。放大器55具有同相输入端551、反相输入端552和输出端553，其中同相输入端551耦接转换电路54的输出端542，反相输入端552耦接电阻器224的第一端521，放大器55的输出端553耦接晶体管321的控制端513使晶体管321能进行线性调节。

继续对图5进行说明。晶体管321含线性电阻区，可在控制电路322的控制下改变第一端511和第二端512之间的电阻。误差放大电路53将端电压Vb和参考电压Vref之间的差值放大，通过转换电路54和放大器55的控制使端电压Vb在纹波抑制电路22达到稳定状态时稳定在Vref。转换电路54将误差放大电路53输出的误差放大信号Vcomp进行电压转换获得中间电压Vim，使得中间电压Vim不超过参考电压Vref。电阻器224第一端521上的电压Vc正比例于流过晶体管321的电流I2。即I2＝Vc/R1。当I2小于I1预定电流时，电容Co充电Va上升，同时Vb上升。当Vb低于Vref时，Vcomp上升，Vim下降，放大器55输出电压下降，晶体管321导通电阻增大，电流I2下降。Vb在升高至Vref的过程中电流I2继续下降。因此，Vb继续升高。当Vb大于Vref时，Vcomp下降，晶体管321电阻降低，I2升高。若I2高于I1，Co放电，Va和Vb下降，相应地I2下降。最后，纹波抑制电路22稳定在Vb等于Vref，I2等于I1预定电流值。其中，优选地，误差放大电路53选择较低的带宽，使得误差放大信号Vcomp具有低的纹波。而放大器55优选较高的带宽，能快速得响应Vcomp的变化，使得I1为稳定的电流，抑制其中的纹波，自适应得将I1调节在预定电流水平上。晶体管321优选在稳定状态时具有低的阻值，Vref优选较低的电压，如此，纹波抑制电路22可以拥有较高的效率。在一些实施例中，Vref取0.2伏特至2伏特的范围。

在一个实施例中，纹波抑制放大电路22集成制造在一半导体衬底上形成一半导体芯片22。半导体芯片22包具有第一管脚221和第二管脚222，其中纹波抑制电路22的第一端221耦接或形成第一管脚并耦接负载13，纹波抑制电路22的第二端222耦接或形成第二管脚并接地。

图6示出了根据本实用新型一实施例的纹波抑制电路22的具体结构示意图。纹波抑制电路22包含晶体管321、电阻器224、误差放大电路53、转换电路54和放大器55。其中误差放大电路53、转换电路54和放大器55构成控制电路的全部或其中一部分。误差放大电路53包含误差放大器61和电容器C2。误差放大器61具有反相输入端631、同相输入端632和输出端633，其中误差放大器61的反相输入端631耦接误差放大电路53的第一输入端531，误差放大器61的同相输入端632接收参考电压Vref。电容器C2具有第一端634和第二端635，其中电容器C2的第一端634耦接误差放大器61的输出端633和转换电路54，电容器C2的第二端635耦接参考地GND。误差放大器631将电压Vb与Vref的差值进行放大并对C2充放电。形成误差放大信号Vcomp。在图6所示的实施例中，纹波抑制电路用于抑制LED灯串中的纹波电流。

继续图6的说明，其中转换电路54包含电阻器R2，电阻器R3和三极管62。其中电阻器R2的第一端641接收误差放大信号Vcomp，电阻器R2的第二端642连接三极管62的基极。电阻器R3的第一端643接收参考电压Vref，电阻器R3的第二端644连接三极管62的集电极。电阻器R3的第二端644作为转换电路的输出端耦接放大器55。三极管62具有基极、发射极和集电极，其中三极管62的基极耦接电阻器R2的第二端642，三极管62的发射极耦接参考地GND。

当Vb低于Vref时，C2充电，Vcomp上升。Vcomp上升使得三极管集电极和发射极之间电流增大，中间电压Vim下降，同时晶体管321的阻值增高，电流I2下降。反之，当Vb高于Vref时，电流I2升高。

在一实施例中，图6所示的纹波抑制放大电路22集成制造在一半导体衬底上形成一半导体芯片。

图7示出了根据本实用新型一实施例的用于多路负载的供电***700框图示意图。供电***700包含至少两路负载，包括负载1和负载2。其中每路负载都和一个线性器件串联，而串联的负载1和线性器件321与串联的负载2和线性器件72并联连接。纹波抑制电路72包含第一端口221、第二端口222和第三端口723。负载2具有第一端711和第二端712，其中第一端711连接电流源21的输出端211，电流源211为负载2提供电源。负载2的第二端712连接纹波抑制电路72的第三端723。在一个实施例中，纹波抑制电路72集成在一半导体芯片上，半导体芯片72具有第一管脚、第二管脚和第三管脚，其中纹波抑制电路72的第一端221耦接或直接形成第一管脚，纹波抑制电路72的第二端222耦接或直接形成第三管脚，纹波抑制电路72的第三端723耦接或形成第二管脚。

继续图7的说明，纹波抑制电路72包含最小电压选择电路73、误差放大电路53、转换电路54、第一晶体管321、第一电阻器224、第一放大器55、第二晶体管74、第二电阻器75和第二放大器76。其中最小电压选择电路73、误差放大电路53、转换电路54、第一放大器55、和第二放大器76构成控制电路的全部或一部分。最小电压选择电路73具有第一输入端731、第二输入端732和输出端733，其中最小电压选择电路73的第一输入端731耦接纹波抑制电路72的第一端221，最小电压选择电路73的第二输入端732耦接纹波抑制电路72的第三端723。误差放大电路53具有第一输入端531，第一输入端531耦接最小电压选择电路73的输出端733。误差放大电路53、转换电路54、第一放大器55、第一晶体管321和第一电阻器224的连接关系可与图5所示的纹波抑制电路22中误差放大电路53、转换电路54、放大器55、晶体管321和电阻器224的连接关系相同，为描述简洁起见这里不再赘述。第二晶体管74具有第一端741、第二端742和控制端743。在图示的实施例里，晶体管74为MOSFET管，第一端741为漏极，第二端742为源极，控制端743为栅极。其中第二晶体管74的第一端741耦接纹波抑制电路72的第三端723。第二电阻器75具有第一端751和第二端752，其中第二电阻器75的第一端751耦接第二晶体管74的第二端742，第二电阻器75的第二端752耦接参考地GND。第二放大器76具有同相输入端761、反相输入端762和输出端763，其中第二放大器76的同相输入端761耦接转换电路54的输出端542，第二放大器76的反相输入端762耦接第二电阻器75的第一端751，第二放大器76的输出端763耦接第二晶体管74的控制端743使第二晶体管74工作于线性区。供电***700还可进一步包含更多路负载，其中负载间相互并联。每路负载在纹波抑制电路72中和一线性器件串联，其中线性器件的控制端受一放大器的输出控制。而其中每个放大器的同相输入端耦接转换电路54的输出端542，放大电路的反相端耦接从对应支路的电流采样电阻产生的电流采样电压。

图8示出了根据本实用新型一实施例的用于多路负载的供电***800的具体结构示意图。图8可为图7中供电***700的一个具体实施例。其中图7中负载1和负载2可为LED灯串13。最小电压选择电路73包含第一二极管D1，第二二极管D2和第三电阻器R3。其中第一二极管D1具有阳极和阴极，D1的阴极耦接最小电压选择电路73的第一输入端731，D1的阳极耦接电阻R3。第二二极管D2具有阳极和阴极，其中阴极耦接最小电压选择电路73的第二输入端732，阳极耦接R3。第三电阻器R3的一端耦接第一二极管D1的阳极、第二二极管D2的阳极和误差放大电路53，第三电阻器的另一端耦接一电压源Vcc。最小电压选择电路73选择性地输出多路线性器件差压的最小值。在图8所示的实施例中，纹波抑制电路72中的误差放大电路53和转换电路54的具体结构与图6所示的误差放大电路53和转换电路54一致。

在一个实施例中，图8所示的纹波抑制电路72集成在一半导体芯片上。

上述的一些特定实施例仅仅以示例性的方式对本实用新型进行说明，这些实施例不是完全详尽的，并不用于限定本实用新型的范围。对于公开的实施例进行变化和修改都是可能的，其他可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本实用新型所公开的实施例的其他变化和修改并不超出本实用新型的精神和保护范围。

Claims (10)

1.一种供电***，包含电流源和负载，其中电流源具有输出端，负载具有第一端和第二端，其中第一端耦接电流源的输出端，其特征在于，供电***进一步包含纹波抑制电路，其中纹波抑制电路包含：

第一端，耦接负载的第二端；

第二端，耦接参考地；

晶体管，具有控制端、第一端和第二端，其中晶体管的第一端耦接纹波抑制电路的第一端，晶体管的第二端耦接纹波抑制电路的第二端；以及

控制电路，具有第一输入端、第二输入端和输出端，其中第一输入端耦接晶体管的第一端，第二输入端耦接晶体管的第二端，控制电路的输出端耦接晶体管的控制端。

2.如权利要求1所述的供电***，其特征在于负载为串联的发光二极管。

3.如权利要求1所述的供电***，其特征在于纹波抑制电路进一步包含电阻器，具有第一端和第二端，其中电阻器的第一端耦接晶体管的第二端，电阻器的第二端耦接参考地。

4.如权利要求3所述的供电***，其特征在于控制电路进一步包含：

误差放大电路，具有第一输入端、第二输入端和输出端，其中误差放大电路的第一输入端耦接纹波抑制电路的第一端，误差放大电路的第二输入端耦接一参考电压；

转换电路，具有输入端和输出端，其中转换电路的输入端耦接误差放大电路的输出端；以及

放大器，具有同相输入端、反相输入端和输出端，其中同相输入端耦接转换电路的输出端，反相输入端耦接电阻器的第一端，放大器的输出端耦接晶体管的控制端。

5.如权利要求4所述的供电***，其特征在于误差放大电路包含：

误差放大器，具有反相输入端、同相输入端和输出端，其中误差放大器的反相输入端耦接误差放大电路的第一输入端，误差放大器的同相输入端耦接误差放大电路的第二输入端；以及

电容器，具有第一端和第二端，其中电容器的第一端耦接误差放大器的输出端和误差放大电路的输出端，电容器的第二端耦接参考地。

6.如权利要求4所述的供电***，其特征在于转换电路包含：

第二电阻器，具有第一端和第二端，其中第二电阻器的第一端耦接转换电路的输入端；

三极管，具有基极、发射极和集电极，其中三极管的基极耦接第二电阻器的第二端，三极管的发射极耦接参考地；以及

第三电阻器，具有第一端和第二端，其中第三电阻器的第一端耦接三极管的集电极和转换电路的输出端，第三电阻器的第二端耦接参考电压。

7.如权利要求1-6之一所述的供电***，其特征在于纹波抑制电路集成在半导体芯片上，其中半导体芯片含第一管脚和第二管脚，其中纹波抑制电路的第一端形成第一管脚，纹波抑制电路的第二端形成第二管脚。

8.如权利要求1所述的供电***，其特征在于进一步包含第二负载，第二负载具有第一端和第二端，其中第二负载的第一端耦接电流源的输出端，电流源为第二负载提供电源，其中，纹波抑制电路进一步具有第三端，第二负载的第二端耦接纹波抑制电路的第三端。

9.如权利要求8所述的供电***，其特征在于纹波抑制电路进一步包含：

第一电阻器，具有第一端和第二端，其中第一电阻器的第一端耦接晶体管的第二端，第一电阻器的第二端耦接参考地；

第二晶体管，具有控制端、第一端和第二端，其中第二晶体管的第一端耦接纹波抑制电路的第三端；以及

第二电阻器，具有第一端和第二端，其中第二电阻器的第一端耦接第二晶体管的第二端，第二电阻器的第二端耦接参考地；

其中控制电路进一步包含：

最小电压选择电路，具有第一输入端、第二输入端和输出端，其中最小电压选择电路的第一输入端耦接纹波抑制电路的第一端，最小电压选择电路的第二输入端耦接纹波抑制电路的第三端；

误差放大电路，具有第一输入端、第二输入端和输出端，其中误差放大电路的第一输入端耦接最小电压选择电路的输出端，误差放大电路的第二输入端耦接一参考电压；

转换电路，具有输入端和输出端，其中转换电路的输入端耦接误差放大电路的输出端；

第一放大器，具有同相输入端、反相输入端和输出端，其中同相输入端耦接转换电路的输出端，反相输入端耦接第一电阻器的第一端，第一放大器的输出端耦接晶体管的控制端；以及

第二放大器，具有同相输入端、反相输入端和输出端，其中第二放大器的同相输入端耦接转换电路的输出端，第二放大器的反相输入端耦接第二电阻器的第一端，第二放大器的输出端耦接第二晶体管的控制端。

10.如权利要求9所述的供电***，其特征在于最小电压选择电路进一步包含：

第一二极管，具有阳极和阴极，其中第一二极管的阴极耦接最小电压选择电路的第一输入端；

第二二极管，具有阳极和阴极，其中第二二极管的阴极耦接最小电压选择电路的第二输入端；以及

第三电阻器，具有第一端和第二端，其中第三电阻器的第一端耦接第一二极管的阳极和第二二极管的阳极，第三电阻器的第二端耦接一电压源，第三电阻器的第一端进一步耦接最小电压选择电路的输出端。

Images