CN202503491U - 信号传输电路及使用其的开关驱动装置 - Google Patents

信号传输电路及使用其的开关驱动装置 Download PDF

Info

Publication number
CN202503491U
CN202503491U CN2012200598098U CN201220059809U CN202503491U CN 202503491 U CN202503491 U CN 202503491U CN 2012200598098 U CN2012200598098 U CN 2012200598098U CN 201220059809 U CN201220059809 U CN 201220059809U CN 202503491 U CN202503491 U CN 202503491U
Authority
CN
China
Prior art keywords
signal
circuit
shift
shift signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2012200598098U
Other languages
English (en)
Inventor
石松祐司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Application granted granted Critical
Publication of CN202503491U publication Critical patent/CN202503491U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

本实用新型提供一种尽管含有将输入信号电平移位后输出的电平移位电路，却可抑制电源的电压变动等造成的错误信号输出的信号传输电路。本实用新型包含将第1输入信号及第2输入信号分别进行电平移位，且分别作为第1移位信号及第2已移位信号输出的电平移位电路，电平移位电路是在电源和接地端之间相互并联地设置有包含根据第1输入信号进行开关的切换元件和电阻的第1串联电路、以及包含根据第2输入信号进行开关的切换元件和电阻的第2串联电路，且将第1串联电路上的电压作为第1已移位信号，将第2串联电路上的电压作为第2已移位信号，分别进行输出，且含有防止反向电流自接地端流向第1串联电路及第2串联电路的防逆流部。

Description

信号传输电路及使用其的开关驱动装置
技术领域
本实用新型涉及一种信号传输电路及使用其的开关驱动装置。
背景技术
以往，在各种装置中，利用用以将信号传输至后段侧电路等的信号传输电路。作为信号传输电路的一例，可列举例如设置有图15所示的电平移位电路的信号传输电路。
对于图15所示的信号传输电路，以下进行简单说明。该信号传输电路是利用电平移位电路84将自脉冲产生器85中输出的脉冲信号进行电平移位，并传输至RS触发电路82。
更具体而言，脉冲产生器85是将作为脉冲信号的接通信号SON以及断开信号SOFF，分别输出到晶体管181及晶体管182。另外，这些脉冲信号是以脉冲不周期性叠加的方式生成。而且，电平移位电路84是在电源侧(电压VB)和接地端GND之间并联地设置有晶体管181与电阻183的串联电路、及晶体管182与电阻184的串联电路。
电平移位电路84是相应于晶体管181的开关而流入电阻183的电流产生变化，且相应于晶体管182的开关，流入电阻184的电流产生变化。电平移位电路84是将电阻183和晶体管181之间的电压，作为将接通信号SON电平移位而生成的设定信号SSET，输出到RS触发电路82的复位端子。而且，电平移位电路84是将电阻184和晶体管182之间的电压，作为将断开信号SOFF电平移位而生成的复位信号SRESET，输出到RS触发电路82的复位端子。
另外，RS触发电路82是相应于设定信号SSET及复位信号SRESET，生成输出信号，进而将该输出信号输出到后段电路。该输出信号是用于装置的运行控制等。
[现有技术文献]
[专利文献]
专利文献1：日本专利特开2002-314392号公报
实用新型内容
根据所述信号传输电路，可使接通信号SON及断开信号SOFF电平移位，成为设定信号SSET及复位信号SRESET。然而，若因电源的电压VB变动等，而产生设定信号SSET或复位信号SRESET的错误信号，则成为装置误操作的原因。
例如，当电压VB由负返回正时，存在各晶体管(181、182)的寄生二极管引起的恢复电流流入各电阻(183、184)，造成电压下降产生错误信号的可能性。而且，当存在过渡性的dVB/dt较高的电压变化时，存在电流流入各晶体管(181、182)的寄生电容，造成电压下降产生错误信号的可能性。
本实用新型是鉴于所述问题研制而成，其目的在于提供一种尽管具有将输入信号电平移位后输出的电平移位电路，却可抑制电源的电压变动等造成的错误信号的输出的信号传输电路及使用其的开关驱动装置。
为实现所述目的，本实用新型的信号传输电路包含将第1输入信号及第2输入信号分别进行电平移位，且分别作为第1已移位信号及第2已移位信号输出的电平移位电路，且构成为所述电平移位电路在电源和接地端之间相互并联地设置有使根据第1输入信号进行开关的第1切换元件和电阻串联连接的第1串联电路、以及使根据第2输入信号进行开关的第2切换元件和电阻串联连接的第2串联电路，且将第1串联电路上的电压作为第1已移位信号，将第2串联电路上的电压作为第2已移位信号，分别进行输出，且包含防止反向电流自所述接地端流向第1串联电路及第2串联电路的防逆流部(第1构成)。
根据本构成，可抑制反向电流自接地端流向第1串联电路及第2串联电路造成的错误信号的输出。
而且，作为所述第1构成，更具体而言，也可以构成为所述防逆流部是设置在第1串联电路及第2串联电路和所述接地端之间的二极管(第2构成)。
而且，作为所述第2构成，更具体而言，也可以构成为包含输入第1已移位信号及第2已移位信号分别作为设定信号及复位信号的RS触发电路(第3构成)。
而且，本实用新型的其他方式的信号传输电路包含将第1输入信号及第2输入信号的各脉冲信号进行电平移位且分别作为第1已移位信号及第2已移位信号的电平移位电路、及对第1已移位信号及第2已移位信号实施滤波处理的滤波电路，且构成为所述电平移位电路是在电源和接地端之间相互并联地设置有使根据第1输入信号进行开关的第1切换元件和电阻串联连接的第1串联电路、以及使根据第2输入信号进行开关的第2切换元件和电阻串联连接的第2串联电路，且将第1串联电路上的电压作为第1已移位信号，将第2串联电路上的电压作为第2已移位信号，所述滤波电路是对第1已移位信号实施脉冲结束延迟处理，生成和第2已移位信号对应的屏蔽信号，并且对第2已移位信号实施脉冲结束延迟处理，生成和第1已移位信号对应的屏蔽信号，且作为所述滤波处理，在所述屏蔽信号的脉冲期间，进行将第1已移位信号及第2已移位信号的脉冲消除的处理(第4构成)。
根据本构成，可利用滤波处理将错误脉冲消除，抑制错误信号的输出。而且，可通过执行脉冲结束延迟处理，而更合理地进行滤波处理。
而且，本实用新型的其他方式的信号传输电路包含电平移位电路，将第1输入信号及第2输入信号的各脉冲信号进行电平移位，且分别作为第1已移位信号及第2已移位信号；以及滤波电路，对第1已移位信号及第2已移位信号实施滤波处理；且，构成为所述电平移位电路在电源和接地端之间相互并联地设置有使根据第1输入信号进行开关的第1切换元件和电阻串联连接的第1串联电路、以及使根据第2输入信号进行开关的第2切换元件和电阻串联连接的第2串联电路，且将第1串联电路上的电压作为第1已移位信号，将第2串联电路上的电压作为第2已移位信号，所述滤波电路是基于第1已移位信号，生成和第2已移位信号对应的屏蔽信号，并且基于第2已移位信号，生成和第1已移位信号对应的屏蔽信号，且在对第1已移位信号及第2已移位信号实施脉冲开始延迟处理之后，作为所述滤波处理，在所述屏蔽信号的脉冲期间，进行将第1已移位信号及第2已移位信号的脉冲消除的处理(第5构成)。
根据本构成，可利用滤波处理将错误脉冲消除，抑制错误信号的输出。而且，可通过执行脉冲开始延迟处理，而更合理地进行滤波处理。
而且，作为所述第1构成，更具体而言，也可以构成为所述滤波电路通过对第1已移位信号实施脉冲结束延迟处理，而生成和第2已移位信号对应的屏蔽信号，且通过对第2已移位信号实施脉冲结束延迟处理，而生成和第1已移位信号对应的屏蔽信号(第6构成)。
而且，作为第4至第6的任一构成，更具体而言，可以构成为包含输入经实施所述滤波处理的第1已移位信号及第2已移位信号，分别作为设定信号及复位信号的RS触发电路(第7构成)。
而且，本实用新型的开关驱动装置构成为包含所述第3或第7构成的信号传输电路、以及生成和所述RS触发电路的输出对应的输出信号且供给到开关的驱动器(第8构成)。
而且，作为所述第8构成，更具体而言，也可以构成为驱动所述开关，控制电动机电流(第9构成)。而且，也可以构成为驱动所述开关，自输入电压生成期望的输出电压(第10构成)。
[实用新型的效果]
根据本实用新型的信号传输电路，尽管具有将输入信号电平移位后输出的电平移位电路，却可抑制电源的电压变动等造成的错误信号的输出。而且，根据本实用新型的开关驱动装置，可获取本实用新型的信号传输电路的优点。
附图说明
图1是本实用新型第1实施方式的开关驱动装置的框图。
图2是RS触发电路的更详细构成图。
图3是上侧开关驱动运行的相关时序图。
图4是第1实施方式的电平移位电路的构成图。
图5是本实用新型第2实施方式的开关驱动装置的框图。
图6是第2实施方式的电平移位电路及滤波电路的构成图。
图7是滤波处理的相关时序图。
图8是上侧输出信号的错误信号的产生方式的相关说明图。
图9是上侧输出信号的错误信号的产生方式的相关说明图。
图10是上侧输出信号的错误信号的产生方式的相关说明图。
图11是上侧输出信号的错误信号的产生方式的相关说明图。
图12是各实施方式的开关驱动装置的应用例的相关说明图。
图13是各实施方式的开关驱动装置的应用例的相关说明图。
图14是各实施方式的开关驱动装置的应用例的相关说明图。
图15是以往的信号传输电路的相关说明图。
[符号的说明]
1                         开关驱动装置
2                         电动机
10                        上侧开关驱动部
11                        驱动器
12                        RS触发电路
13                        滤波电路
131a～131d、133a、133b    NOT电路
132a、132d                上升延迟电路
132b、132c                下降延迟电路
134a、134b    NAND电路
14            电平移位电路
141、142      N沟道型DMOS场效应晶体管
143、144      电阻
145           防逆流用二极管
15            脉冲产生器
16            控制器
17            电平位移器
18            施密特触发器
19            电阻
20            下侧开关驱动部
21            驱动器
22            控制器
23            延迟部
24            电平位移器
25            施密特触发器
26            电阻
30            故障防护部
31            温度保护电路
32            降压防护电路
33            极限防护电路
34            故障信号生成电路
35            N沟道型MOS场效应晶体管
N1、N2        N沟道型MOS场效应晶体管
R1、R2        电阻
C1、C2        电容器
D1            二极管
T0～T8        外部端子
具体实施方式
以下，列举第1实施方式与第2实施方式，说明本实用新型的实施方式。
1.第1实施方式
<整体构成>
图1是表示第1实施方式的开关驱动装置的整体构成的框图。本构成的开关驱动装置1是包含上侧开关驱动部10、下侧开关驱动部20、故障防护部30的单片式半导体集成电路装置。开关驱动装置1是通过对连接到外部的N沟道型MOS[Metal OxideSemiconductor(金属氧化物半导体)]场效应晶体管N1及N2进行接通/断开控制，而控制负载(未图示)的驱动电流I。
开关驱动装置1含有外部端子T0～T8，以确立和装置外部的电气连接。在开关驱动装置1的外部，不仅连接有作为接通/断开控制对象的晶体管N1及N2，而且还连接有电阻R1及R2、电容器C1及C2、以及二极管D1。
在开关驱动装置1的外部，晶体管N1的漏极连接在高电压HV(数百伏特)的施加端。晶体管N1的源极及背栅连接在外部端子T3(开关端子)。晶体管N1的栅极连接在外部端子T2(上侧栅极端子)。晶体管N2的漏极连接在外部端子T3。晶体管N2的源极及背栅经由电阻R1连接在接地端，另一方面，也连接在电阻R2的第1端。电阻R2的第2端连接在外部端子T8(极限检测端子)，另一方面也经由电容器C2连接在接地端。晶体管N2的栅极连接在外部端子T4(下侧栅极端子)。电容器C1的第1端连接在外部端子T1(升压端子)。电容器C1的第2端连接在外部端子T3。二极管D1的阳极连接在电源电压VCC的施加端，另一方面也连接在外部端子T0(电源端子)。二极管D1的阴极连接在外部端子T1。
上侧开关驱动部10包含驱动器11、RS触发电路12、电平移位电路14、脉冲产生器15、控制器16、电平位移器17、施密特触发器18、及电阻19。
驱动器11基于RS触发电路12的输出信号，将上侧输出信号HO输出至外部端子T2。另外，上侧输出信号HO的高电平成为升压电压VB，低电平成为开关电压VS。
RS触发电路12含有输入设定信号SSET的设定端子(S端子)、输入复位信号SRESET的复位端子(R端子)、以及将输出信号SQ输出的输出端子(Q端子)。RS触发电路12将设定信号SSET的下降边沿作为触发，将输出信号SQ设定为高电平，且将复位信号SRESET的下降边沿作为触发，将输出信号SQ复位为低电平。
另外，设定信号SSET及复位信号SRESET均可自电平移位电路14输入。而且，就RS触发电路12的方式而言，既可如图2的上半段所示为复位优先型，亦可如图2的下半段所示为设定优先型。
另外，驱动器11及RS触发电路12属于在施加到外部端子T1的升压电压VB和施加到外部端子T3的开关电压VS之间运行的高电位框(参照图1中的圆弧四方框)，其余的电路框均属于低电位框。
电平移位电路14是使信号电平移位后自所述低电位框传输到高电位框的电路。更具体而言，电平移位电路14自属于低电位框的脉冲产生器15，输入接通信号SON及断开信号SOFF的各脉冲信号。而且，电平移位电路14将这些信号分别电平移位后，输出到RS触发电路12。关于电平移位电路14的详细构成，重新进行说明。
脉冲产生器15是基于控制器16的输出信号，生成接通信号SON(下述晶体管141的栅极信号)、以及断开信号SOFF(下述晶体管142的栅极信号)的各脉冲信号。更具体而言，脉冲产生器15是将控制器16的输出信号的上升边沿作为触发，使接通信号SON仅在特定的接通期间TON1成为高电平，且将控制器16的输出信号的下降边沿作为触发，使断开信号SOFF仅在特定的接通期间TON2成为高电平。
另外，控制器16的输出信号(相应于上侧输入信号HIN的信号)在接通期间TON1及接通期间TON2，必须设定为接通信号SON和断开信号SOFF两者不同时成为高电平。即，当开关驱动装置1正常运行时，至少接通信号SON和断开信号SOFF中的一个为高电平时，另一个则成为低电平。
控制器16是基于自故障信号生成电路34中输入的故障信号，控制是否将电平位移器17的输出信号传输到脉冲产生器15(进而晶体管N1可否驱动)。
电平位移器17是将施密特触发器18的输出信号电平移位为适合对控制器16输入的电压电平(VCC-GND)后输出。
施密特触发器18将输入到外部端子T6的上侧输入信号HIN传输至电平位移器17。另外，施密特触发器18的阈值电压中，赋予有特定的滞后。可通过如此的构成，而提高对噪声的耐受性。
电阻19是将外部端子T6下拉成接地端。因此，在外部端子T6为开放状态的情况下，上侧输入信号HIN成为低电平(用以将晶体管N1断开的逻辑电平)，所以，晶体管N1不会无意地接通。
下侧开关驱动部20包含驱动器21、控制器22、延迟部23、电平位移器24、施密特触发器25、及电阻26。
驱动器21基于控制器22的输出信号，将下侧输出信号LO输出至外部端子T4。另外，下侧输出信号LO的高电平成为电源电压VCC，低电平成为接地电压GND。
控制器22是基于自故障信号生成电路34中输入的故障信号，控制是否将延迟部23的输出信号传输至驱动器21(进而晶体管N2可否驱动)。
延迟部23是对电平位移器24的输出信号赋予特定的延迟(相当于上侧开关驱动部10的脉冲产生器15、电平移位电路14、及RS触发电路12中产生的电路延迟)将其传输至控制器22。
电平位移器24是将施密特触发器25的输出信号电平移位为适合对控制器22输入的电压电平(VCC-GND)后输出。
施密特触发器25是将输入至外部端子T7中的下侧输入信号LIN传输至电平位移器24。另外，对密特触发器25的阈值电压赋予有特定的滞后。可通过如此的构成，而提高对噪声的耐受性。
电阻26将外部端子T7下拉成接地端。因此，在外部端子T7开放状态的情况下，下侧输入信号LIN成为低电平(用以将晶体管N2断开的逻辑电平)，所以，晶体管N2不会无意地接通。
故障防护部30具有温度保护电路(TSD[Thermal Shut Down(热关闭)]电路)31、降压防护电路(VCC监控用UVLO电路)32、极限防护电路33、故障信号生成电路34、及N沟道型MOS场效应晶体管35。
温度保护电路31是在开关驱动装置1的接面温度上升到特定的阈值温度时，将温度保护信号由正常时的逻辑电平(例如低电平)切换为故障时的逻辑电平(例如高电平)。
降压防护电路32是在电源电压VCC下降到特定的阈值电压时，将降压防护信号由正常时的逻辑电平(例如低电平)切换为故障时的逻辑电平(例如高电平)。
极限防护电路33是在输入到外部端子T8的极限检测电压CIN(相当于经电阻R2和电容器C2平滑化处理的开关电压VS)上升到特定阈值电压时，将极限防护信号由正常时的逻辑电平(例如低电平)切换为故障时的逻辑电平(例如高电平)。另外，所谓「极限」是指外部端子T3在高电压HV的施加端(或者参照此施加端的高电位端)短路的状态。
故障信号生成电路34是分别监控自温度保护电路31中输入的温度保护信号、自降压防护电路32中输入的降压防护信号、以及自极限防护电路33中输入的极限防护信号，且其中任一信号在产生故障的情况下，将故障信号由正常时的逻辑电平(例如低电平)切换为故障时的逻辑电平(例如高电平)。
晶体管35形成用以自外部端子T5输出外部故障信号的开放漏极输出段。在开关驱动装置1中未产生故障的情况下，晶体管35被故障信号生成电路34断开，从而使外部故障信号成为高电平。另一方面，在开关驱动装置1中产生某类故障的情况下，晶体管35被故障信号生成电路34接通，从而使外部故障信号成为低电平。
<自举升压电路>
包含所述构成的开关驱动装置1包含自举升压电路作为生成升压电压VB(含有驱动器11等的高电位框的驱动电压)的机构。该自举升压电路含有阳极连接在电源电压VCC的施加端的二极管D1、以及连接在二极管D1的阴极和晶体管N1的源极之间的电容器C1，且自二极管D1和电容器C1的连接节点(外部端子T1)输出升压电压VB。
当通过将晶体管N1断开，且将晶体管N2接通，而使外部端子T3出现的开关电压VS成为低电平(GND)时，电流IB自电源电压VCC的施加端通过经由二极管D1、电容器C1、及晶体管N2的路径进行流动，因此，对连接在外部端子T1和外部端子T2之间的电容器C1进行充电。此时，外部端子T1中出现的升压电压VB(即、电容器C1的充电电压)成为将电源电压VCC减去二极管D1的顺向下降电压Vf所得的电压值(＝VCC-Vf)。
另一方面，若在电容器C1充电的状态下，通过将晶体管N1接通，且将晶体管N2断开，而使开关电压VS由低电平(GND)上升到高电平(HV)，则使升压电压VB上升到比开关电压VS的高电平(HV)进而高相当于电容器C1的充电电压(VCC-Vf)的电压值(＝HV+(VCC-Vf))为止。因此，可通过供给如此的升压电压VB作为高电位框(驱动器11及RS触发电路12)或电平移位电路14的驱动电压，而进行N沟道型MOS场效应晶体管N1的接通/断开控制(尤其是接通控制)。
<上侧开关驱动运行>
图3是用以说明上侧开关驱动运行的时序图，且自上往下依序记载有上侧输入信号HIN、设定信号SSET、复位信号SRESET、及上侧输出信号HO。另外，图3为简单地加以说明，而省略了对伴随自举升压运行引起设定信号SSET或复位信号SRESET的高电平电位变动的情况的记载。
若使上侧输入信号HIN由低电平上升到高电平，则将该上升边沿作为触发，使接通信号SON(晶体管141的栅极信号)仅在接通期间TON1成为高电平。若将晶体管141接通，使设定信号SSET由高电平下降到低电平，则将该下降边沿作为触发器，将上侧输出信号HO设定为高电平。
另一方面，若使上侧输入信号HIN由高电平下降到低电平，则将该下降边沿作为触发，使断开信号SOFF(晶体管142的栅极信号)仅在接通期间TON2成为高电平。若将晶体管142接通，使复位信号SRESET由高电平下降到低电平，则将该下降边沿作为触发，将上侧输出信号HO复位为低电平。
利用所述运行，在上侧开关驱动部10中，生成和上侧输入信号HIN同一逻辑电平的上侧输出信号HO，且进行晶体管N1的接通/断开控制。另外，可通过将晶体管141及142的接通期间缩短，而抑制电平移位电路14的电力消耗。
<电平移位电路的详细构成>
其次，一面参照作为该电路的构成图的图4，一面说明电平移位电路14的详细构成。
如图4所示，电平移位电路14包含N沟道型DMOS[Double-Diffused MOS(MetalOxide Semiconductor)，双扩散金属氧化物半导体]场效应晶体管(141、142)、电阻(143、144)、及防逆流用二极管145。
各晶体管(141、142)的源极及背栅均经由防逆流用二极管145，连接在接地端GND。晶体管141的漏极连接在RS触发电路12的设定端子，另一方面，经由电阻143也连接在外部端子T1。晶体管142的漏极连接在RS触发电路12的复位端子，另一方面，经由电阻144也连接在外部端子T1。另外，晶体管141及142均相比形成低电位框的晶体管设计为高耐压(例如600V耐压)。
而且，晶体管141的栅极可自脉冲产生器15输入接通信号SON。而且，晶体管142的栅极可自脉冲产生器15输入断开信号SOFF。而且，防逆流用二极管145是阳极侧连接在各晶体管(141、142)的源极及背栅，阴极侧连接在接地端GND。
如上所述，电平移位电路14在外部端子T1(可视作电压VB的电源)和接地端GND之间，相互并联地设置有使根据接通信号SON进行开关的晶体管141和电阻143串联连接的第1串联电路、及使根据断开信号SOFF进行开关的晶体管142和电阻144串联连接的第2串联电路。
而且，电平移位电路14是将第1串联电路上比电阻143接近接地端GND一侧的电压，作为使接通信号SON电平移位而生成的设定信号SSET(已移位信号)，输出到RS触发电路12的设定端子。而且，电平移位电路14是将第2串联电路上比电阻144接近接地端GND一侧的电压，作为使断开信号SOFF电平移位而生成的复位信号SRESET(已移位信号)，输出到RS触发电路12的复位端子。
而且，防逆流用二极管145起到防止反向电流自接地端GND流向第1串联电路及第2串联电路的作用。由此，避免该反向电流造成设定信号SSET或复位信号SRESET的错误信号的产生，进而，避免该反向电流造成上侧输出信号HO的错误信号的产生。例如，在电压VB由负返回正的情况下，可避免各晶体管(141、142)的寄生二极管的恢复电流流入各电阻(143、144)，造成电压下降产生设定信号SSET或复位信号SRESET的错误信号。
2.第2实施方式
其次，说明第2实施方式。另外，第2实施方式除了在电平移位电路14的构成、以及在电平移位电路14和RS触发电路12之间设有滤波电路13这些方面以外，基本上和第1实施方式共通。以下的说明重，将和第1实施方式不同之处作为重点，而省略对共通方面的说明。
图5是表示第2实施方式的开关驱动装置的整体构成的框图。如本图所示，在电平移位电路14和RS触发电路12之间，设置有滤波电路13。
滤波电路13是自端子T1侧受到驱动电力供给，对自电平移位电路14中输入的信号实施特定的滤波处理，且将该信号输出到RS触发电路12的电路。一面参照作为这些构成图的图6，一面对电平移位电路14及滤波电路13的详细构成进行说明。首先，说明电平移位电路14。
如图6所示，电平移位电路14包含N沟道型DMOS[Double-Diffused MOS]场效应晶体管(141、142)、及电阻(143、144)。
各晶体管(141、142)的源极及背栅均连接在接地端GND。晶体管141的漏极连接在滤波电路13的二个输入端(NOT电路131a和NOT电路131c)，另一方面，经由电阻143也连接在外部端子T1。晶体管142的漏极连接在滤波电路13的二个输入端(NOT电路131b和NOT电路131d)，另一方面，经由电阻144也连接在外部端子T1。另外，晶体管141及142均相较形成低电位框的晶体管设计为高耐压(例如600V耐压)。
而且，晶体管141的栅极可自脉冲产生器15输入接通信号SON。而且，晶体管142的栅极可自脉冲产生器15输入断开信号SOFF。另外，在本实施方式中，省略了第1实施方式中设置的防逆流用二极管145。但本实施方式也可以设置防逆流用二极管145。
如此的电平移位电路14在外部端子T1(可视作电压VB的电源)和接地端GND之间，相互并联地设置有使根据接通信号SON进行开关的晶体管141和电阻143串联连接的第1串联电路、以及使根据断开信号SOFF进行开关的晶体管142和电阻144串联连接的第2串联电路。
而且，电平移位电路14是将第1串联电路上比电阻143接近接地端GND一侧(图6所示的点A1和点A2)的电压，作为使接通信号SON电平移位的信号SA(已移位信号)，输出到滤波电路13(NOT电路131a及NOT电路131c)。而且，电平移位电路14是将第2串联电路上比电阻144更近的一侧(图6所示的点B1和点B2)的电压，作为使断开信号SOFF电平移位的信号SB(已移位信号)，输出到滤波电路13(NOT电路131b以及NOT电路131d)。另外，点A1和点A2可为同一点，点B1和点B2也可为同一点。
其次说明滤波电路13。如图6所示，滤波电路13包含NOT电路(131a～131d、133a、133b)、上升延迟电路(132a、132d)、下降延迟电路(132b、132c)、以及NAND电路(134a、134b)。
NOT电路131a、131b、131c、及131d分别可自电平移位电路14中输入各个信号SA、信号SB、信号SA、及信号SB。而且，NOT电路131a的输出端经由上升延迟电路132a连接在NAND电路134a的一输入端，NOT电路131b的输出端依序经由下降延迟电路132b和NOT电路133a，连接在NAND电路134a的另一输入端。而且，NOT电路131c的输出端依序经由下降延迟电路132c和NOT电路133b，连接在NAND电路134b的一输入端，NOT电路131d的输出端经由上升延迟电路132d，连接在NAND电路134b的另一输入端。
NAND电路134a的输出信号可作为RS触发电路12的设定信号SSET，输出到RS触发电路12的设定端子。而且，NAND电路134b的输出信号可作为RS触发电路12的复位信号SRESET，输出到RS触发电路12的复位端子。
而且，上升延迟电路132a是对自前段侧输入的脉冲信号，实施使上升时序仅延迟预先设定的时间的上升延迟处理，再使该脉冲信号作为信号SAA输出到后段侧。下降延迟电路132b是对前段侧中输入的脉冲信号，实施使下降的时序仅延迟预先设定的时间的下降延迟处理，再使该脉冲信号作为信号SBB输出到后段侧。另外，信号SAA是用作RS触发电路12的设定侧的主信号，信号SBB是用作设定侧的屏蔽信号(屏蔽错误脉冲的信号)。
在此，「上升延迟处理」是对作为处理对象的脉冲信号，使各脉冲的开始时序延迟的处理(脉冲开始延迟处理)的一例。通过使开始时序延迟，而使该脉冲的脉宽相应地减少。而且，「下降延迟处理」是对作为处理对象的脉冲信号，使各脉冲的结束时序延迟的处理(脉冲结束延迟处理)的一例。通过使结束时序延迟，而使该脉冲的脉宽相应地增大。
而且，下降延迟电路132c是对自前段侧输入的脉冲信号，实施使下降时序仅延迟预先设定的时间的下降延迟处理，再将该脉冲信号作为信号SAB输出到后段侧。上升延迟电路132d是对自前段侧输入的脉冲信号，实施使上升时序仅延迟预先设定的时间的上升延迟处理，再将该脉冲信号作为信号SBA输出到后段侧。另外，信号SBA是用作RS触发电路12的复位侧的主信号，信号SAB是用作复位侧的屏蔽信号。
根据所述构成的滤波电路13，作为滤波处理，实施将自电平移位电路14中输入的信号SA及信号SB的脉冲中周期性相互大致重复的脉冲，视作错误脉冲进行消除的处理。
图7是表示在进行该滤波处理时，各信号的时序图的一例。图7是在信号SA及信号SB中，相应于接通信号SON及断开信号SOFF产生正确脉冲(正常的脉冲)P1及P2，但不仅如此，也成为如上所述产生错误脉冲P3～P6的状况。
如图7所示，对于设定侧的主信号SAA(对信号SA实施上升延迟处理后的信号)，在设定侧的屏蔽信号SBB(对信号SB实施下降延迟处理后的信号)的脉冲期间(图7中着色表示的期间)，将脉冲消除。其结果，在设定信号SSET中，不会产生基于错误脉冲P3及P4的脉冲。而且，对于复位侧的主信号SBA(对信号SB实施上升延迟处理后的信号)，在复位侧的屏蔽信号SAB(对信号SA实施下降延迟处理后的信号)的脉冲期间(图7中着色表示的期间)，将脉冲消除。其结果，在复位信号SRESET中，不会产生基于错误脉冲P5及P6的脉冲。
根据滤波电路13，经如此的滤波处理，可避免如上所述的错误脉冲造成上侧输出信号HO的错误信号的产生。而且，对主信号(信号SAA和信号SBA)实施上升延迟处理，对屏蔽信号(信号SBB和信号SAB)实施下降延迟处理。因此，主信号中的错误脉冲的期间即便脱离屏蔽信号的脉冲期间，只要该脱离的程度控制在经各延迟处理所得的余量(相应于延迟时间而定)，则可将该错误脉冲消除。由此，可更合理地(更确实地)进行滤波处理。
另外，关于上升延迟处理以及下降延迟处理，既可省略其中之一处理也可以将该两个处理均省略。而且，上升延迟处理或下降延迟处理中的延迟时间预先适当地设定为避免将信号SA或信号SB的正确脉冲错误消除。
3.其他
<错误信号的产生方式>
如同至此为止所说明，根据第1实施方式的开关驱动装置1，设置有防逆流用二极管145，故可避免电平移位电路14中因反向电流造成上侧输出信号HO的错误信号的产生。而且，根据第2实施方式的开关驱动装置1，设置有滤波电路13，故可避免因已移位信号的错误脉冲造成上侧输出信号HO的错误信号的产生。
在此，对于假设未设置防逆流用二极管145或滤波电路13时，上侧输出信号HO的错误信号的产生方式的若干例，一面例示图8～图11的各时序图一面进行解释。另外，这些时序图均为关于下侧输入信号LIN、上侧输入信号HIN、升压电压VB、开关电压VS、设定信号SSET、复位信号SRESET、RS触发电路12的输出信号SQ、及上侧输出信号HO的时序图。
图8是例示在上侧开关驱动部10为ON时，产生高dVS/dt(＞0)的电压变化时的时序图。如本图所示，若伴随电压VS的变化而急遽地产生电压VB，则因对晶体管141及142的寄生电容进行充电，而导致设定信号SSET及复位信号SRESET上升延迟。该延迟的程度因寄生电容的差值而不同。而且，有时也因电阻143及144的不均一，导致上升的延迟程度不同。
因如此的延迟程度的差异，而在设定信号SSET达到FF阈值(RS触发电路12辨识信号变化的电压阈值)的时序何复位信号SRESET达到FF阈值的时序中产生偏离。如图8所示，若设定信号SSET达到FF阈值，则如图8中粗线所示，上侧输出信号HO正常应保持高电平，但降落至低电平。这样一来，便产生上侧输出信号HO的错误信号。
图9是例示在上侧开关驱动部10恢复时，产生高dVS/dt(＞0)的电压变化时的时序图。如本图所示，若伴随电压VS的变化而急遽地产生电压VB，则与图8的情况相同，在设定信号SSET达到FF阈值的时序和复位信号SRESET达到FF阈值的时序中产生偏离。
如图9所示，若复位信号SRESET达到FF阈值，则如图9粗线所示，导致上侧输出信号HO正常应保持低电平，却变成高电平。这样一来，便产生上侧输出信号HO的错误信号。另外，在上侧输出信号HO变为高电平之后，若下侧输入信号LIN成为高电平，则存在因上下臂短路导致装置破损的可能性。
图10是例示在产生dVS/dt(＜0)的电压变化时(尤其着眼于寄生电容之差的情况下)的时序图。如本图所示，若伴随电压VS的变化，电压VB急遽变化而向负电位下冲，则晶体管141及142的体二极管受到顺向偏压，产生来自接地端GND的恢复电流(反向电流)。
此时，设定信号SSET以及复位信号SRESET的上升将因对晶体管141以及142的寄生电容进行充电而延迟。该延迟的程度因寄生电容之差而不同。而且，也存在因电阻143及144不均一，上升的延迟程度不同的情况。
因如此的延迟程度之差，而使设定信号SSET达到FF阈值的时序和复位信号SRESET达到FF阈值的时序中产生偏离。如图10所示，若复位信号SRESET达到FF阈值，则如图10中粗线所示，上侧输出信号HO正常应保持低电平，却变成高电平。这样一来，便产生上侧输出信号HO的错误信号。
图11是例示在产生dVS/dt(＜0)的电压变化时(尤其着眼于寄生二极管的影响的情况下)的时序图。如本图所示，若伴随电压VS的变化，电压VB急遽地变化而向负电位下冲，则晶体管141及142的体二极管受到顺向偏压，产生来自接地端GND的恢复电流(反向电流)。
此时，设定信号SSET以及复位信号SRESET的上升因对晶体管141及142的寄生电容进行充电而延迟。在此，即便两寄生电容为同等，也由于恢复电流流入晶体管141侧，而因寄生二极管的影响导致上升的延迟程度不同。因此，因和图11相同的方式，而产生上侧输出信号HO的错误信号。
根据设置有滤波电路13的第2实施方式的开关驱动装置1，可避免所述任一方式造成上侧输出信号HO的错误信号的产生。而且，根据第1实施方式的开关驱动装置1，即使省略滤波电路13，也可以避免反向电流(恢复电流)方式造成上侧输出信号HO的错误信号的产生。
另外，电压VS的急遽性变化是随着高速切换开关驱动装置的臂输出而更容易产生。因此，以往为抑制所述的错误信号的产生，而降低该切换的速度落。但是在该情况下，存在切换损耗增大，反相器的效率下降之类的缺点。在此方面，根据本实施方式的开关驱动装置1，含有避免错误信号产生的机构，因此，可进行臂输出的高速切换，从而实现反相器的效率提升。
<开关驱动装置的应用例>
其次，对开关驱动装置1的应用例进行说明。图12是表示开关驱动装置1的第1应用例的图。如图12所示，开关驱动装置1可作为晶体管N1及N2驱动，控制电动机2(例如，白色家电用的压缩机电动机或风扇电动机)的驱动电流Im的电动机驱动装置应用。另外，图12是例示三相交流电动机作为电动机2，但开关驱动装置1的驱动对象不仅限于此，二相交流电动机或直流电动机等也可成为驱动对象。
图13是表示开关驱动装置1的第2应用例的图。如图13所示，开关驱动装置1也可以作为将晶体管N1及N2相辅性(排他性)地驱动，自输入电压Vin中生成期望的输出电压Vout的同步整流型切换电源装置应用。另外，所述「相辅性(排他性)」的用词，不仅包括晶体管N1及N2的接通/断开完全颠倒的情况，也包括考虑到防止直通电流的观点而设置晶体管N1及N2的同时断开期间的情况。
图14是表示开关驱动装置1的第3应用例的图。如图14所示，开关驱动装置1也可以作为将晶体管N1驱动，自输入电压Vin中生成期望的输出电压Vout的非同步整流型切换电源装置应用。
如上所述，对本实用新型的实施方式等进行了说明，但本实用新型的构成除了所述实施方式之外，在不脱离实用新型精神的范围内便可实施各种变更。即，所述实施方式应认为在所有方面仅为例示，故并未限制本实用新型，本实用新型的技术范围并非由所述实施方式的说明解释，而是由权利要求范围解释，且应理解属于和权利要求范围均等的意义及范围内的全部变更均包含于本实用新型的技术范围内。
[工业上的利用性]
本实用新型可较佳地应用于例如白色家电用电动机驱动器。

Claims (11)

1.一种信号传输电路，其包含将第1输入信号及第2输入信号各自进行电平移位，且分别作为第1已移位信号及第2已移位信号输出的电平移位电路，其特征在于：
所述电平移位电路是在电源和接地端之间，相互并联地设置有使根据第1输入信号进行开关的第1切换元件和电阻串联连接的第1串联电路、以及使根据第2输入信号进行开关的第2切换元件和电阻串联连接的第2串联电路，且
将第1串联电路上的电压作为第1已移位信号，将第2串联电路上的电压作为第2已移位信号，分别进行输出，且
包含防止反向电流自所述接地端流向第1串联电路及第2串联电路的防逆流部。
2.根据权利要求1所述的信号传输电路，其特征在于：
所述防逆流部是设置在第1串联电路及第2串联电路与所述接地端之间的二极管。
3.根据权利要求2所述的信号传输电路，其特征在于包含：
输入有第1已移位信号及第2已移位信号分别作为设定信号及复位信号的RS触发电路。
4.一种信号传输电路，其特征在于：其包含
电平移位电路，将第1输入信号及第2输入信号的各脉冲信号进行电平移位，且分别作为第1已移位信号及第2已移位信号；以及
滤波电路，对第1已移位信号及第2已移位信号，实施滤波处理；
所述电平移位电路是在电源和接地端之间相互并联地设置有使根据第1输入信号进行开关的第1切换元件和电阻串联连接的第1串联电路、以及使根据第2输入信号进行开关的第2切换元件和电阻串联连接的第2串联电路，且
将第1串联电路上的电压作为第1已移位信号，将第2串联电路上的电压作为第2已移位信号，
所述滤波电路是对第1已移位信号实施脉冲结束延迟处理，生成和第2已移位信号对应的屏蔽信号，并且对第2已移位信号实施脉冲结束延迟处理，生成和第1已移位信号对应的屏蔽信号，且
作为所述滤波处理，在所述屏蔽信号的脉冲期间，进行将第1已移位信号及第2已移位信号的脉冲消除的处理。
5.根据权利要求4所述的信号传输电路，其特征在于包含：
输入经实施所述滤波处理的第1已移位信号及第2已移位信号分别作为设定信号以及复位信号的RS触发电路。
6.一种信号传输电路，其特征在于：其包含
电平移位电路，将第1输入信号及第2输入信号的各脉冲信号进行电平移位，且分别作为第1已移位信号及第2已移位信号；以及
滤波电路，对第1已移位信号及第2已移位信号实施滤波处理；
所述电平移位电路是在电源和接地端之间相互并联地设置有使根据第1输入信号进行开关的第1切换元件和电阻串联连接的第1串联电路、以及使根据第2输入信号进行开关的第2切换元件和电阻串联连接的第2串联电路，且
将第1串联电路上的电压作为第1已移位信号，将第2串联电路上的电压作为第2已移位信号，
所述滤波电路是基于第1已移位信号，生成和第2已移位信号对应的屏蔽信号，并且基于第2已移位信号，生成和第1已移位信号对应的屏蔽信号，且
在对第1已移位信号及第2已移位信号实施脉冲开始延迟处理之后，作为所述滤波处理，在所述屏蔽信号的脉冲期间，进行将第1已移位信号及第2已移位信号的脉冲消除的处理。
7.根据权利要求6所述的信号传输电路，其特征在于：
所述滤波电路是通过对第1已移位信号实施脉冲结束延迟处理，而生成和第2已移位信号对应的屏蔽信号，且
通过对第2已移位信号实施脉冲结束延迟处理，而生成和第1已移位信号对应的屏蔽信号。
8.根据权利要求6至7中任一项所述的信号传输电路，其特征在于包含：
输入经实施所述滤波处理的第1已移位信号及第2已移位信号分别作为设定信号以及复位信号的RS触发电路。
9.一种开关驱动装置，其特征在于包含：
根据权利要求3、5以及8中任一项所述的信号传输电路；以及
驱动器，生成和所述RS触发电路的输出对应的输出信号，供给到开关。
10.根据权利要求9所述的开关驱动装置，其特征在于：
驱动所述开关，控制电动机电流。
11.根据权利要求9所述的开关驱动装置，其特征在于：
驱动所述开关，自输入电压生成期望的输出电压。
CN2012200598098U 2011-02-22 2012-02-20 信号传输电路及使用其的开关驱动装置 Expired - Lifetime CN202503491U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-35997 2011-02-22
JP2011035997A JP5677129B2 (ja) 2011-02-22 2011-02-22 信号伝達回路及びこれを用いたスイッチ駆動装置

Publications (1)

Publication Number Publication Date
CN202503491U true CN202503491U (zh) 2012-10-24

Family

ID=46652243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012200598098U Expired - Lifetime CN202503491U (zh) 2011-02-22 2012-02-20 信号传输电路及使用其的开关驱动装置

Country Status (3)

Country Link
US (1) US8558585B2 (zh)
JP (1) JP5677129B2 (zh)
CN (1) CN202503491U (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066989A (zh) * 2012-12-20 2013-04-24 西安电子科技大学 含有数字滤波功能的单电源电平移位电路
CN104904121A (zh) * 2013-06-25 2015-09-09 富士电机株式会社 信号传递电路
CN108684213A (zh) * 2016-08-18 2018-10-19 富士电机株式会社 半导体模块、在半导体模块中使用的开关元件的选定方法以及开关元件的芯片设计方法
CN111181361A (zh) * 2020-01-10 2020-05-19 电子科技大学 一种应用于宽禁带功率器件分段驱动电路的电平位移器
CN111771333A (zh) * 2018-03-01 2020-10-13 罗姆股份有限公司 信号传输电路、开关驱动装置以及功率模块
CN112640278A (zh) * 2019-03-29 2021-04-09 富士电机株式会社 驱动电路
CN113472330A (zh) * 2021-06-09 2021-10-01 美的集团(上海)有限公司 抑制噪声的电路

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6094032B2 (ja) * 2011-08-26 2017-03-15 サンケン電気株式会社 レベルシフト回路
US8723584B2 (en) * 2012-05-03 2014-05-13 Conexant Systems, Inc. Low power dual voltage mode receiver
KR20130135588A (ko) * 2012-06-01 2013-12-11 에스케이하이닉스 주식회사 파워 트래킹 회로 및 이를 포함하는 반도체 장치
JP5862520B2 (ja) * 2012-08-31 2016-02-16 三菱電機株式会社 逆レベルシフト回路
JP6248649B2 (ja) * 2014-01-23 2017-12-20 株式会社デンソー 絶縁通信装置
US9537478B2 (en) * 2014-03-06 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6444647B2 (ja) * 2014-08-06 2018-12-26 ルネサスエレクトロニクス株式会社 半導体装置
DE112016006269B4 (de) 2016-01-22 2024-07-18 Mitsubishi Electric Corporation Steuerschaltung
CN108604855B (zh) * 2016-07-13 2020-07-03 富士电机株式会社 功率模块
JP6731884B2 (ja) * 2017-05-19 2020-07-29 三菱電機株式会社 ハイサイドゲート駆動回路、半導体モジュール、および３相インバータシステム
US10686438B2 (en) 2017-08-29 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Glitch preventing input/output circuits
DE102018110561A1 (de) 2017-08-29 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Störimpuls-verhindernde eingabe/ausgabe-schaltungen
US10439503B1 (en) * 2018-09-05 2019-10-08 Texas Instruments Incorporated Methods, apparatus, and systems to facilitate high side control of a switching power converter
JP7395831B2 (ja) * 2019-03-11 2023-12-12 富士電機株式会社 駆動回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2713992B2 (ja) * 1988-06-10 1998-02-16 株式会社日立製作所 ループ閉成スイッチ回路
JP3372171B2 (ja) * 1995-08-29 2003-01-27 東芝マイクロエレクトロニクス株式会社 半導体装置
JP3429937B2 (ja) * 1996-01-12 2003-07-28 三菱電機株式会社 半導体装置
JPH09326687A (ja) * 1996-06-04 1997-12-16 Citizen Watch Co Ltd 半導体集積回路
JP4311887B2 (ja) * 2001-04-18 2009-08-12 三菱電機株式会社 信号処理装置
US6856175B2 (en) * 2002-12-12 2005-02-15 General Electric Company Ultrasound transmitter with voltage-controlled rise/fall time variation
JP4113491B2 (ja) * 2003-12-15 2008-07-09 三菱電機株式会社 半導体装置
CN100413073C (zh) * 2005-03-30 2008-08-20 中芯国际集成电路制造(上海)有限公司 用于避免多电源输入/输出的瞬态短路电流的集成电路
JP5082574B2 (ja) * 2007-05-07 2012-11-28 三菱電機株式会社 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066989A (zh) * 2012-12-20 2013-04-24 西安电子科技大学 含有数字滤波功能的单电源电平移位电路
CN103066989B (zh) * 2012-12-20 2015-06-17 西安电子科技大学 含有数字滤波功能的单电源电平移位电路
CN104904121A (zh) * 2013-06-25 2015-09-09 富士电机株式会社 信号传递电路
CN104904121B (zh) * 2013-06-25 2017-08-08 富士电机株式会社 信号传递电路
CN108684213A (zh) * 2016-08-18 2018-10-19 富士电机株式会社 半导体模块、在半导体模块中使用的开关元件的选定方法以及开关元件的芯片设计方法
CN108684213B (zh) * 2016-08-18 2021-08-27 富士电机株式会社 半导体模块、在半导体模块中使用的开关元件的选定方法以及开关元件的芯片设计方法
CN111771333A (zh) * 2018-03-01 2020-10-13 罗姆股份有限公司 信号传输电路、开关驱动装置以及功率模块
CN111771333B (zh) * 2018-03-01 2024-05-03 罗姆股份有限公司 信号传输电路、开关驱动装置以及功率模块
CN112640278A (zh) * 2019-03-29 2021-04-09 富士电机株式会社 驱动电路
CN111181361A (zh) * 2020-01-10 2020-05-19 电子科技大学 一种应用于宽禁带功率器件分段驱动电路的电平位移器
CN113472330A (zh) * 2021-06-09 2021-10-01 美的集团(上海)有限公司 抑制噪声的电路
CN113472330B (zh) * 2021-06-09 2023-11-03 美的集团(上海)有限公司 抑制噪声的电路

Also Published As

Publication number Publication date
US20120212270A1 (en) 2012-08-23
US8558585B2 (en) 2013-10-15
JP5677129B2 (ja) 2015-02-25
JP2012175437A (ja) 2012-09-10

Similar Documents

Publication Publication Date Title
CN202503491U (zh) 信号传输电路及使用其的开关驱动装置
CN101304209B (zh) 半导体装置
CN105391298B (zh) 开关转换器控制
CN102843025B (zh) 用于pfc电路的控制电路、控制方法及电源***
CN102150342B (zh) 不间断电源设备
CN102097831B (zh) 充放电控制电路、方法以及电池***
JP5488550B2 (ja) ゲート駆動回路および電力変換装置
CN202503489U (zh) 接地保护电路及使用其的开关驱动装置
CN103378725B (zh) 具有多功能引脚的控制器及转换控制器
CN101107772A (zh) 同步整流开关调节器、其控制电路，及控制其操作的方法
CN103222194B (zh) 利用半导体衬底中的电阻的电平移动电路
CN108566104B (zh) 一种同步整流控制电路
CN102027663A (zh) 降压开关稳压器
CN102570809B (zh) 短路保护电路及方法
CN102148614B (zh) 脉冲产生电路及方法、基准电压产生及其推动电路及方法
CN103516206A (zh) 开关式电源及其操作方法
CN102629864A (zh) 产生信号的方法及其结构
CN110391736A (zh) Buck变换器的控制电路
CN106664045A (zh) 功率转换装置
CN101860180B (zh) Mos管驱动装置及电源模块
CN104348337A (zh) 半导体元件的驱动电路
CN202503490U (zh) 减电压保护电路及使用其的开关驱动装置
CN107040250A (zh) 一种电压模式驱动电路
CN101989807B (zh) 具有缩短停滞时间的电源转换驱动电路及***
CN102324925B (zh) 用于高压集成电路的电平转换电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20121024