JP6094032B2 - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP6094032B2 JP6094032B2 JP2012005100A JP2012005100A JP6094032B2 JP 6094032 B2 JP6094032 B2 JP 6094032B2 JP 2012005100 A JP2012005100 A JP 2012005100A JP 2012005100 A JP2012005100 A JP 2012005100A JP 6094032 B2 JP6094032 B2 JP 6094032B2
- Authority
- JP
- Japan
- Prior art keywords
- level shift
- resistor
- shift power
- difference
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 22
- 238000010586 diagram Methods 0.000 description 14
- 101150110971 CIN7 gene Proteins 0.000 description 12
- 101150110298 INV1 gene Proteins 0.000 description 12
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 12
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 11
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 11
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 101100102849 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VTH1 gene Proteins 0.000 description 9
- 230000007423 decrease Effects 0.000 description 9
- 101150088150 VTH2 gene Proteins 0.000 description 8
- 101150070189 CIN3 gene Proteins 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
図1は、実施例1のレベルシフト回路の構成を示す回路図である。図1に示す実施例1のレベルシフト回路は、図11に示す従来のレベルシフト回路に対して、レベルシフト基準電位が負電位に下がったことを検出してスイッチング素子Q1の動作を安全且つ確実に停止するスイッチング動作停止部として、インバータINV1〜INV3、フリップフロップFF2、アンド回路AD1を設けたことを特徴とする。
図3は、実施例2のレベルシフト回路の構成を示す回路図である。図1に示す実施例1のレベルシフト回路は、スイッチング動作停止部をハイサイドにインバータINV3、フリップフロップFF2、アンド回路AD1を設けたが、図3に示す実施例2のレベルシフト回路は、スイッチング動作停止部をローサイドにダウンエッジワンショット回路12、コンパレータOP1、フリップフロップFF3、アンド回路AD2を設けたことを特徴とする。
図5は、実施例3のレベルシフト回路の構成を示す回路図である。図1に示す実施例1のレベルシフト回路は、レベルシフト電源が負電位になったときに、セット信号とリセット信号との両方の信号に基づいて、スイッチング素子Q1を停止させていたが、図5に示す実施例3のレベルシフト回路は、レベルシフト電源が負電位になったときに、セット信号又はリセット信号の一方の信号に基づいて、スイッチング素子Q1を停止させたことを特徴とする。
図8は、実施例3の変形例のレベルシフト回路の構成を示す回路図である。図5に示す実施例3のレベルシフト回路は、レベルシフト基準電位が負電位であるときに、セット信号に基づいてスイッチング素子Q1を停止させるために、抵抗R1の一端にインバータINV3の入力端子を接続し、D型フリップフロップDFFのクロック端子CLKにインバータINV5の出力端子を接続していた。
図9は、実施例4のレベルシフト回路の構成を示す回路図である。図9に示す実施例4のレベルシフト回路は、図5に示す実施例3のレベルシフト回路に対して、さらに、抵抗R5、抵抗R6、トランジスタMN1,MN2を備える。抵抗R1の両端には抵抗R5とトランジスタMN1との直列回路が接続される。抵抗R2の両端には抵抗R6とトランジスタMN2との直列回路が接続される。
図10は、実施例4の変形例のレベルシフト回路の構成を示す回路図である。図9に示す実施例4のレベルシフト回路は、レベルシフト基準電位が負電位であるときに、セット信号に基づいてスイッチング素子Q1を停止させるために、抵抗R5の一端にインバータINV3の入力端子を接続し、D型フリップフロップDFFのクロック端子CLKにインバータINV5の出力端子を接続していた。
MN1〜MN4 トランジスタ
INV1〜INV7 インバータ
FF1〜FF3 フリップフロップ
DFF D型フリップフロップ
E1,E2 電源
Q1 スイッチング素子
L 負荷
C1 コンデンサ
OP1 コンパレータ
AD1,AD2 アンド回路
BF1 バッファ
10 パルス生成回路
12 ダウンエッジワンショット回路
Claims (4)
- 一端がレベルシフト電源の正極に接続された第1抵抗と、
前記第1抵抗の他端にドレインが接続され、ソースがグランドに接続された第1のN型MOSFETと、
前記第1抵抗と同じ抵抗値を有し、一端が前記レベルシフト電源の正極に接続された第2抵抗と、
前記第2抵抗の他端にドレインが接続され、ソースがグランドに接続された第2のN型MOSFETと、
入力信号に基づいて前記第1のN型MOSFETと前記第2のN型MOSFETとのオン/オフを制御するパルス生成回路と、
前記第1のN型MOSFETがオンである場合に、前記第1抵抗の両端電圧が前記レベルシフト電源の正極電位と第1しきい値との差分を超えたときセット信号を生成し、前記第2のN型MOSFETがオンである場合に、前記第2抵抗の両端電圧が前記レベルシフト電源の正極電位としきい値との差分を超えたときリセット信号を生成する制御部と、
前記制御部により生成されたセット信号とリセット信号とに基づいて前記入力信号をレベルシフトした出力信号を出力してスイッチング素子を動作させるフリップフロップと、
前記レベルシフト電源の負極が、前記スイッチング素子の主電極と負荷に接続される接続点に接続され、前記接続点におけるレベルシフト基準電位が負電位に下がったことを検出して前記スイッチング素子の動作を停止させるスイッチング動作停止部と、
を備え、
前記スイッチング動作停止部は、前記第2抵抗の両端電圧が前記レベルシフト電源の正極電位と前記第1しきい値との差分よりも大きい、前記レベルシフト電源の正極電位と前記第1しきい値よりも小さい第2しきい値との差分に達しない場合に、前記スイッチング素子の動作を停止させることを特徴とするレベルシフト回路。 - 一端がレベルシフト電源の正極に接続された第1抵抗と、
前記第1抵抗の他端にドレインが接続され、ソースがグランドに接続された第1のN型MOSFETと、
前記第1抵抗と同じ抵抗値を有し、一端が前記レベルシフト電源の正極に接続された第2抵抗と、
前記第2抵抗の他端にドレインが接続され、ソースがグランドに接続された第2のN型MOSFETと、
一端がレベルシフト電源の正極に接続された第3抵抗と、
前記第3抵抗の他端にドレインが接続され、ソースが前記第1のN型MOSFETのドレインに接続され、ゲートが前記第2のN型MOSFETのドレインに接続された第3のN型MOSFETと、
前記第3抵抗と同じ抵抗値を有し、一端がレベルシフト電源の正極に接続された第4抵抗と、
前記第4抵抗の他端にドレインが接続され、ソースが前記第2のN型MOSFETのドレインに接続され、ゲートが前記第1のN型MOSFETのドレインに接続された第4のN型MOSFETと、
入力信号に基づいて前記第1のN型MOSFETと前記第2のN型MOSFETとのオン/オフを制御するパルス生成回路と、
前記第1のN型MOSFETがオンである場合に、前記第3抵抗の両端電圧が前記レベルシフト電源の正極電位としきい値との差分を超えたときセット信号を生成し、前記第2のN型MOSFETがオンである場合に、前記第4抵抗の両端電圧が前記レベルシフト電源の正極電位と第1しきい値との差分を超えたときリセット信号を生成する制御部と、
前記制御部により生成されたセット信号とリセット信号とに基づいて前記入力信号をレベルシフトした出力信号を出力してスイッチング素子を動作させるフリップフロップと、
前記レベルシフト電源の負極が、前記スイッチング素子の主電極と負荷に接続される接続点に接続され、前記接続点におけるレベルシフト基準電位が負電位に下がったことを検出して前記スイッチング素子の動作を停止させるスイッチング動作停止部とを備え、
前記スイッチング動作停止部は、前記第4抵抗の両端電圧に基づいて、前記第4抵抗の両端電圧が前記レベルシフト電源の正極電位と前記第1しきい値との差分よりも大きい、前記レベルシフト電源の正極電位と前記第1しきい値よりも小さい第2しきい値との差分に達しない場合に、前記レベルシフト基準電位が負電位に下がったことを検出して前記スイッチング素子の動作を停止させることを特徴とするレベルシフト回路。 - 前記制御部は、
前記第1抵抗の両端電圧がレベルシフト電源の正極電位と前記第1しきい値との差分を超えたときにハイレベルを前記フリップフロップに出力する第1インバータと、
前記第2抵抗の両端電圧が前記レベルシフト電源の正極電位と前記しきい値との差分を超えたときにハイレベルを前記フリップフロップに出力する第2インバータとを備え、
前記スイッチング動作停止部は、
前記第2抵抗の両端電圧が前記レベルシフト電源の正極電位と前記第1しきい値との差分よりも大きい前記レベルシフト電源の正極電位と前記第2しきい値との差分を超えたときにハイレベルを出力する第3インバータと、
前記第2抵抗の両端電圧が前記レベルシフト電源の正極電位と前記第1しきい値との差分よりも大きく且つ前記レベルシフト電源の正極電位と前記第2しきい値との差分よりも小さいときに前記第3インバータの出力に基づき前記スイッチング素子の動作を停止させる動作停止部と、を備えることを特徴とする請求項1記載のレベルシフト回路。 - 一端がレベルシフト電源の正極に接続された第1抵抗と、
前記第1抵抗の他端にドレインが接続され、ソースがグランドに接続された第1のN型MOSFETと、
前記第1抵抗と同じ抵抗値を有し、一端が前記レベルシフト電源の正極に接続された第2抵抗と、
前記第2抵抗の他端にドレインが接続され、ソースがグランドに接続された第2のN型MOSFETと、
入力信号に基づいて前記第1のN型MOSFETと前記第2のN型MOSFETとのオン/オフを制御するパルス生成回路と、
前記第1のN型MOSFETがオンである場合に、前記第1抵抗の両端電圧が前記レベルシフト電源の正極電位と第1しきい値との差分を超えたときセット信号を生成し、前記第2のN型MOSFETがオンである場合に、前記第2抵抗の両端電圧が前記レベルシフト電源の正極電位としきい値との差分を超えたときリセット信号を生成する制御部と、
前記制御部により生成されたセット信号とリセット信号とに基づいて前記入力信号をレベルシフトした出力信号を出力してスイッチング素子を動作させるフリップフロップと、
前記レベルシフト電源の負極が、前記スイッチング素子の主電極と負荷に接続される接続点に接続され、前記接続点におけるレベルシフト基準電位が負電位に下がったことを検出して前記スイッチング素子の動作を停止させるスイッチング動作停止部と、
を備え、
前記制御部は、
前記第1抵抗の両端電圧がレベルシフト電源の正極電位と前記第1しきい値との差分を超えたときにハイレベルを前記フリップフロップに出力する第1インバータと、
前記第2抵抗の両端電圧が前記レベルシフト電源の正極電位と前記しきい値との差分を超えたときにハイレベルを前記フリップフロップに出力する第2インバータとを備え、
前記スイッチング動作停止部は、
前記第1抵抗の両端電圧が前記レベルシフト電源の正極電位と前記第1しきい値との差分よりも大きい、前記レベルシフト電源の正極電位と前記第1しきい値よりも小さい第2しきい値との差分を超えたときにハイレベルを出力する第3インバータと、
前記第1抵抗の両端電圧が前記レベルシフト電源の正極電位と前記第1しきい値との差分よりも大きく且つ前記レベルシフト電源の正極電位と前記第2しきい値との差分よりも小さいときに前記第3インバータの出力に基づき前記スイッチング素子の動作を停止させる動作停止部と、
を備えることを特徴とするレベルシフト回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012005100A JP6094032B2 (ja) | 2011-08-26 | 2012-01-13 | レベルシフト回路 |
US13/712,316 US8686785B2 (en) | 2011-08-26 | 2012-12-12 | Level shifter |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011184590 | 2011-08-26 | ||
JP2011184590 | 2011-08-26 | ||
JP2012005100A JP6094032B2 (ja) | 2011-08-26 | 2012-01-13 | レベルシフト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013066147A JP2013066147A (ja) | 2013-04-11 |
JP6094032B2 true JP6094032B2 (ja) | 2017-03-15 |
Family
ID=48189224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012005100A Active JP6094032B2 (ja) | 2011-08-26 | 2012-01-13 | レベルシフト回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8686785B2 (ja) |
JP (1) | JP6094032B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5825144B2 (ja) * | 2012-02-28 | 2015-12-02 | 富士電機株式会社 | 半導体装置およびハイサイド回路の駆動方法 |
US20140002140A1 (en) * | 2012-06-28 | 2014-01-02 | Yen-Ping Wang | Level shifter capable of pulse filtering and bridge driver using the same |
WO2015027209A2 (en) | 2013-08-22 | 2015-02-26 | Kiverdi, Inc. | Microorganisms for biosynthesis of limonene on gaseous substrates |
US10523183B2 (en) | 2018-01-31 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dynamic high voltage (HV) level shifter with temperature compensation for high-side gate driver |
US10270448B1 (en) | 2018-05-16 | 2019-04-23 | Nxp B.V. | Level shifter circuit with transistor drive strength variation compensation |
US10734892B2 (en) * | 2018-09-27 | 2020-08-04 | Psemi Corporation | Level shifter for power applications |
WO2024063683A1 (en) * | 2022-09-21 | 2024-03-28 | Fingerprint Cards Anacatum Ip Ab | Level shifting circuitry |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003324937A (ja) * | 2002-05-09 | 2003-11-14 | Mitsubishi Electric Corp | 駆動装置 |
JP3739723B2 (ja) * | 2002-05-21 | 2006-01-25 | 三菱電機株式会社 | パワーデバイスの駆動回路 |
JP4113491B2 (ja) * | 2003-12-15 | 2008-07-09 | 三菱電機株式会社 | 半導体装置 |
JP4531500B2 (ja) * | 2004-01-06 | 2010-08-25 | 三菱電機株式会社 | 半導体装置および半導体装置モジュール |
JP3900178B2 (ja) * | 2004-11-04 | 2007-04-04 | 富士電機デバイステクノロジー株式会社 | レベルシフト回路 |
JP2006157367A (ja) * | 2004-11-29 | 2006-06-15 | Sanken Electric Co Ltd | 信号伝達回路 |
US7236020B1 (en) * | 2004-12-17 | 2007-06-26 | 02Micro Inc. | Pulse translation method from low to high voltage level in half and full bridge application |
JP5018866B2 (ja) * | 2009-11-19 | 2012-09-05 | サンケン電気株式会社 | レベルシフト回路及びスイッチング電源装置 |
JP5677129B2 (ja) * | 2011-02-22 | 2015-02-25 | ローム株式会社 | 信号伝達回路及びこれを用いたスイッチ駆動装置 |
TWI446713B (zh) * | 2011-03-11 | 2014-07-21 | Richtek Technology Corp | 改良抗雜訊的浮接閘驅動器電路結構及其方法 |
-
2012
- 2012-01-13 JP JP2012005100A patent/JP6094032B2/ja active Active
- 2012-12-12 US US13/712,316 patent/US8686785B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20130181763A1 (en) | 2013-07-18 |
JP2013066147A (ja) | 2013-04-11 |
US8686785B2 (en) | 2014-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6094032B2 (ja) | レベルシフト回路 | |
JP6428939B2 (ja) | 半導体装置 | |
JP2006296119A (ja) | 半導体スイッチング素子の駆動回路 | |
JP2011077629A (ja) | 半導体回路 | |
JP4287864B2 (ja) | 駆動回路 | |
CN104142702B (zh) | 输出电路以及电压信号输出方法 | |
JP6442262B2 (ja) | 電圧検出回路 | |
JP5003588B2 (ja) | 半導体回路 | |
CN107078734B (zh) | 驱动电路 | |
JP6747371B2 (ja) | 高圧レベルシフト回路及び駆動装置 | |
CN105553236A (zh) | 驱动电路 | |
JP2010124047A (ja) | レベルシフト回路 | |
JP2009296390A (ja) | スイッチング駆動回路 | |
JP5936564B2 (ja) | 駆動回路 | |
JP5979162B2 (ja) | パワーオンリセット回路 | |
JP5634233B2 (ja) | 絶縁型スイッチング電源 | |
JP5360261B2 (ja) | 半導体回路 | |
JP6628564B2 (ja) | 半導体リレーモジュールの制御回路 | |
JP5673434B2 (ja) | 半導体装置 | |
JP2006279765A (ja) | ヒステリシスコンパレータ | |
JP7136622B2 (ja) | レベル変換回路 | |
JP2008017268A (ja) | 電流制限回路 | |
JP2017050916A (ja) | 負荷駆動装置 | |
JP2014168131A (ja) | Cmosインバータ回路 | |
JP5936577B2 (ja) | レベルシフト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6094032 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |