CN201548484U - 通用多路数字图像模拟源 - Google Patents

Abstract

本实用新型公开了一种通用多路数字图像模拟源，包括USB\网络接口卡和若干个功能子卡，USB\网络接口卡和各个功能子卡之间通过背板总线相互连接，所述的USB\网络接口卡包括一核心处理器，核心处理器与开关、12C总线、FPGA、驱动分别连接，FPGA与USB/网络收发单元连接，驱动与背板总线连接；所述的各个功能子卡能够同时完成相应线路图像模拟源的发送，每个功能子卡由存储器、FPGA控制器、LVDS输出驱动依次连接。本实用新型采用FPGA作为控制器处理图像，可编程时钟与FPGA内部PLL相结合做为时钟源，利用LVDS接口实时可控输出图像，可同时输出8路图像数据，每路数据可分别控制其辅助数据、输出数据格式、输出数据时钟、输出图像的起始行和终止行等信息。

Description

通用多路数字图像模拟源

技术领域

本实用新型属于电子与信息技术领域，具体涉及一种通用多路数字图像模拟源。

背景技术

在化学品检测、医学成像、水果检测、航电测量等领域，相机正朝着多路、多速率、多数据格式的方面发展。比如经常会用的多光谱相机、面阵相机、线阵相机等。每一种相机都拥有其独特的特性，多光谱相机的图像数据由红谱段、绿谱段、蓝谱段、近红外谱段四路数据组成；线阵数据则只有一路数据。高速率的相机也源源不断的产生，比如CCD相机的像元时钟范围从10MHz～40MHz，而随着电子信息技术的不断发展，其频率范围即将超过100MHz。

作为接收相机数据的后续处理设备，首当其冲的就是要与相机输出接口保持一致，设备必须经过严格的测试后方能投入使用.如果在每一次的测试过程中，后续处理设备均与其前端的CCD相机***对接，势必会造成时间和物力的浪费.为了保证图像处理后续设备(如图像压缩设备)研发和测试的顺利进行。

以往的图像模拟源性能比较单一，只能以固定的像元时钟和特定的数据格式发送图像，且相机数据前导部分的图像辅助数据进行更改时也较麻烦。这就造成开发相机后续处理设备时也需根据不同的相机要求，开发相应的图像模拟源作为其检测设备。而模拟源实现过程是有很多相似之处的，每次的再次设计研发都会构成重复工作，浪费时间、精力、物力。

发明内容

本实用新型的目的是提供一种通用多路数字图像模拟源，解决现有技术中存在的发送速度比较单一，发送格式单一，需根据不同的相机要求，开发相应的图像模拟源作为其检测设备的问题。

本实用新型所采用的技术方案是，一种通用多路数字图像模拟源，包括USB\网络接口卡和若干个功能子卡，USB\网络接口卡和各个功能子卡之间通过背板总线相互连接，所述的USB\网络接口卡包括一核心处理器，核心处理器与开关、12C总线、FPGA、驱动分别连接，FPGA与USB/网络收发单元连接，驱动与背板总线连接；所述的各个功能子卡能够同时完成相应线路图像模拟源的发送，每个功能子卡由存储器、FPGA控制器、LVDS输出驱动依次连接。

本实用新型的通用多路数字图像模拟源，其特征还在于：

所述的存储器包括FLASH主存储芯片和SDRAM辅助存储芯片组成。

所述的功能子卡中，FPGA控制器与总线缓冲驱动器、外部时钟分别连接，总线缓冲驱动器通过背板串行总线及CCD模拟输出板对外输出。

本实用新型装置的有益效果是，可以方便地设置图像模拟源输出的数据发送格式、时序，人为的控制图像模拟源中的图像数据，输出速度明显提高，从而达到通用的技术要求，输出像元时钟可以在1MHz～100MHz范围根据需求变动而不影响图像输出数据，结构简单。

附图说明

图1是本实用新型装置实施例的实现框图；

图2是本实用新型装置实施例的功能子卡实现框图；

图3是本实用新型装置实施例的功能子卡具体实现功能图；

图4是本实用新型装置实施例的功能子卡数据输出时序图。

图中，1.USB\网络接口卡，2.功能子卡，3.核心处理器，4.开关，5.12C总线，6.FPGA，7.USB/网络收发单元，8.驱动，9.存储器，10.FPGA控制器，11.LVDS输出驱动，12.背板总线，13.计算机，14.FLASH主存储芯片，15.SDRAM辅助存储芯片，16.总线缓冲驱动器，17.外部时钟，18.背板串行总线，19.CCD模拟输出板。

具体实施方式

下面结合附图和具体实施方式对本实用新型进行详细说明。

本实用新型的图像模拟源与计算机(上位机)连接，涉及到线阵、多光谱、小面阵相机图像数据的存储、拼接、转移和同步输出技术。

如图1，本实用新型装置的结构是，包括USB\网络接口卡1和功能子卡2，USB\网络接口卡1和各功能子卡2之间通过背板总线12相互连接，达到高速传输与控制的目的。所述的USB\网络接口卡1包括有核心处理器3，核心处理器3与开关4、12C总线5、FPGA6、驱动8分别连接，FPGA6与USB/网络收发单元7连接，驱动8与背板总线12连接；所述的功能子卡2包括有若干个，能够同时完成相应线路图像模拟源的发送，每个功能子卡2由存储器9、FPGA控制器10、LVDS输出驱动11构成。功能子卡2按照配置，可以一卡多用，灵活的完成多光谱、面阵、线阵、高分CCD等相机数据的输出功能。上位机计算机13利用VC编写用户界面，可以将图像数据通过USB\网络接口卡1加载到各功能子卡2上。另外，图像的输出格式配置信息也通过该接口加载到各功能子卡2上。

如图2所示为本实用新型实施例功能子卡的内部结构，包括有8个同样的功能子卡，可以同时完成8路图像模拟源的发送，因为各个功能子卡的结构一致，因此可以根据实际需要进行增减。每个功能子卡由存储器9(包括一个FLASH主存储芯片14和一个SDRAM辅助存储芯片15组成)、FPGA控制器10、LVDS输出驱动11依次连接，FPGA控制器10与总线缓冲驱动器16、外部时钟17分别连接，外部时钟17包括同样的外部时钟A和外部时钟B组成，总线缓冲驱动器16通过背板串行总线18及CCD模拟输出板19对外输出。

如图3，功能子卡2在FPGA内部具体的功能模块是，分别包括FLASH控制接口、数据寄存与缓存、时序控制与发生、数据融合等功能。首先，FPGA中的时序控制器根据配置寄存器阵列中的值输出控制时钟、取相时钟、数据融合时钟；然后FLASH存储器在时序控制器取相时钟的控制下输入/输出图像数据，SDRAM做为中间的缓存，输出或接收FLASH图像数据，借着图像数据与辅助数据寄存器中的辅助数据进入数据融合单元，按照配置寄存器中的配置以及时序控制器的时钟输出最终符合一定输出要求的数据。在这个过程中时序控制器起到了决定性的作用。它采用流水线形式进行工作，协调FLASH读写速度、SDRAM读写速度、数据融合速度等几方面的时间关系。功能子卡通过背板总线接口与USB2.0接口板相连。分为两种工作方式：缺省工作方式和编程工作方式。缺省工作方式：在***上电和稳定运行阶段，各个功能子卡按照事先存储在FLASH上的数据工作，由每个功能子卡上的FPGA分别读取各自的FLASH中的图像信息，将其按配置参数转换成具有一定输出格式的数据，加载在LVDS驱动器上，经SCSI68接口输出。首先，FPGA判断对FLASH控制权限，若FPGA为主控制器，则FPGA从FLSAH的某一个固定的区域读取存于其上的控制参数，按照参数规定的模式，写可编程时钟控制，按照一定的时钟周期及时序要求输出数据；若外部控制器为主控制器，则FPGA进入等待状态，直到外部控制器释放对FLASH的控制权限，FPGA重新获取对FLASH的控制权为止。

编程工作方式：功能子卡暂停输出，由USB2.0接口卡接收上位机或设备本地配置的参数或数据，通过寻址将接收到的信息存储到相应的功能子卡FLASH中，此时，功能子卡外部的控制器获得对FLASH的控制权限。当传输完毕，功能子卡按照新接收到的信息工作，工作状态从编程工作状态转回缺省工作状态，外部控制器释放对FLASH的权限。

如图4，本实用新型装置实施例的数据输出部分包括4路信号，即像元时钟信号、行同步(门控)信号、图像辅助数据和图像数据。像元时钟信号根据实际要求需要工作在1MHz～100MHz范围，图像辅助数据和图像数据根据输出配置参数可以组合成各种输出结构。

在以往的图像模拟源中，由于采用固定的晶振做为时序发生的基础，因而限定了其输出只能在固定的几个频率点工作，在本实用新型中采用了外部时钟(包括可编程时钟与FPGA内部的PLL相结合的时钟)输出方式，通过发送不同的时钟编程控制参数来产生1MHz～100MHz的像元时钟。

每一种相机的图像输出数据位宽都不一致，有的为5bit，有的为1bit。为了适应不同种类的图像数据输出，在FPGA软件设计中设计了流水线解码方式，一次从存储芯片中取出32bit数据，按照最终输出位数进行输出。

另外，现有技术中的图像模拟源输出数据频率受限于存储器件的读出时间，本实用新型内采用了SDRAM配合FLASH来传输图像，采用SDRAM直接在设备加电初期根据配置参数中描述的位置，从Flash存储芯片中读出图像数据，在接下来的数据输出过程图像数据直接由SDRAM输出，从而减少了输出频率的限制范围。

现有技术中的数据的发送速度比较单一，且速度≤40Mhz，这主要由存储器的速度决定，而本实用新型改用SDRAM动态调用图像数据方式发送数据，则输出速度可以达到100MHz；现有技术中的数据的发送格式单一，一种模拟源只能完成一个相机的功能，而本实用新型改用主从控制模式，可以由上位机软件根据实际动态的配置模拟源的输出类型，从而达到通用的技术要求。

Claims (3)

1.一种通用多路数字图像模拟源，其特征在于：包括USB\网络接口卡(1)和若干个功能子卡(2)，USB\网络接口卡(1)和各个功能子卡(2)之间通过背板总线(12)相互连接，

所述的USB\网络接口卡(1)包括一核心处理器(3)，核心处理器(3)与开关(4)、12C总线(5)、FPGA(6)、驱动(8)分别连接，FPGA(6)与USB/网络收发单元(7)连接，驱动(8)与背板总线(12)连接；

所述的各个功能子卡(2)能够同时完成相应线路图像模拟源的发送，每个功能子卡(2)由存储器(9)、FPGA控制器(10)、LVDS输出驱动(11)依次连接。

2.根据权利要求1所述的通用多路数字图像模拟源，其特征在于：所述的存储器(9)包括FLASH主存储芯片(14)和SDRAM辅助存储芯片(15)组成。

3.根据权利要求1所述的通用多路数字图像模拟源，其特征在于：所述的功能子卡(2)中，FPGA控制器(10)与总线缓冲驱动器(16)、外部时钟(17)分别连接，总线缓冲驱动器(16)通过背板串行总线(18)及CCD模拟输出板(19)对外输出。

Images