CN109359082B - 一种基于fpga的usb数据实时监听***及方法 - Google Patents

一种基于fpga的usb数据实时监听***及方法 Download PDF

Info

Publication number
CN109359082B
CN109359082B CN201811082851.XA CN201811082851A CN109359082B CN 109359082 B CN109359082 B CN 109359082B CN 201811082851 A CN201811082851 A CN 201811082851A CN 109359082 B CN109359082 B CN 109359082B
Authority
CN
China
Prior art keywords
data
usb
transceiver module
module
ulpi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811082851.XA
Other languages
English (en)
Other versions
CN109359082A (zh
Inventor
李彬华
段晨昊
金建辉
何春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunming University of Science and Technology
Original Assignee
Kunming University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunming University of Science and Technology filed Critical Kunming University of Science and Technology
Priority to CN201811082851.XA priority Critical patent/CN109359082B/zh
Publication of CN109359082A publication Critical patent/CN109359082A/zh
Application granted granted Critical
Publication of CN109359082B publication Critical patent/CN109359082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及一种基于FPGA的USB数据实时监听***及方法，属于电子与通信技术领域。本发明包括FPGA芯片、USB收发器模块Ⅰ、USB收发器模块Ⅱ、DDR3 SDRAM存储器；FPGA芯片包括：ULPI数据收发模块Ⅰ、ULPI数据收发模块Ⅱ、ULPI控制模块Ⅰ、ULPI控制模块Ⅱ、数据暂存模块和FPGA信号处理和协调模块。本发明过FPGA做中转，可以不通过PC机，在接入USB传输线后，对USB总线上的数据进行解包、存储、转发，实现从数据层面上看的无侵入式USB数据实时监听和采集。

Description

一种基于FPGA的USB数据实时监听***及方法
技术领域
本发明涉及一种基于FPGA的USB数据实时监听***及方法，属于电子与通信技术领域。
背景技术
FPGA(Field－Programmable Gate Array)，全称是现场可编程门阵列。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。以硬件描述语言(Verilog或VHDL)所完成的电路设计，可以通过简单的综合与布局，快速的烧录到FPGA上进行测试，是现在IC验证的技术主流。FPGA可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。同时，FPGA能够实现非常多的逻辑功能，由于内部结构灵活多变，其所包含的逻辑单元、可编程内部连线和I/O单元，在具体的应用中，都可以由用户编程，可以实现任何逻辑功能，满足各种设计需求。
USB(Universal Serial Bus)，全称为通用串行总线，是1995年Microsoft、Compaq和IBM等公司联合制定的一种较新的PC串行通信协议。USB设备比较简单，方便互动，价格比较低廉，而且作为一种串口连接，可以实现多个并用。USB接口现已成为了现在很多的数字设备(如PC机、测试计量仪器、相机、手机，以及各类嵌入式开发板)的标配接口。
但是在USB传输的过程中，都是点对点的传输。虽然现在有便携式移动电脑，已经能够比较方便的进行携带和随时的使用，但是考虑到一些特殊的工作环境和工作成本等问题，如果我们不方便，或者是不允许通过PC机来对传输线路上的数据进行实时的监测，并且对实时监测的数据在实行转发和预处理，那我们就需要其他的设备来进行数据的中转和预处理。所以有了基于FPGA的USB数据实时监听电路。
发明内容
本发明要解决的技术问题是：本发明提供一种基于FPGA的USB数据实时监听***及方法，用于以FPGA为核心芯片，辅助以USB处理芯片，完成对USB总线上的数据实时的监听和采集。
本发明技术方案是：一种基于FPGA的USB数据实时监听***，包括FPGA芯片1、USB收发器模块Ⅰ2、USB收发器模块Ⅱ3、DDR3SDRAM存储器4；
所述FPGA芯片1包括：ULPI数据收发模块Ⅰ6、ULPI数据收发模块Ⅱ7、ULPI控制模块Ⅰ8、ULPI控制模块Ⅱ9、数据暂存模块10和FPGA信号处理和协调模块12；
所述FPGA芯片1连接USB收发器模块Ⅰ2、USB收发器模块Ⅱ3、DDR3SDRAM存储器4；USB收发器模块Ⅰ2、USB收发器模块Ⅱ3通过不同的I/O口连接到FPGA芯片1，USB收发器模块Ⅰ2通过ULPI数据收发模块Ⅰ6、ULPI控制模块Ⅰ8与FPGA信号处理和协调模块12；FPGA信号处理和协调模块12通过数据暂存模块10与DDR3SDRAM存储器4连接，FPGA信号处理和协调模块12通过ULPI数据收发模块Ⅱ7、ULPI控制模块Ⅱ9与USB收发器模块Ⅱ3连接。
所述FPGA芯片1还包括数据转发模块11、后端电路5；数据转发模块11与后端电路5连接，FPGA信号处理和协调模块12与数据转发模块11连接用于把从DDR3SDRAM存储器4内读取的数据通过数据转发模块11发送给后端电路5，后端电路5由其通信协议或其接口来决定连接口的类型和通信协议类别。
所述后端电路5采用实时图像显示电路或者是能够对图像进行幸运算法处理的模块。
所述USB收发器模块Ⅰ2接收数据后，由USB3320芯片翻译成符合ULPI协议的数据信号，协同ULPI控制模块Ⅰ8和ULPI数据收发模块Ⅰ6发送到FPGA信号处理和协调模块12，ULPI数据收发模块Ⅰ6把接收到的信号还原成原始信号，再由FPGA信号处理和协调模块12复制和转发，复制的数据一份通过数据暂存模块10储存到DDR3SDRAM存储器4内，另一份再通过ULPI数据收发模块Ⅱ7翻译成ULPI信号并发送给USB收发器模块Ⅱ3，之后再发送给PC。
所述USB收发器模块Ⅰ2在与两端的设备连接时候的模式通过ULPI控制模块Ⅰ8是可选的；当USB收发器模块Ⅰ2连接的设备是主机类设备的时候，通过ULPI控制模块Ⅰ8把USB收发器模块Ⅰ2工作设置在从设备模式下；当USB收发器模块Ⅰ2连接的设备是标准的USB设备的时候，USB收发器模块Ⅰ2工作在OTG模式下，即USB收发器模块Ⅰ2做主机。
所述USB收发器模块Ⅰ2接收到的数据，通过FPGA芯片1中的FPGA信号处理和协调模块12优先保证数据能首先通过FPGA芯片1后传到USB收发器模块Ⅱ3，再发送给PC机，以还原USB的数据传输线路；其次才是对监听到数据的暂存和转发；USB数据的流向判断，数据实时监听与转存和USB通信建立的工作都是由FPGA信号处理和协调模块12完成。
所述FPGA芯片1所使用的核心芯片为Xilinx公司Spartan6系列的XC6SLX16-FTG256芯片；DDR3SDRAM存储器为镁光公司的MT41J128M16HA-15E 256MB DDR3存储芯片；所述USB收发器模块Ⅰ2、USB收发器模块Ⅱ3结构相同，其中均包括USB3320芯片和USB接口。
一种基于FPGA的USB数据实时监听方法，USB收发器模块Ⅰ2连接到可读取设备，根据可读取设备的类型，通过ULPI控制模块Ⅰ8把USB收发器模块Ⅰ2设置为不同的模式从而基于USB协议实现两边的通信；
根据USB通信协议，USB收发器模块Ⅰ2接收到传来的数据之后，由USB收发器模块Ⅰ2把USB的数据包进行翻译成符合ULPI协议的信号，再通过ULPI协议发送给FPGA芯片1中的FPGA信号处理和协调模块12进行暂存和转发；复制的数据一份通过数据暂存模块10储存到DDR3SDRAM存储器4内，另一份再通过ULPI数据收发模块Ⅱ7翻译成ULPI信号并发送给USB收发器模块Ⅱ3，之后再发送给PC，以还原USB的数据传输线路，暂存的数据再通过数据转发模块11发送给后端电路5。
所述可读取设备包括U盘或PC；当可读取设备为U盘，根据USB通信协议和USB收发器模块Ⅰ2的功能，通过ULPI控制模块Ⅰ8把USB收发器模块Ⅰ2设置为主机模式，而可读取设备U盘作为从设备工作，基于USB协议实现两边的通信；
当可读取设备为PC时，根据USB通信协议和USB收发器模块Ⅰ2的功能，通过ULPI控制模块Ⅰ8把USB收发器模块Ⅰ2设置为设备模式，而可读取设备PC作为主机工作，基于USB协议实现两边的通信。
本发明的工作原理是：
所述USB收发器模块Ⅰ2、USB收发器模块Ⅱ3包括了芯片USB3320、***电路和USB接口。由于本次发明所用到的开发板供电接口与USB收发器模块Ⅰ2、USB收发器模块Ⅱ3的供电引脚不匹配，所以引出电源引脚后通过稳压直流电源进行供电。USB收发器模块Ⅰ2、USB收发器模块Ⅱ3上的晶振时钟电路为该模块提供25MHz的时钟信号；开关STMPS2151STR控制给Micro B型USB接口提供+5V的VBUS电源。USB3320为一片ULPI收发芯片，将通过该芯片的数据进行差分信号和符合ULPI通信协议的信号之间转换。根据所连接的设备类型的不同，可选择工作在不同的模式下(主机模式或是USB设备模式)。ULPI传输芯片USB3320和FPGA芯片1之间的数据传输由位宽为8位的数据线D0～D7来实现；
USB收发器模块Ⅰ2的ULPI传输芯片USB3320将数据转化为位宽为8位的数据；然后通过USB收发器模块Ⅰ2中的USB3320芯片的D0～D7发送给FPGA芯片1；USB收发器模块Ⅱ3中的USB3320芯片通过D0～D7的8位数据总线接收来自FPGA芯片1的ULPI信号，处理为差分信号过后再从USB接口发送给连接的设备；
USB收发器模块Ⅱ3的ULPI传输芯片USB3320将数据转化为位宽为8位的数据；然后通过USB收发器模块Ⅱ3中的USB3320芯片的D0～D7发送给FPGA芯片1；USB收发器模块Ⅰ2中的USB3320芯片通过D0～D7的8位数据总线接收来自FPGA芯片1的ULPI信号，处理为差分信号过后再从USB接口发送给连接的设备；
此外，单个USB收发器模块包括了两个USB接口，一个A型母口，一个Micro B型接口，其中只对Micro B型接口提供+5V的VBUS驱动电源，所以A型母口用作从设备模式下连接其他主机，Micro B型口用作主机模式下连接其他从设备。在本发明使用中，固定USB收发器模块Ⅱ3只连接到主机，即USB收发器模块Ⅱ3只工作在从设备(Device)模式下；USB收发器模块Ⅰ2根据连接的设备不同，可以选择工作在主机模式或者是从设备模式下。因此，本发明固定了有效的数据流向为：PC与FPGA芯片1之间的连接由USB收发模块Ⅱ3来完成。这么设计可以减少本发明的复杂程度。
所述FPGA芯片1是：Xilinx公司生产的低成本、低功耗FPGA芯片Spartan-6系列的XC6SLX16-FTG256；搭配FPGA***电路，包括供电电路和时钟电路；以FPGA芯片1为核心的开上还安装有其他配件包括DDR3SDRAM存储器4、按键电路和流水灯电路，按键电路包括按键用于进行复位，流水灯电路用于提示电路是否正常工作。FPGA芯片的两个2×32Pin引脚分别连接到FPGA芯片的Bank0和Bank1对应引脚，另一端分别与USB收发器模块Ⅰ2、USB收发器模块Ⅱ3相连，DDR3SDRAM存储器4连接到FPGA芯片1的Bank3对应引脚；FPGA***电路中的时钟电路在上电之后通过引脚SYS_CLK给FPGA芯片1提供50MHz的时钟信号，电源供电电路主要给FPGA芯片1和DDR3SDRAM存储器4提供需要的+5V、+3.3V和+1.5V电压。当***上电初始化完成，并且在连接在USB收发器模块Ⅰ2接收到数据请求信号后，被请求的数据从USB收发器模块Ⅰ2流入；数据在通过FPGA芯片1的时候，经由ULPI数据收发模块Ⅰ6、ULPI控制模块Ⅰ8后被还原成原始数据流入FPGA信号处理和协调模块12。为还原USB总线传输线路，FPGA信号处理和协调模块12优先将来自USB收发器模块Ⅰ2的数据发送到ULPI数据收发模块Ⅱ7，在ULPI控制模块Ⅱ9的配合下，将数据编码后根据ULPI协议发送给USB收发器模块Ⅱ3，然后再发送给PC机。FPGA信号处理和协调模块12将从USB收发器模块Ⅰ2流入的数据进行复制，发送给数据暂存模块10并存储到DDR3SDRAM存储器4内，并在需要的时候调动数据转发模块11将监听采集的数据发送给后端电路5。
本发明工作过程为：
上电后，ULPI控制模块Ⅰ8、ULPI控制模块Ⅱ9先分别控制USB收发器模块Ⅰ2和USB收发器模块Ⅱ3进行初始化，然后ULPI数据收发模块Ⅰ6、ULPI数据收发模块Ⅱ7分别控制USB收发器模块Ⅰ2、USB收发器模块Ⅱ3向连接的设备枚举设备类型或是发送自己的设备类型信息，握手后建立连接；然后由USB收发器模块Ⅱ3连接的主机发送数据请求命令，FPGA信号处理和协调模块12接收到该命令后，再控制USB收发器模块Ⅰ2向所连接的设备发送数据请求命令；USB收发器模块Ⅰ2连接的设备返回数据后，在FPGA信号处理和协调模块12中，再把数据沿返回PC机的方向发送给USB收发器模块Ⅱ3；而发送给PC机的同时，复制一份数据暂存到DDR3SDRAM存储器4中；最后，由FPGA信号处理和协调模块12读取DDR3SDRAM存储器4中暂存的数据，通过数据转发模块11发送给后端电路5。
所述ULPI数据收发模块Ⅰ6和ULPI数据收发模块Ⅱ7是通过运行在FPGA芯片上的Verilog代码来实现相应的功能。该模块根据USB2.0的ULPI传输协议，将USB收发器模块Ⅰ2、USB收发器模块Ⅱ3传输过来的位宽为8位的数据信号还原成初始的数据类型，并且在FPGA芯片向USB收发器模块Ⅰ2、USB收发器模块Ⅱ3发送数据的时候，把数据从原始数据翻译成符合ULPI协议的数据，然后发送出去。
所述ULPI控制模块Ⅰ8和ULPI控制模块Ⅱ9同样是由运行在FPGA芯片1上的Verilog程序实现。该模块根据USB2.0的ULPI传输协议，通过NTX、DIR、STP和CLK四个信号实现对USB3320芯片的控制、控制总线上的数据传输顺序和判断总线是否被占用。
根据ULPI协议，ULPI数据收发模块Ⅰ6、ULPI控制模块Ⅰ8组成一个链路端Ⅰ(也称为Link端1)，ULPI数据收发模块Ⅱ7、ULPI控制模块Ⅱ9也组成一个链路端Ⅱ(也称为Link端2)；
USB收发器模块Ⅰ2、USB收发器模块Ⅱ3被统称为ULPI收发器端，也称为PHY端(ULPITransceiver)。
信号DIR在ULPI收发器端向链路端通过数据总线发送数据的时候，保持高电平，没有数据的时候就保持低电平，并监听链路端是否有数据要向ULPI收发器端发送；信号CLK为USB3320芯片的时钟信号引脚，可以输出60MHz的时钟信号，也可以把该信号引用到片内进行使用，本发明为同步FPGA芯片1和USB3320芯片的时钟信号，同时使用FPGA开发板提供的50MHz的时钟信号；NTX在数据被ULPI收发器端接收到后，驱动信号NTX成一个高电位，代表ULPI收发器端已经接收到数据，并且在下一个时钟周期把下一次要发送的数据放到数据总线上，等待下次时钟跳变的时候发送数据；STP信号代表通信的停止，STP在没有数据传输的时候是每个时钟周期发送一次停止信号，如果有数据在数据总线上传输，那么在数据传输结束后的下一个周期，信号STP保持上一个周期传输的数据的最后一位，并进入每个时钟周期声明一次的循环。
所以要控制由FPGA芯片1发送到USB收发器模块Ⅰ2和USB收发器模块Ⅱ3的数据，主要通过判断信号NTX、信号DIR和信号STP。每一组ULPI数据收发模块和ULPI控制模块(ULPI数据收发模块Ⅰ6、ULPI控制模块Ⅰ8为一组，ULPI数据收发模块Ⅱ7、ULPI控制模块Ⅱ9为一组)协同工作的原理如下：首先，设备上电之后初始化，USB收发器模块Ⅰ2和USB收发器模块Ⅱ3向连接的设备(或主机)分别发送握手包，枚举设备类型，建立连接。当我们需要从FPGA芯片1向USB收发器模块Ⅰ2或USB收发器模块Ⅱ3中的一个发送数据时，即从链路端向ULPI收发器端发送数据时，首先需要判断STP信号是否保持上一个周期的信号，如果是，则代表当前时间数据传输没有进行；没有数据传输就不存在ULPI收发器端向链路端传输数据的情况，所以驱动DIR信号为高电平；把NTX信号拉高，根据ULPI协议，开始把要传输的数据放到总线上，并在下一个时钟周期发送出去，持续到数据发送完成位置；数据发送完成后，STP保持上一个周期发送的数据的最后一位数据的信号，各信号恢复没有数据传输时候的电平。同样的，当我们需要从ULPI收发器端向链路端发送数据的时候，在查询了STP信号在持续两个时钟周期以后不跳变后，判断没有数据传输在进行；保持信号DIR为低电平，代表链路端要向ULPI收发器端传输数据；然后NTX信号周期性拉高，将要传输的数据放到数据总线上，等待下一个时钟周期发送出去；等待数据传输完成后，信号STP维持最后一个时钟周期发送出去的数据的最后一位信号的电平，拉低信号DIR和信号NTX，数据传输结束。流程图可参考图2。
所述数据暂存模块10负责接收FPGA信号处理和协调模块12传输过来的信号后，协调DDR3SDRAM存储器4，把需要存储的数据存在DDR3SDRAM存储器4内；并在需要转发的时候再读取出来，供FPGA信号处理和协调模块12处理和发送给数据转发模块11。对于DDR3SDRAM存储器4芯片的控制和配置，可以通过Xilinx提供的Core Generator来生成DDR3SDRAM存储器4的MCB IP CORE，再修改其中的部分代码参数来实现。
所述数据转发模块11负责接收到来自FPGA信号处理和协调模块12的信号后，在后端电路5准备好接收数据的情况下，向后端电路5转发原始形式的数据。考虑到后端电路5的接口或者是通信协议的不同，常用的接口可能是USB或者是千兆以太网，如果不要求传输速度，还可以使用UART接口等，本发明并没有嵌入一个可以能够适配各种协议或端口的通信IP核和电路，暂时考虑使用千兆以太网向后端发送数据，但本模块并不仅限于用千兆以太网做发送接口。
所述FPGA信号处理和协调模块12为运行在FPGA芯片上的Verilog程序，负责判断数据流向、复制有效数据、协调和控制其他各个模块工作。本发明中，FPGA信号处理和协调模块12要实现以下的详细功能：
①协调时钟，因为USB收发器模块Ⅰ2、USB收发器模块Ⅱ3的工作时钟和FPGA芯片1的工作时钟不同，考虑到监听和采集的数据正确性，FPGA信号处理和协调模块12的工作时钟频率至少要是USB收发器模块Ⅰ2、USB收发器模块Ⅱ3工作时钟频率的2倍；并且为了保证FPGA芯片1的工作时钟和USB收发器模块Ⅰ2、USB收发器模块Ⅱ3的工作时钟是同步的，即FPGA信号处理和协调模块12的工作时钟跳变2次，USB收发器模块Ⅰ2、USB收发器模块Ⅱ3的工作时钟跳变1次；同时，还要协调FPGA芯片1与DDR3SDRAM存储器4的工作时钟；
②复制发送数据，根据方向和有效数据的判断，将从USB收发器模块Ⅰ2流入的数据中的有效数据进行复制，两份数据中，一份发送给USB收发器模块Ⅱ3并完成向PC的数据发送，另一份数据发送到DDR3SDRAM存储器4暂存；
③判断数据的流向，因为本发明固定USB收发器模块Ⅱ3连接PC，所以从判断数据的流向方面就可以直接省去对USB收发器模块Ⅱ3接收到的数据的复制，从而减少复制的数据和减轻芯片工作压力；
④判断有效数据，USB收发器模块Ⅱ3接收到的数据也不全是有用的，在本发明的数据复制过程中，USB接口的握手、设备枚举等信号是不需要复制的，实现通信的建立即可，所以根据对数据的类型的判断，就可以去除对建立通信的信号；
⑤复制有效数据并发送给暂存模块，如上文提到的，判断有效数据后，在将原数据发送给USB收发器模块Ⅱ3的同时，将数据复制一份并发送到DDR3SDRAM存储器4进行暂存；
⑥在后端电路准备好的前提下，将DDR3SDRAM存储器4的数据读取出来发送到数据转发模块11，完成从DDR3SDRAM存储器4将原始数据向后端电路5的发送。
所述后端电路5为与数据转发模块11相连接的连接在FPGA芯片1上的数据处理电路，对本发明从USB线路上监听下来的数据进行处理。处理的方式方法并不固定，根据实际对数据的需求进行实时的处理。例如对于某些要进行实时显示的图像数据，则后端电路可以设计为实时图像显示电路；或者是要使用幸运算法对图像数据进行处理，就需要后端电路上有能够对图像进行幸运算法的模块等。同时为了扩大对后端电路所使用的接口的适应，本发明并没有明确要求后端电路所使用的通信协议，可以是网线接口、USB接口等，根据实际使用情况在进行搭配。
本发明的有益效果是：
1、在不方便使用PC或者其他信号分析仪器的情况下，需要了解一根USB总线上的数据具体是什么，并且要对其数据进行分析和暂存转发的时候，就可以借助本发明的方案。
2、本发明通过FPGA做中转，可以不通过PC机，在接入USB传输线后，对USB总线上的数据进行解包、存储、转发，实现从数据层面上看的无侵入式USB数据实时监听和采集；
3、本发明可以通过后端电路，把暂存的数据发送到其他的设备上进行进一步的分析和使用；
4、本发明除了设备简单易用之外，而且比协议分析仪等类似功能的设备成本低很多；在设计成为一个成熟的设备之后，更是能够增加便携性和实用性；
5、本发明***具有便携性、低成本、通用性好等多种优势，能够在适合的情况下发挥比PC机更好的作用。
附图说明
图1是本发明的原理框图；
图2是本发明的ULPI收发器端和链路端之间的数据传输的流程图；其中，数据传输分为从链路端向ULPI收发器端传输和从ULPI收发器端向链路端传输两种情况，根据传输方向的不同，信号DIR的状态有所不同。
图1中各标号：1-FPGA芯片，2-USB收发器模块Ⅰ，3-USB收发器模块Ⅱ，4-DDR3SDRAM存储器，5-后端电路，6-ULPI数据收发模块Ⅰ，7-ULPI数据收发模块Ⅱ，8-ULPI控制模块Ⅰ，9-ULPI控制模块Ⅱ，10-数据暂存模块，11-数据转发模块，12-FPGA信号处理和协调模块。
具体实施方式
下面结合附图和具体实施例，对本发明作进一步说明。
实施例1：如图1-2所示，一种基于FPGA的USB数据实时监听***，包括FPGA芯片1、USB收发器模块Ⅰ2、USB收发器模块Ⅱ3、DDR3SDRAM存储器4；
所述FPGA芯片1包括：ULPI数据收发模块Ⅰ6、ULPI数据收发模块Ⅱ7、ULPI控制模块Ⅰ8、ULPI控制模块Ⅱ9、数据暂存模块10和FPGA信号处理和协调模块12；
所述FPGA芯片1连接USB收发器模块Ⅰ2、USB收发器模块Ⅱ3、DDR3SDRAM存储器4；USB收发器模块Ⅰ2、USB收发器模块Ⅱ3通过不同的I/O口连接到FPGA芯片1，USB收发器模块Ⅰ2通过ULPI数据收发模块Ⅰ6、ULPI控制模块Ⅰ8与FPGA信号处理和协调模块12；FPGA信号处理和协调模块12通过数据暂存模块10与DDR3SDRAM存储器4连接，FPGA信号处理和协调模块12通过ULPI数据收发模块Ⅱ7、ULPI控制模块Ⅱ9与USB收发器模块Ⅱ3连接。
所述FPGA芯片1还包括数据转发模块11、后端电路5；数据转发模块11与后端电路5连接，FPGA信号处理和协调模块12与数据转发模块11连接用于把从DDR3SDRAM存储器4内读取的数据通过数据转发模块11发送给后端电路5，后端电路5由其通信协议或其接口来决定连接口的类型和通信协议类别。
所述后端电路5采用实时图像显示电路或者是能够对图像进行幸运算法处理的模块。
所述USB收发器模块Ⅰ2接收数据后，由USB3320芯片翻译成符合ULPI协议的数据信号，协同ULPI控制模块Ⅰ8和ULPI数据收发模块Ⅰ6发送到FPGA信号处理和协调模块12，ULPI数据收发模块Ⅰ6把接收到的信号还原成原始信号，再由FPGA信号处理和协调模块12复制和转发，复制的数据一份通过数据暂存模块10储存到DDR3SDRAM存储器4内，另一份再通过ULPI数据收发模块Ⅱ7翻译成ULPI信号并发送给USB收发器模块Ⅱ3，之后再发送给PC。
所述USB收发器模块Ⅰ2在与两端的设备连接时候的模式通过ULPI控制模块Ⅰ8是可选的；当USB收发器模块Ⅰ2连接的设备是主机类设备的时候，通过ULPI控制模块Ⅰ8把USB收发器模块Ⅰ2工作设置在从设备模式下；当USB收发器模块Ⅰ2连接的设备是标准的USB设备的时候，USB收发器模块Ⅰ2工作在OTG模式下，即USB收发器模块Ⅰ2做主机。
所述USB收发器模块Ⅰ2接收到的数据，通过FPGA芯片1中的FPGA信号处理和协调模块12优先保证数据能首先通过FPGA芯片1后传到USB收发器模块Ⅱ3，再发送给PC机，以还原USB的数据传输线路；其次才是对监听到数据的暂存和转发；USB数据的流向判断，数据实时监听与转存和USB通信建立的工作都是由FPGA信号处理和协调模块12完成。
所述FPGA芯片1所使用的核心芯片为Xilinx公司Spartan6系列的XC6SLX16-FTG256芯片；DDR3SDRAM存储器为镁光公司的MT41J128M16HA-15E 256MB DDR3存储芯片；所述USB收发器模块Ⅰ2、USB收发器模块Ⅱ3结构相同，其中均包括USB3320芯片和USB接口。
一种基于FPGA的USB数据实时监听方法，USB收发器模块Ⅰ2连接到可读取设备，根据可读取设备的类型，通过ULPI控制模块Ⅰ8把USB收发器模块Ⅰ2设置为不同的模式从而基于USB协议实现两边的通信；
根据USB通信协议，USB收发器模块Ⅰ2接收到传来的数据之后，由USB收发器模块Ⅰ2把USB的数据包进行翻译成符合ULPI协议的信号，再通过ULPI协议发送给FPGA芯片1中的FPGA信号处理和协调模块12进行暂存和转发；复制的数据一份通过数据暂存模块10储存到DDR3SDRAM存储器4内，另一份再通过ULPI数据收发模块Ⅱ7翻译成ULPI信号并发送给USB收发器模块Ⅱ3，之后再发送给PC，以还原USB的数据传输线路，暂存的数据再通过数据转发模块11发送给后端电路5。
所述可读取设备包括U盘或PC；当可读取设备为U盘，根据USB通信协议和USB收发器模块Ⅰ2的功能，通过ULPI控制模块Ⅰ8把USB收发器模块Ⅰ2设置为主机模式，而可读取设备U盘作为从设备工作，基于USB协议实现两边的通信；
当可读取设备为PC时，根据USB通信协议和USB收发器模块Ⅰ2的功能，通过ULPI控制模块Ⅰ8把USB收发器模块Ⅰ2设置为设备模式，而可读取设备PC作为主机工作，基于USB协议实现两边的通信。
进一步的，在此实例中，电路和***设备的连接方式如下：后端电路5为实时处理显示电路，USB收发器模块Ⅰ2连接到一个U盘，USB收发器模块Ⅱ3连接到PC。实现的功能是：在U盘连接到USB收发器模块Ⅰ2后，能使连接在USB收发器模块Ⅱ3上的PC能够读取到U盘上的图像数据，同时后端的实时处理显示电路能够在完成实时的对图像的处理后，显示对传输中的图像处理完成后的结果图像。
USB收发器模块Ⅱ3做从设备连接至PC，在从设备模式下工作，USB收发器模块Ⅰ2连接U盘，在主机模式下工作，即USB收发器模块Ⅱ3使用USB收发器模块的A型接口与PC连接，USB收发器模块Ⅰ2使用USB收发器模块的Micro B型接口与U盘连接。由于U盘插头所对应的接口是A型接口，所以需要转接头来完成这个工作。
根据USB 2.0的通信协议，USB收发器模块Ⅰ2和U盘建立通信连接，USB收发器模块Ⅱ3和PC建立通信连接，并完成设备枚举和传输速度的确定。开始数据传输，PC的数据请求数据从USB收发器模块Ⅱ3经由ULPI数据收发模块Ⅱ7流入FPGA信号处理和协调模块12，FPGA信号处理和协调模块12把请求数据的命令直接转发到USB收发器模块Ⅰ2，再通过USB收发器模块Ⅰ2传输到U盘之后，U盘响应数据请求，开始向FPGA芯片1发送U盘里的图像数据。返回的数据先到达USB收发器模块Ⅰ2，然后到达FPGA芯片1。FPGA信号处理和协调模块12判断图像数据是从USB收发器模块Ⅰ2流入的有效数据后，进行数据的复制，同时把原数据向USB收发器模块Ⅱ3发送，再由USB收发器模块Ⅱ3向PC发送，完成原USB总线的数据传输工作。复制的数据向DDR3SDRAM存储器4发送并完成暂存。
后端实时处理显示电路接入后，根据后端电路5的数据请求，FPGA信号处理和协调模块12调取DDR3SDRAM存储器4中暂存的原始图像数据，从数据转发模块11发送给后端实时处理显示电路，并完成实时处理和显示。
在本次发明中，图像数据在经过ULPI收发器端和FPGA芯片1之间数据传输的原理如下：
对于USB收发器模块Ⅰ2和USB收发器模块Ⅱ3都属于ULPI收发器端，ULPI数据收发模块Ⅰ6、ULPI控制模块Ⅰ8也属于链路端Ⅰ，ULPI数据收发模块Ⅱ7、ULPI控制模块Ⅱ9属于链路端Ⅱ。
建立了通信连接后，U盘接收到数据请求，开始向USB收发器模块Ⅰ2发送数据，随后在USB3320的工作下，转化成ULPI协议的数据向FPGA芯片1发送。首先查询到USB收发器模块Ⅰ2和ULPI控制模块Ⅰ8的STP信号两个周期以上保持原状态，确定没有数据在总线上传输，开始传输数据。ULPI控制模块Ⅰ8检测到有数据从ULPI收发器端USB收发器模块Ⅰ2向链路端Ⅰ发送，拉高DIR信号，由ULPI数据收发模块Ⅰ6把从8位数据线传输下来的数据根据协议还原回原始图像数据。等数据传输结束后，STP保持图像数据的最后一位的电平，U盘到FPGA芯片1的传输完成。从FPGA芯片1到PC的数据传输，检测到有数据要从链路端Ⅱ传输到ULPI收发器端USB收发器模块Ⅱ3，查询总线没有被占用后，先拉低或保持DIR信号为低电平，把原始图像数据放到8位数据总线上，按照时钟周期和NXT信号，发送到USB3320芯片。再由USB3320芯片完成从ULPI协议数据翻译成USB协议的查分数据，发送到PC。整个数据传输流程的信号判断完毕。
实施例2：如图1-2所示，一种基于FPGA的USB数据实时监听***及方法，包括本实施例与实施例1相同，其中，进一步的：
在此实例中，后端电路5为基于FPGA的天文实时幸运成像***，USB收发器模块Ⅰ2连接到一个CCD相机。实现的功能是，既能使连接在USB收发器模块Ⅱ3上的PC能够接收到CCD相机拍摄的天文图像，同时后端的实时处理电路能够实时的对传输过去的图像用幸运成像算法加以处理，最后得到结果。
USB收发器模块Ⅱ3做从设备连接至PC，在从设备模式下工作，即USB收发器模块Ⅱ3使用A型接口连接PC；USB收发器模块Ⅰ2连接CCD相机，在主机模式下工作，使用USB收发器模块Ⅰ2模块的Micro B型接口连接。
PC的数据请求数据从USB收发器模块Ⅱ3流入FPGA芯片1，再通过USB收发器模块Ⅰ2传输到CCD相机之后，返回的数据先到达USB收发器模块Ⅰ2。从USB收发器模块Ⅰ2中的USB3320芯片发送到ULPI数据收发模块Ⅰ6，数据完成打包和解包后，FPGA芯片1接收到天文图像数据后，经由数据暂存模块10，暂存到DDR3SDRAM存储器4中；同时，图像数据经过USB收发器模块Ⅱ3在发送回PC机。此实施例综合起来能够实现在不对原数据传输产生干扰的前提下，对天文图像实现实时的幸运成像算法处理，并可以实时显示天文目标的高分辨率图像。ULPI控制模块Ⅰ8和ULPI数据收发模块Ⅰ6，ULPI控制模块Ⅱ9和ULPI数据收发模块Ⅱ7分别协调控制USB收发器模块Ⅰ2和USB收发器模块Ⅱ3的数据收发；FPGA信号处理和协调模块12处理数据复制和转发。
后端基于FPGA的天文实时幸运成像***接入后，根据后端电路的数据请求，FPGA信号处理和协调模块12调取DDR3SDRAM存储器4中暂存的原始图像数据，从数据转发电路11发送给后端基于FPGA的天文实时幸运成像***，在该***完成对天文目标的高分辨率图像的实时处理后，通过显示设备完成显示。
在本次发明中，天文高分辨率图像在经过ULPI收发器端和FPGA芯片1之间数据传输的原理如下：
对于USB收发器模块Ⅰ2和USB收发器模块Ⅱ3都属于ULPI收发器端，ULPI数据收发模块Ⅰ6、ULPI控制模块Ⅰ8也属于链路端Ⅰ，ULPI数据收发模块Ⅱ7、ULPI控制模块Ⅱ9属于链路端Ⅱ。
建立了通信连接后，CCD相机接收到数据请求，开始向USB收发器模块Ⅰ2发送数据，随后在USB收发器模块Ⅰ2中的USB3320的工作下，转化成ULPI协议的数据向FPGA芯片1发送。首先查询到USB收发器模块Ⅰ2和ULPI控制模块Ⅰ8的STP信号两个周期以上保持原状态，确定没有数据在总线上传输，开始传输数据。ULPI控制模块Ⅰ8检测到有数据从ULPI收发器端USB收发器模块Ⅰ2向链路端Ⅰ发送，拉高DIR信号，由ULPI数据收发模块Ⅰ6把从8位数据线传输下来的数据根据协议还原回原始的天文高分辨率图像。等数据传输结束后，STP保持图像数据的最后一位的电平，CCD相机到FPGA芯片1的传输完成。从FPGA芯片1到PC的数据传输，检测到有数据要从链路端Ⅱ传输到ULPI收发器端USB收发器模块Ⅱ3，查询总线没有被占用后，先拉低或保持DIR信号为低电平，把天文高分辨率图像数据放到8位数据总线上，按照时钟周期和NXT信号，发送到USB收发器模块Ⅱ3的USB3320芯片。再由USB3320芯片完成从ULPI协议数据翻译成USB协议的差分数据，发送到PC。整个数据传输流程的信号判断完毕。
上面结合附图对本发明的具体实施例作了详细说明，但是本发明并不限于上述实施例，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (8)

1.一种基于FPGA的USB数据实时监听***，其特征在于：包括FPGA芯片(1)、USB收发器模块Ⅰ(2)、USB收发器模块Ⅱ(3)、DDR3 SDRAM存储器(4)；
所述FPGA芯片(1)包括：ULPI数据收发模块Ⅰ(6)、ULPI数据收发模块Ⅱ(7)、ULPI控制模块Ⅰ(8)、ULPI控制模块Ⅱ(9)、数据暂存模块(10)和FPGA信号处理和协调模块(12)；
所述FPGA芯片(1)连接USB收发器模块Ⅰ(2)、USB收发器模块Ⅱ(3)、DDR3 SDRAM存储器(4)；USB收发器模块Ⅰ(2)、USB收发器模块Ⅱ(3)通过不同的I/O口连接到FPGA芯片(1)，USB收发器模块Ⅰ(2)通过ULPI数据收发模块Ⅰ(6)、ULPI控制模块Ⅰ(8)与FPGA信号处理和协调模块(12)连接；FPGA信号处理和协调模块(12)通过数据暂存模块(10)与DDR3 SDRAM存储器(4)连接，FPGA信号处理和协调模块(12)通过ULPI数据收发模块Ⅱ(7)、ULPI控制模块Ⅱ(9)与USB收发器模块Ⅱ(3)连接；
所述USB收发器模块Ⅰ(2)接收数据后，由USB3320芯片翻译成符合ULPI协议的数据信号，协同ULPI控制模块Ⅰ(8)和ULPI数据收发模块Ⅰ(6)发送到FPGA信号处理和协调模块(12)，ULPI数据收发模块Ⅰ(6)把接收到的信号还原成原始信号，再由FPGA信号处理和协调模块(12)复制和转发，复制的数据一份通过数据暂存模块(10)储存到DDR3 SDRAM存储器(4)内，另一份再通过ULPI数据收发模块Ⅱ(7)翻译成ULPI信号并发送给USB收发器模块Ⅱ(3)，之后再发送给PC。
2.根据权利要求1所述的一种基于FPGA的USB数据实时监听***，其特征在于：所述FPGA芯片(1)还包括数据转发模块(11)、后端电路(5)；数据转发模块(11)与后端电路(5)连接，FPGA信号处理和协调模块(12)与数据转发模块(11)连接用于把从DDR3 SDRAM存储器(4)内读取的数据通过数据转发模块(11)发送给后端电路(5)，后端电路(5)由其通信协议或其接口来决定连接口的类型和通信协议类别。
3.根据权利要求2所述的一种基于FPGA的USB数据实时监听***，其特征在于：所述后端电路(5)采用实时图像显示电路或者是能够对图像进行幸运算法处理的模块。
4.根据权利要求1所述的一种基于FPGA的USB数据实时监听***，其特征在于：所述USB收发器模块Ⅰ(2)在与两端的设备连接时候的模式通过ULPI控制模块Ⅰ(8)是可选的；当USB收发器模块Ⅰ(2)连接的设备是主机类设备的时候，通过ULPI控制模块Ⅰ(8)把USB收发器模块Ⅰ(2)工作设置在从设备模式下；当USB收发器模块Ⅰ(2)连接的设备是标准的USB设备的时候，USB收发器模块Ⅰ(2)工作在OTG模式下，即USB收发器模块Ⅰ(2)做主机。
5.根据权利要求1所述的一种基于FPGA的USB数据实时监听***，其特征在于：所述USB收发器模块Ⅰ(2)接收到的数据，通过FPGA芯片(1)中的FPGA信号处理和协调模块(12)优先保证数据能首先通过FPGA芯片(1)后传到USB收发器模块Ⅱ(3)，再发送给PC机，以还原USB的数据传输线路；其次才是对监听到数据的暂存和转发；USB数据的流向判断，数据实时监听与转存和USB通信建立的工作都是由FPGA信号处理和协调模块(12)完成。
6.根据权利要求1所述的一种基于FPGA的USB数据实时监听***，其特征在于：所述FPGA芯片(1)所使用的核心芯片为Xilinx公司Spartan6系列的XC6SLX16-FTG256芯片；DDR3SDRAM存储器为镁光公司的MT41J128M16HA-15E256MB DDR3存储芯片；所述USB收发器模块Ⅰ(2)、USB收发器模块Ⅱ(3)结构相同，其中均包括USB3320芯片和USB接口。
7.一种基于FPGA的USB数据实时监听方法，其特征在于：USB收发器模块Ⅰ(2)连接到可读取设备，根据可读取设备的类型，通过ULPI控制模块Ⅰ(8)把USB收发器模块Ⅰ(2)设置为不同的模式从而基于USB协议实现两边的通信；
根据USB通信协议，USB收发器模块Ⅰ(2)接收到传来的数据之后，由USB收发器模块Ⅰ(2)把USB的数据包进行翻译成符合ULPI协议的信号，再通过ULPI协议发送给FPGA芯片(1)中的FPGA信号处理和协调模块(12)进行暂存和转发；复制的数据一份通过数据暂存模块(10)储存到DDR3 SDRAM存储器(4)内，另一份再通过ULPI数据收发模块Ⅱ(7)翻译成ULPI信号并发送给USB收发器模块Ⅱ(3)，之后再发送给PC，以还原USB的数据传输线路，暂存的数据再通过数据转发模块(11)发送给后端电路(5)。
8.根据权利要求7所述的基于FPGA的USB数据实时监听方法，其特征在于：所述可读取设备包括U盘或PC；当可读取设备为U盘，根据USB通信协议和USB收发器模块Ⅰ(2)的功能，通过ULPI控制模块Ⅰ(8)把USB收发器模块Ⅰ(2)设置为主机模式，而可读取设备U盘作为从设备工作，基于USB协议实现两边的通信；
当可读取设备为PC时，根据USB通信协议和USB收发器模块Ⅰ(2)的功能，通过ULPI控制模块Ⅰ(8)把USB收发器模块Ⅰ(2)设置为设备模式，而可读取设备PC作为主机工作，基于USB协议实现两边的通信。
CN201811082851.XA 2018-09-17 2018-09-17 一种基于fpga的usb数据实时监听***及方法 Active CN109359082B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811082851.XA CN109359082B (zh) 2018-09-17 2018-09-17 一种基于fpga的usb数据实时监听***及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811082851.XA CN109359082B (zh) 2018-09-17 2018-09-17 一种基于fpga的usb数据实时监听***及方法

Publications (2)

Publication Number Publication Date
CN109359082A CN109359082A (zh) 2019-02-19
CN109359082B true CN109359082B (zh) 2022-04-12

Family

ID=65350939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811082851.XA Active CN109359082B (zh) 2018-09-17 2018-09-17 一种基于fpga的usb数据实时监听***及方法

Country Status (1)

Country Link
CN (1) CN109359082B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111294520B (zh) * 2020-03-16 2024-03-29 昆明理工大学 一种基于fpga的实时幸运成像方法及***
CN115481063A (zh) * 2022-11-04 2022-12-16 成都立思方信息技术有限公司 一种分布式高速信号收发处理***

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990012941A (ko) * 1997-07-31 1999-02-25 윤종용 씽글 칩을 이용한 피씨아이 버스의 핫 플러그
CN201168423Y (zh) * 2008-03-07 2008-12-24 张赛倩 一种带有多个主/从usb接口的手持式游戏机
CN101807214A (zh) * 2010-03-22 2010-08-18 湖南亿能电子科技有限公司 一种基于fpga的高速信号采集存储及回放装置
CN104899167A (zh) * 2014-03-05 2015-09-09 鞍钢股份有限公司 一种基于fpga的便携式高速数据采集方法
CN106021160A (zh) * 2016-05-16 2016-10-12 江苏沁恒股份有限公司 一种usb信号监听装置及监听方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015059654A1 (en) * 2013-10-22 2015-04-30 Allgo Embedded Systems Private Limited Universal serial bus (usb) hub for switching downstream ports between host mode and slave mode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990012941A (ko) * 1997-07-31 1999-02-25 윤종용 씽글 칩을 이용한 피씨아이 버스의 핫 플러그
CN201168423Y (zh) * 2008-03-07 2008-12-24 张赛倩 一种带有多个主/从usb接口的手持式游戏机
CN101807214A (zh) * 2010-03-22 2010-08-18 湖南亿能电子科技有限公司 一种基于fpga的高速信号采集存储及回放装置
CN104899167A (zh) * 2014-03-05 2015-09-09 鞍钢股份有限公司 一种基于fpga的便携式高速数据采集方法
CN106021160A (zh) * 2016-05-16 2016-10-12 江苏沁恒股份有限公司 一种usb信号监听装置及监听方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于ULPI协议的USB接口的FPGA实现;吕志超;《中国优秀硕士学位论文全文数据库》;20150515;正文第26-52页 *

Also Published As

Publication number Publication date
CN109359082A (zh) 2019-02-19

Similar Documents

Publication Publication Date Title
Berner et al. A 5 Meps $100 USB2. 0 address-event monitor-sequencer interface
TWI293216B (en) Interface integrated circuit device for a usb connection
CN102023954B (zh) 具有多路i2c总线的装置、处理器、***主板及工控计算机
JP2001512870A (ja) ユニバーサルシリアルバスデバイスコントローラ
CN101901202B (zh) 一种ahb总线设备跨时钟域访问apb总线设备的电路
CN103870429B (zh) 基于嵌入式gpu的高速信号处理板
CN108111382B (zh) 基于i3c总线的通信装置及其通信方法
CN102253913B (zh) 一种对多板卡端口进行状态获取和输出控制的装置
WO1994018619A1 (en) Extended enhanced parallel port
CN109558371A (zh) 管理控制器与微控制器之间的串行连接
JP2002288112A (ja) 通信制御用半導体装置およびインタフェースシステム
CN109359082B (zh) 一种基于fpga的usb数据实时监听***及方法
CN116680220B (zh) 一种信号收发机及信号收发***
TW200917048A (en) Rate adaptation for support of full-speed USB transactions over a high-speed USB interface
CN102855150B (zh) 一种向待编程设备烧录信息的方法及***
CN101247491A (zh) 通讯协议转换装置、电视机软件的在线升级***及其方法
CN112256615B (zh) Usb转换接口装置
CN1316388C (zh) 适用于电脑对电脑传输的usb控制电路及其作业方法
CN109358995A (zh) 一种多功能测试背板及测试方法
CN100504723C (zh) 电源的usb数据采集装置
KR20080000559A (ko) 휴대폰 및 휴대용 어플라이언스를 위한 저전력 고체 상태저장장치 제어기
CN106584862B (zh) 一种内置Web服务的3D打印WIFI控制***及其控制方法
CN100462952C (zh) 接口可配置的通用串行总线控制器
CN210895420U (zh) 一种基于fpga的cpu低速接口功能自动检测装置
CN112968332A (zh) 平板电脑主板type-c接口转接uart串口通信的兼容装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant