CN201408748Y

CN201408748Y - 高深宽比的硅基深槽结构

Info

Publication number: CN201408748Y
Application number: CN2008202222660U
Authority: CN
Inventors: 蔡长龙; 马睿; 刘欢; 周顺; 秦文罡; 高爱华; 刘卫国
Original assignee: Xian Technological University
Current assignee: Xian Technological University
Priority date: 2008-11-04
Filing date: 2008-11-04
Publication date: 2010-02-17
Anticipated expiration: 2018-11-04

Abstract

本实用新型提供了一种掩蔽层保护性能良好、精确深度和线宽控制、对硅有良好的各向异性及快速深刻蚀速率，能大量应用的高深宽比的硅基深槽结构。在硅基底上沉积MgO薄膜作为刻蚀掩蔽层，在硅基底上刻蚀的槽深达420μm，深宽比为4∶1，侧壁垂直度达89°。本实用新型采用MgO薄膜为掩蔽层材料，对硅的刻蚀选择比高，刻蚀前沉积的MgO薄膜厚度为1.5μm，深槽刻蚀完毕后，硅基底上掩蔽层即刻蚀后的MgO薄膜厚度为100nm－250nm。有效地解决了掩蔽层在长时间刻蚀中会失去对硅的保护或掩蔽层过厚导致脱落的技术问题。刻蚀后深槽具有一定深宽比，侧壁垂直，可重复性好，成本低，无污染等优点，在微器件加工中有广泛的实用前景。

Description

高深宽比的硅基深槽结构

技术领域

本实用新型属于半导体微电子技术领域，主要涉及作为微器件的基底的硅基片的刻蚀槽结构，具体就是一种高深宽比的硅基深槽结构。

背景技术

微电子机械***(MEMS)是近年来发展起来的高新技术，它采用先进的半导体工艺技术，把微机械结构和电路集成在一起，具有信息采集、处理与执行的功能，而且有体积小、重量轻、功耗低等优点。目前，随着集成工艺和微(纳)***技术的发展，高深宽比微细结构(high aspect ratio mi-crostructures，HARMS)成为制作先进微器件的关键结构之一。该结构能显著改善微器件的驱动力、使用频率范围、灵敏度和位移量等技术指标而广泛应用于微光机电***(MOEMS)、信息存储、光通讯、大功率器件和极紫外及软X射线光刻等诸多领域。干法刻蚀以其良好的各向异性，高刻蚀速率，精确的深度和线宽控制以及与半导体产业的兼容性等一系列优点，广泛应用于Si和常用的半导体、光电材料的深宽比结构的制作中。

目前，德国Bosch公司开发的交替符合深刻蚀技术应用广泛，工艺也较成熟。该技术的主要特点是在普通反应离子刻蚀工艺中加入交替的淀积过程，以实现保护侧壁不被过度刻蚀的目的，达到较大范围的垂直侧壁。主要采用碳氟气体作为钝化剂，SF₆作为刻蚀剂。在钝化过程中，反应室里通入碳氟气体气体，在等离子体的作用下完成等离子聚合过程。该过程具有高度的各向同性，因此会在硅片的表面和深槽内都均匀地覆盖一层聚合物保护膜。随后的刻蚀过程中，反应室内充入活性气体SF₆，并被分解为SF⁺ ₅和F^-，开启偏压，增加垂直方向的离子能量，使平行于基片表面的聚合物区域被优先去除。随着这种高的定向性，在深槽底部的硅表面优先暴露出来，与F^-反应生成SiF₄，从而被刻蚀。在硅深槽侧壁上的聚合物由于刻蚀速度较慢就起到了保护的作用，避免了侧壁上的硅表面被刻蚀。通过聚合和刻蚀过程的不断交替循环就实现了高深宽比的硅深刻蚀。首先，这种工艺一般都是基于ICP刻蚀***对硅进行深层加工。如英国STS公司生产的多路ICP刻蚀***(Multples-ICP)。这是一款自动化程度较高的刻蚀设备，其外部辅助设施和主控***主要由带机械手的装片室、电路控制及计算机***组成，整个工艺过程完全由计算机程序控制，有利于高深宽比微结构的加工。这种刻蚀设备的自动化要求高，要能够自动切换刻蚀气体并控制刻蚀时间，所以大多数从国外进口，价格昂贵。其次，作为钝化剂的碳氟气不仅价格昂贵，并且在刻蚀过程中产生的碳氟化合物也对人体有害。

此外，在硅深刻蚀中目前通常使用的掩蔽层材料为光刻胶、SiO₂、Al和Si₃N₄。在深刻蚀过程中，掩蔽层材料要求选择比高且能严格控制刻蚀轮廓。使用SF₆作为硅的刻蚀气体时，SiO₂和Si₃N₄的选择比只有15∶1，由于对硅的刻蚀深度大，当SiO₂和Si₃N₄的厚度过大时易造成薄膜脱落；使用光刻胶虽可保证刻蚀轮廓和刻蚀后的表面粗糙度，但其对Si的选择性很差；使用Al作为掩蔽层，选择性良好，但刻蚀后硅表面总存在一些金属残渣，易造成污染。

本实用新型项目组近期通过互联网以及图书馆现有的资料就本实用新型的主题对国内外专利文献和公开发表的期刊论文检索，尚未发现与本实用新型密切相关的和一样的报道或文献。

发明内容

本实用新型的目的是克服现有技术中硅基刻蚀槽的侧壁垂直度低，掩蔽层材料刻蚀选择比低且容易脱落的缺点，提供一种可重复性好，成本低，掩蔽层保护性良好且刻蚀后易于去除，对硅进行各向异性刻蚀且刻蚀速率快并能精确控制深度和线宽的适于大量应用的高深宽比的硅基深槽结构。

下面对本实用新型进行详细说明

本实用新型是一种高深宽比的硅深槽结构，包括硅基底.，在硅基底上有刻蚀的深槽，其特征在于：在硅基底上沉积MgO薄膜作为刻蚀掩蔽层，在硅基底.上刻蚀的槽具有高深宽比，槽深达420μm，深宽比为4∶1。

本实用新型通过刻蚀工艺实验和研究得出，MgO既有大的刻蚀选择比又能很好的控制刻蚀轮廓，并容易去除，可以作为理想的掩蔽层材料。

本实用新型用刻蚀选择比高的MgO薄膜作为掩蔽层材料，它能很好的控制刻蚀轮廓，并容易去除，解决了掩蔽层在长时间刻蚀中刻蚀掉而失去对硅的保护或掩蔽层过厚导致脱落的缺陷，从而提高了硅深槽结构的边缘清晰度。解决了高深宽比的硅深槽的高质量问题，提供了能在实际生产、测试以及科研中应用的高深宽比的硅深槽结构，满足了微器件加工的客观需要。

本实用新型的实现还在于：刻蚀前的掩蔽层即沉积的MgO薄膜厚度为1.5μm，深槽刻蚀完毕后，硅基底上掩蔽层即刻蚀后的MgO薄膜厚度为100nm-250nm。

硅基深槽的掩蔽层，与深槽的质量有关，同时也会影响深槽深宽比，厚度过大时易造成薄膜脱落。本实用新型根据高质量的硅深槽结构优化出了刻蚀前沉积的MgO薄膜厚度为1.5μm，经深槽刻蚀完毕后，硅基底上掩蔽层也就是刻蚀后的MgO薄膜厚度为100nm-250nm。既满足了加工的需要，又能保证掩蔽层的保护性能良好，从而提高了硅基深槽结构的高质量和硅深槽的高深宽比。

本实用新型的实现还在于：硅深槽结构上部宽95-110μm，下部宽75-85μm，槽深为400-420μm，侧壁垂直度达到88°-89°。通常硅基高深宽比槽结构的加工采用国外的自动化设备，而国产设备具有成本低的优点，但目前采用国产手动设备还不能实现该硅基高深宽比槽结构。本实用新型采用采用国产设备实现了高深宽比的硅基深槽结构。

本实用新型的实现还在于：根据微器件的设计需要硅深槽能够加工为通孔。微机电***中的硅基深槽是根据微器件的结构进行设计的，所设计结构有时可能是深槽，有时可能是通孔，本实用新型可以根据微器件的设计需要将硅深槽加工为通孔。这在微器件加工中尤其重要。

由于本实用新型在科研实践中不断试验、探索，反复多次的实践以及对于结构的修改和调整，设计、优选而得到了可重复性好，成本低，无污染，在实际工业生产中有广泛前景的高深宽比的硅基深槽结构，该高深宽比的硅基深槽结构选择的掩蔽层对硅的刻蚀选择比高，刻蚀后的槽边缘清晰，掩蔽层易于去除。有效地解决了掩蔽层在长时间刻蚀中刻蚀掉而失去对硅的保护或掩蔽层过厚导致脱落的缺陷的技术问题。提供了一种精确深度和线宽控制、良好的各向异性快速深刻蚀适于大量应用的高深宽比的硅基深槽结构。

附图说明：

图1是本实用新型在刻蚀前的结构示意图；

图2是本实用新型的成品结构示意图；

图3是本实用新型刻蚀硅槽扫描电镜图；

图4是本实用新型刻蚀通孔扫描电镜图；也是实施例1的扫描电镜图。

具体实施方式：

下面结合附图进行详细说明

实施例1：如图1所示，微器件加工多采用硅材料作为基底，需要对硅基底2即基片机械清洗等一系列处理后，要在硅基底2即硅基片上作刻蚀掩蔽层1。本实用新型是一种高深宽比的硅深槽结构，包括硅基底，在硅基底上有刻蚀的槽，本实用新型采用MgO薄膜为掩蔽层1的材料，对硅的刻蚀选择比高，对硅的选择比可以高达3000∶1。深槽刻蚀前MgO薄膜的厚度为1.5μm，刻蚀完毕后，Si基片上剩下200nm左右厚度的MgO薄膜，参见图2。使得掩蔽层1在长时间刻蚀中不会因被刻蚀掉而失去对硅的保护，同时MgO薄膜在HCl、NH₄Cl、H₂O₂的混合溶液中可以既方便又快速的去除。

本实用新型采用国产手动设备进行深刻蚀，具体是采用中科院微电子研究中心ICP-98A高密度等离子体刻蚀机，使用SF6和O₂交替复合深刻蚀技术对硅深刻蚀进行工艺研究，具体刻蚀工艺如下：

1刻蚀。气体：SF₆；射频功率：500W；气体流量：50sccm；刻蚀时间：8s，刻蚀偏压：400V；

2钝化。气体：O₂；射频功率：550W；气体流量：35sccm；钝化时间：7s。

采用国产手动设备进行深槽刻蚀，节约设备经费，降低成本。且不会造成环境污染。

刻蚀后，形成深槽3。见图3。继续刻蚀，硅基底2即硅基片被刻穿。见图2。刻蚀后的槽3深420μm，上部宽为98μm，底部宽75μm，侧壁垂直度为88.4°。

所加工的微器件的硅基底1上刻蚀的槽3具有高深宽比，槽深达400μm以上，深宽比为4∶1，经多次实验，产品的重复性好。参见图4。

实施例2：硅基深槽的结构和加工同实施例1。其中在硅基底2即硅基片上沉积掩蔽层1，掩蔽层1采用MgO薄膜，刻蚀前MgO薄膜厚度1.5μm。在刻蚀之前必须在硅表面进行掩蔽层图形化。掩蔽层1是刻蚀过程中保护硅图形的膜层，对刻蚀结构的深宽比和刻蚀后所得图形的精确性有着至关重要的影响。选择高质量的掩蔽层1能够严格控制所刻蚀的轮廓；对硅有很好的选择性，即只对硅刻蚀，对掩蔽材料不产生明显的刻蚀；掩蔽材料易于去除，并和CMOS工艺兼容。在本实用新型中，通过刻蚀工艺研究，MgO在SF₆中的刻蚀速率为0.3～3.5nm/min，远远小于SiO₂等的刻蚀速率，刻蚀选择比至少为1500∶1，选择性良好，同时MgO薄膜在HCl、NH₄Cl、H₂O₂的混合溶液中可以既方便又快速的去除，是理想的掩蔽层材料。刻蚀气体SF₆的射频功率为500W，气体流量为50sccm，刻蚀时间为8s，刻蚀过程中所加偏压为400V；钝化气体O₂的射频功率为550W，气体流量为50sccm，钝化时间为7s。刻蚀后的MgO薄膜厚度为100nm。槽3的上部宽为100μm，底部宽85，槽深为420μm，侧壁垂直度为89°。

实施例3：硅基深槽的结构和加工同实施例1。其中在硅基底2即硅基片上沉积掩蔽层1，掩蔽层1采用MgO薄膜，刻蚀前MgO薄膜厚度1.5μm。刻蚀气体SF₆的射频功率为550W，气体流量为50sccm，刻蚀时间为8s，刻蚀过程中所加偏压为400V；钝化气体O₂的射频功率为550W，气体流量为50sccm，钝化时间为7s。刻蚀后的MgO薄膜厚度为140nm。槽3的上部宽为110μm，底部宽82μm，槽深为410μm，侧壁垂直度为88°。

实施例4：硅基深槽的结构和加工同实施例1。其中在硅基底2即硅基片上沉积掩蔽层1，掩蔽层1采用MgO薄膜，刻蚀前MgO薄膜厚度1.5μm。刻蚀气体SF₆的射频功率为500W，气体流量为60sccm，刻蚀时间为8s，刻蚀过程中所加偏压为400V；钝化气体O₂的射频功率为550W，气体流量为50sccm，钝化时间为7s。刻蚀后的MgO薄膜厚度为230nm。槽3的上部宽为105μm，底部宽81μm，槽深为400μm，侧壁垂直度为88.2°。

实施例5：硅基深槽的结构和加工同实施例1。其中在硅基底2即硅基片上沉积掩蔽层1，掩蔽层1采用MgO薄膜，刻蚀前MgO薄膜厚度1.5μm。刻蚀气体SF₆的射频功率为500W，气体流量为50sccm，刻蚀时间为9s，刻蚀过程中所加偏压为400V；钝化气体O₂的射频功率为550W，气体流量为50sccm，钝化时间为7s。刻蚀后的MgO薄膜厚度为250nm。槽3的上部宽为102μm，底部宽80μm，槽深为400μm，侧壁垂直度为88.4°。

实施例6：硅基深槽的结构和加工同实施例1。其中在硅基底2即硅基片上沉积掩蔽层1，掩蔽层1采用MgO薄膜，刻蚀前MgO薄膜厚度1.5μm。刻蚀气体SF₆的射频功率为600W，气体流量为50sccm，刻蚀时间为9s，刻蚀过程中所加偏压为400V；钝化气体O₂的射频功率为550W，气体流量为50sccm，钝化时间为7s。刻蚀后的MgO薄膜厚度为180nm。槽3的上部宽为108μm，底部宽82μm，槽深为400μm，侧壁垂直度为88.2°。

实施例7：硅基深槽的结构和加工同实施例1。其中在硅基底2即硅基片1上沉积掩蔽层1，掩蔽层1采用MgO薄膜，刻蚀前MgO薄膜厚度1.5μm。刻蚀气体SF₆的射频功率为500W，气体流量为60sccm，刻蚀时间为9s，刻蚀过程中所加偏压为400V；钝化气体O₂的射频功率为550W，气体流量为50sccm，钝化时间为7s。刻蚀后的MgO薄膜厚度为160nm。槽3的上部宽为96μm，底部宽79μm，槽深为400μm，侧壁垂直度为89°。

实施例8：硅基深槽的结构和加工同实施例1。其中在硅基底2即硅基片1上沉积掩蔽层1，掩蔽层1采用MgO薄膜，刻蚀前MgO薄膜厚度1.5μm。刻蚀气体SF₆的射频功率为500W，气体流量为50sccm，刻蚀时间为9s，刻蚀过程中所加偏压为350V；钝化气体O₂的射频功率为550W，气体流量为50sccm，钝化时间为7s。刻蚀后的MgO薄膜厚度为175nm。槽3的上部宽为101μm，底部宽75μm，槽深为415μm，侧壁垂直度为88.3°。

实施例9：硅基深槽的结构和加工同实施例1。其中在硅基底2即硅基片1上沉积掩蔽层1，掩蔽层1采用MgO薄膜，刻蚀前MgO薄膜厚度1.5μm。刻蚀气体SF₆的射频功率为500W，气体流量为50sccm，刻蚀时间为9s，刻蚀过程中所加偏压为400V；钝化气体O₂的射频功率为550W，气体流量为50sccm，钝化时间为7s。刻蚀后的MgO薄膜厚度为134nm。槽3的上部宽为110μm，底部宽76μm，槽深为406μm，侧壁垂直度为88°。

实施例10：

(1)掩蔽层图形化工艺如下：

1，清洗。在KQ-100DB型数控超声清洗器中进行，并且用去离子水冲净和氮气吹干。

2，镀膜。使用电子枪热蒸发的方法在Si片上沉积800nm的MgO作为掩蔽层1。

3，甩胶。采用AZ光刻胶和KW-4A型台式匀胶机，以500r/min的转速旋涂30s，3000r/min的转速旋涂60s。

4，前烘。采用热板，105℃烘烤60s。

5，曝光、显影：采用一组分别为3、5、10、20μm线宽的掩模版，使用JKG-2A型光刻机进行接触式曝光。曝光时间60s。配置显影液，使显影时间控制在一分钟左右。

6，观测。使用显微镜观察转移至光刻胶上的图形是否达到要求。

7，后烘。采用热板，120℃烘烤120s。

8，配置相应的掩蔽层腐蚀溶液，去除未被光刻胶保护的掩蔽层，使图形转移至掩蔽层1上。

9，去胶。将Si片放入丙酮溶液中浸泡，去除表面的光刻胶。

10，测厚。使用MP-100S膜厚测量仪，测量薄膜厚度。

(2)采用SF₆和O₂对进行交替复合深刻蚀。刻蚀气体SF₆的射频功率为500W，气体流量为50sccm，刻蚀时间为8s，刻蚀过程中所加偏压为400V；钝化气体O₂的射频功率为550W，气体流量为35sccm，钝化时间为7s。

使用SF₆和O₂对硅进行交替复合深刻蚀的工艺研究是本实用新型的关键。该过程可被描述成一个“刻蚀-聚合(可看作淀积)-刻蚀”的循环过程。首先发生短促的刻蚀，在反应室内充入活性气体SF₆，被分解为SF⁺⁵和F^-，Si与F^-反应生成SiF₄，硅基底2也即硅衬底以接近各向同性的方式被刻蚀；接着转换到淀积过程，也就是通常所说的钝化。通入O₂，在掩蔽层和被刻蚀物表面形成一层SiO₂；接下来是步骤3，开启偏压，增加垂直方向的离子能量，使结构底部的SiO₂被离子轰击去除，F^-与暴露的硅衬底反应。由于的入射离子的方向性，侧壁钝化层不易被轰击，从而保护了侧壁，避免其继续被刻蚀。然后继续刻蚀，可以使刻蚀深度不断增加，而侧壁保持陡直。图3是通过扫描电镜得到的SF₆和O₂交替刻蚀后的硅深槽结构图。图4是将硅基底2也即硅片上的深槽3刻蚀成为通孔后在扫描电镜下所得到的照片。

Claims

1.一种高深宽比的硅基深槽结构，包括硅基底，在硅基底上有刻蚀的槽，其特征在于：在硅基底(2)上沉积MgO薄膜作为掩蔽层(1)，在硅基底(2)上刻蚀的槽(3)槽深达420μm，深宽比为4∶1。

2.根据权利要求1所述的高深宽比的硅基深槽结构，其特征在于：所述的掩蔽层(1)在刻蚀前沉积的MgO薄膜厚度为1.5μm，槽(3)刻蚀完毕后，硅基底(2)上掩蔽层(1)即刻蚀后的MgO薄膜厚度为100nm-250nm。

3.根据权利要求1或2所述的高深宽比的硅基深槽结构，其特征在于：所述的硅深槽结构的槽(3)上部宽95μm-110μm，下部宽75μm-85μm，侧壁垂直度达到88°-89°。

4根据权利要求3所述的高深宽比的硅基深槽结构，其特征在于：根据微器件的设计需要硅深槽能够加工为通孔。