CN201374690Y - 一种流水线模数转换器 - Google Patents
一种流水线模数转换器 Download PDFInfo
- Publication number
- CN201374690Y CN201374690Y CN200920141671U CN200920141671U CN201374690Y CN 201374690 Y CN201374690 Y CN 201374690Y CN 200920141671 U CN200920141671 U CN 200920141671U CN 200920141671 U CN200920141671 U CN 200920141671U CN 201374690 Y CN201374690 Y CN 201374690Y
- Authority
- CN
- China
- Prior art keywords
- digital
- sub
- pipelining
- analog
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本实用新型涉及一种流水线模数转换器，它包括用于对输入的模拟信号进行模数转换和余量放大的多个子流水级、用于对每个子流水级输出的数字码进行延时对准的延时同步寄存器、用于接收同步寄存器的输出数字码，将接收的数字码进行移位相加，以得到模数转换器的数字输出码的数字校正模块，它还包括根据输入至各子流水级的采样时钟的频率相应地调整每个子流水级的运算放大器的偏置电平的动态偏置电路、用于产生所述动态偏置电路的参考电压源的内置带隙基准源电路，从而使得运算放大器不至于为了满足最高采样频率的建立时间而设计的“过量”、消耗的功耗过多，对于相对较低的采样频率，运放的功耗相应的减小，从而整体上节省模数转换器的功耗。
Description
技术领域
本实用新型涉及一种流水线模数转换器，尤其涉及一种消去采用保持电路的流水线模数转换器。
背景技术
随着半导体技术的日益发展，数字多媒体电子产品在人们的生活中扮演着举足轻重的作用。数字技术具有抗干扰能力和稳定性强、电路结构简单、设计方便、集成度高以及灵活性和可移植性的特点日益突出。而实际中遇到的大都是连续变化的模拟量，需经过模/数转换变成数字信号才可输入到数字***中进行处理和控制，因而作为把模拟电量转换成数字量输出的接口电路-模数转换器是现实世界中模拟信号向数字信号的桥梁，是电子技术发展的关键和瓶颈所在。
由于流水线模数转换器可以在速度、功耗和芯片面积上实现最好的折中。目前，在高速、高精度模数转换器中流水线型模数转换器是主流产品。1987年第一个单片集成的CMOS流水线模数转换器设计成功。此后的几十年，这种结构的模数转换器不断得到改进。目前应用的流水线模数转换器芯片，以1.5bit每级，带数字校正的结构最为流行。主要是该结构的流水线模数转换器可以达到更高的速度、更大的校正范围。
为了进一步保证流水线模数转换器的速度和精度，现有技术中有取消采样保持电路有模数转换器，一般来说采样保持电路的功耗要占到整个模数转换器功耗的三分之一，同时，基于噪声的考虑，采样保持电路的采样保持电容比较大，整个采样保持电路占用了大量的芯片面积。消去采样保持电路可以大大降低整个流水线模数转换器的功耗和面积。尽管，消去采样保持电路可以带来很大优势，同时也会存在一些问题。没有采样保持电路时候，流水线模数转换器的输入模拟信号直接输入到第一级乘法数模转换器MDAC和第一级子模数转换器ADC进行采样。如果MDAC和子ADC的在采样相结束，进行保持时的时钟信号有偏差，那么就会造成MDAC采样电压与子ADC采样电压不一致。随着输入信号频率的增加，这种现象会越来越严重。如果差值超过了流水线模数转换器的校正范围，就会产生误码，将严重影响ADC的动态范围。
随着便携式数码产品的普及，对流水线模数转换器设计提出了越来越苛刻的要求，设计出低功耗、高速度、高精度流水线模数转换器已渐成技术发展的趋势。
实用新型内容
本实用新型目的就是提供一种低功耗、高速度、高精度的消去采用保持电路的流水线模数转换器。
为了达到上述实用新型目的，本实用新型的技术方案为：一种流水线模数转换器，它包括：
多个子流水级，其用于对输入的模拟信号进行模数转换和余量放大，并将每一个子流水级的输出数字码输入到延时同步寄存器，且每一个子流水级输出的模拟信号进入下一级重复上述过程；
延时同步寄存器，其用于对每个子流水级输出的数字码进行延时对准，并将对齐的数字码输入到数字校正模块；
数字校正模块，其用于接收同步寄存器的输出数字码，将接收的数字码进行移位相加，以得到模数转换器的数字输出码；
它还包括
动态偏置电路，所述的动态偏置电路具有多个输出端，多个输出端与每一级子流水级相电连接，所述的动态偏置电路根据输入至各子流水级的采样时钟的频率相应地调整每个子流水级的运算放大器的偏置电平；
内置带隙基准源电路，所述的内置带隙基准源电路输出端与所述动态偏置电路的输入端相连接，所述的内置带隙基准源电路用于产生所述动态偏置电路的参考电压源。
更进一步地，所述的每一级子流水级采用结构为1.5bit的乘法数模转换电路。
所述的子流水级为11个，各级产生的共22bit数字码经过所述的延时同步寄存器延时对准后输入到数字校正电路处理并输出12bit数字码，具体地，所述的子流水级包括10级相同的由子模数转换模块ADC和乘法数模转换模块MDAC以及运算放大器构成的电路和最后一级两比特Flash模数转换器，输入信号首先通过第一级的子模数转换器处理产生两位数字码，这两位数字码被送入到延时同步寄存器中，同时送入到第一级中的MDAC模块中，这样第一子流水级产生的余量放大信号送入到下一子流水级中处理。这个过程一直持续到第10级，最后一级为Flash模数转换器，只完成模数转换，产生两位数字码，不进行余量放大。最后，各级产生的22位数字码经过延时同步寄存器延时对准后，输入到数字校正电路处理输出12bit数字码。
所述的内置带隙基准源电路包括工作模式控制开关，当所述的流水线模数转换器闲置时，所述的控制开关处于关断状态这样可以保证在该流水线模数转换器不工作的时候可以工作在省电模式，从而节省电路功耗。
由于上述技术方案的运用，本实用新型具有下列优点：由于本实用新型流水线模数转换器采用动态偏置电路，通过动态偏置电路对每一个子流水级中的运算放大器提供偏置电流。该动态偏置电路根据输入采样频率的不同，提供相应的偏置电流提供给运算放大器。使得运算放大器不至于为了满足最高采样频率的建立时间而设计的“过量”、消耗的功耗过多，对于相对较低的采样频率，运放的功耗相应的减小，从而整体上节省模数转换器的功耗。
附图说明
附图1为本实用新型流水线模数转换器电原理框图；
附图2为本实用新型流水线模数转换器子流水级的电路原理图；
附图3为本实用新型流水线模数转换器子流水级的电路示意图；
附图4为本实用新型流水线模数转换器采样时钟波形图；
附图5为本实用新型流水线模数转换器动态偏置电路的电路图；
其中：1、子流水级；2、延时同步寄存器；3、数字校正模块；4、动态偏置电路；5、内置带隙基准源电路。
具体实施方式
下面将结合附图对本实用新型优选实施方案进行详细说明：
如图1所示的流水线模数转换器，其包括十一个子流水级1，子流水级1用于对流水线模数转换器输入的模拟信号进行模数转换和余量放大，并将每一个子流水级1的输出数字码输入到延时同步寄存器2。每一个子流水级1输出的模拟信号进入下一级中重复上述过程。
延时同步寄存器2，其用于对各个子流水级1的输出数字码进行延时对准，并将对齐的数字码输入到数字校正模块3；
数字校正模块3，其用于接收延时同步寄存器2的输出数字码，并将接收的数字码进行移位相加从而得到模数转换器的数字输出码；
动态偏置电路4，其用于根据采样时钟频率的不同，相应地调整每个子流水级1的运算放大器；
内置带隙基准源电路5，其用于产生温度系数较低的基准电压，作为整个流水线模数转换器的偏置电路的参考电压源VREF。流水线模数转换器输入端的参考电平REFN和REFP可以通过带隙基准源产生也可以通过该流水线模数转换器的内置选择控制位，片选为外部提供。
该流水线模数转换器的十一个子流水级采用了Scaling down架构。第一子流水级和第二子流水级的运放和采样保持电容都是单独设计。第三到第十子流水级采用相同的架构，如图2和图3所示。上述11级子流水级分别为stage1、stage2、stage3、stage4、stage5、stage6、stage7、stage8、stage9、stage10和最后一级两比特Flash模数转换器。其中，流水线模数转换器的输入信号直接输入到stage1，由stage1中的子模数转换器处理产生两位数字码。这两位数字码被送入到延时同步寄存器中，同时送入到stage1的MDAC模块中，stage1产生的余量放大信号送入到stage2中处理。这个过程一直持续到第10级，最后一级为Flash模数转换器，只完成模数转换，产生两位数字码，不进行余量放大。最后，各级产生的22位数字码经过延时同步寄存器2延时对准后，输入到数字校正模块3处理输出12bit数字码。故本实用新型的流水线模数转换器的每一级乘法数模转换电路MDAC采用1.5bit的结构，在MDAC中，与采样相关的开关为SCs1、SCf1、SCs2、SCf2、SCOMP1、SCOMP2、SCM1、SCM2、SCMout，与保持相关的开关为SDAC1、SDAC2、SH1、SH2。其中开关SCs1、SCf1、SCs2、SCf2、SCMout采用同一时钟控制，SCOMP1、SCOMP2、SCM1、SCM2采用同一时钟控制，SDAC1、SDAC2、SH1、SH2采用同一时钟控制，图4所示的为各采用时钟波形图，由于后续的数字校正电路的存在，可以扩大比较器的误差校正范围。误差校正范围可以达到参考电压的四分之一。SCM1、SCM2关断瞬间完成采样，由于子ADC的采样开关SCOMP1、SCOMP2与SCM1、SCM2时序相同，在MDAC完成采样的同时，由子ADC对采样信号量化编码。而且由于子ADC中的比较器不是开关电容比较器，不必考虑比较器和MDAC中采样电容的充电时间常数不同的问题。
本实用新型提供的动态偏置产生电路4如图5所示，该动态偏置电路负责对每一级MDAC中的运算放大器提供偏置电流。该偏置生成电路模块为动态偏置，根据输入采样频率的不同，提供相应的偏置电流提供给运算放大器，使得运算放大器不至于为了满足最高采样频率的建立时间而设计的“过量”、消耗的功耗过多，对于相对较低的采样频率，运放的功耗相应的减小，从而整体上节省功耗。
所述的内置带隙基准电压源电路5，其为流水线模数转换器的偏置生成电路模块提供基准电压，并且该基准电压源包含关断开关。如果该开关关断，整个模数转换器的运放的管子就进入截止区，处于关断模式，可以保证在该流水线模数转换器不工作的时候可以工作在省电模式，节省电路功耗。
上述对本实用新型的流水线模数转换器的原理架构进行了说明，由于消去了采样保持电路、增加了动态偏置电路和基准源电压电路，从而可根据不同的采样时钟频率来调整整个模数转换器的功耗，可以通过关断带隙基准，使得该流水线模数转换器工作在省电模式。从而节省了功耗。而且本实用新型在具体实现的时候可采用数字工艺来实现，由于数字工艺中无法制作“模拟”电容，因此每一子流水级中所用的采样保持电容和运放的补偿电容、共模反馈电容，可利用同层金属之间的寄生电容来实现，从而可将本实用新型流水线模数转换器作为IP集成到数字工艺实现的片上***(SoC)上。
Claims (4)
1、一种流水线模数转换器，它包括：
多个子流水级(1)，其用于对输入的模拟信号进行模数转换和余量放大，并将每一个子流水级的输出数字码输入到延时同步寄存器(2)，且每一个子流水级(1)输出的模拟信号进入下一级重复上述过程；
延时同步寄存器(2)，其用于对每个子流水级(1)输出的数字码进行延时对准，并将对齐的数字码输入到数字校正模块(3)；
数字校正模块(3)，其用于接收同步寄存器(2)的输出数字码，将接收的数字码进行移位相加，以得到模数转换器的数字输出码；
其特征在于：它还包括
动态偏置电路(4)，所述的动态偏置电路(4)具有多个输出端，多个输出端与每一级子流水级(1)相电连接，所述的动态偏置电路(4)根据输入至各子流水级的采样时钟的频率相应地调整每个子流水级的运算放大器的偏置电平；
内置带隙基准源电路(5)，所述的内置带隙基准源电路(5)输出端与所述动态偏置电路(4)的输入端相连接，所述的内置带隙基准源电路(5)用于产生所述动态偏置电路(4)的参考电压源。
2、根据权利要求1所述的一种流水线模数转换器，其特征在于：所述的每一级子流水级(1)采用结构为1.5bit的乘法数模转换电路。
3、根据权利要求2所述的一种流水线模数转换器，其特征在于：所述的子流水级为11个，各级产生的共22bit数字码经过所述的延时同步寄存器(2)延时对准后输入到数字校正电路(3)处理并输出12bit数字码。
4、根据权利要求1所述的一种流水线模数转换器，其特征在于：所述的内置带隙基准源电路(5)包括工作模式控制开关，当所述的流水线模数转换器闲置时，所述的控制开关处于关断状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200920141671U CN201374690Y (zh) | 2009-02-12 | 2009-02-12 | 一种流水线模数转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200920141671U CN201374690Y (zh) | 2009-02-12 | 2009-02-12 | 一种流水线模数转换器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201374690Y true CN201374690Y (zh) | 2009-12-30 |
Family
ID=41500771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200920141671U Expired - Fee Related CN201374690Y (zh) | 2009-02-12 | 2009-02-12 | 一种流水线模数转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201374690Y (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103152047A (zh) * | 2012-12-28 | 2013-06-12 | 西安交通大学 | 一种流水线adc中1.5位子adc链温度计码的分级编码方法 |
| CN103250317A (zh) * | 2010-12-06 | 2013-08-14 | 矢崎总业株式会社 | 用于负载电路的保护装置 |
| CN104901697A (zh) * | 2015-05-04 | 2015-09-09 | 联想(北京)有限公司 | 一种信息处理方法及电子设备 |
| CN113076277A (zh) * | 2021-03-26 | 2021-07-06 | 大唐微电子技术有限公司 | 实现流水线调度的方法、装置、计算机存储介质及终端 |
-
2009
- 2009-02-12 CN CN200920141671U patent/CN201374690Y/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103250317A (zh) * | 2010-12-06 | 2013-08-14 | 矢崎总业株式会社 | 用于负载电路的保护装置 |
| US9293907B2 (en) | 2010-12-06 | 2016-03-22 | Yazaki Corporation | Protective device for load circuit |
| CN103152047A (zh) * | 2012-12-28 | 2013-06-12 | 西安交通大学 | 一种流水线adc中1.5位子adc链温度计码的分级编码方法 |
| CN104901697A (zh) * | 2015-05-04 | 2015-09-09 | 联想(北京)有限公司 | 一种信息处理方法及电子设备 |
| CN113076277A (zh) * | 2021-03-26 | 2021-07-06 | 大唐微电子技术有限公司 | 实现流水线调度的方法、装置、计算机存储介质及终端 |
| CN113076277B (zh) * | 2021-03-26 | 2024-05-03 | 大唐微电子技术有限公司 | 实现流水线调度的方法、装置、计算机存储介质及终端 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101552609B (zh) | 一种流水线模数转换器 | |
| Van der Goes et al. | 11.4 A 1.5 mW 68dB SNDR 80MS/s 2× interleaved SAR-assisted pipelined ADC in 28nm CMOS | |
| CN104967451A (zh) | 逐次逼近型模数转换器 | |
| Park et al. | A 10 b 100 MSample/s CMOS pipelined ADC with 1.8 V power supply | |
| US10979066B1 (en) | Pipelined analog-to-digital converter having input signal pre-comparison and charge redistribution | |
| CN100563110C (zh) | 一种流水线式模数转换器的前向误差补偿校正方法及装置 | |
| CN201374690Y (zh) | 一种流水线模数转换器 | |
| CN109639282A (zh) | 一种单端输入的低功耗同步寄存器型逐次逼近adc | |
| CN100574112C (zh) | 可抑制比较器失调影响的流水线结构模数转换器 | |
| CN104682958B (zh) | 一种带噪声整形的并行逐次逼近模数转换器 | |
| CN104485957A (zh) | 流水线模数转换器 | |
| CN102013894B (zh) | 一种低功耗流水线模数转换器 | |
| CN101980446B (zh) | 一种高性能低功耗流水线模数转换器 | |
| CN105187066B (zh) | 数模转换器 | |
| CN109462402B (zh) | 混合型流水线adc结构 | |
| CN101282118A (zh) | 一种消去采样保持电路的流水线模数转换器及方法 | |
| CN101471665A (zh) | 采用多级放大器部分复用技术的模数转换器电路 | |
| CN107294536B (zh) | 3bit流水线式ADC的时序控制方法 | |
| CN204131502U (zh) | 高速、高精度图像信号模数转换电路 | |
| CN102386922A (zh) | 一种可编程零周期时延与高速流水线模数转换器 | |
| Zhang et al. | A Programmable Delay-Controlling Technique for PVT Enhancement of Asynchronous SAR ADC | |
| CN105162466A (zh) | 增加流水线模数转换器余量放大器建立时间的adc结构 | |
| CN101741388B (zh) | 一种过采样模数转换器 | |
| CN104300981A (zh) | 高速、高精度图像信号模数转换电路 | |
| CN204906365U (zh) | 增加流水线模数转换器余量放大器建立时间的adc结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C53 | Correction of patent for invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Liu Dawei Inventor after: Sui Wenquan Inventor before: Liu Dawei |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: LIU DAWEI TO: LIU DAWEI SUI WENQUAN |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091230 Termination date: 20170212 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |