CN201032631Y - 一种开窗型田栅阵列半导体封装件 - Google Patents

一种开窗型田栅阵列半导体封装件 Download PDF

Info

Publication number
CN201032631Y
CN201032631Y CN 200720140103 CN200720140103U CN201032631Y CN 201032631 Y CN201032631 Y CN 201032631Y CN 200720140103 CN200720140103 CN 200720140103 CN 200720140103 U CN200720140103 U CN 200720140103U CN 201032631 Y CN201032631 Y CN 201032631Y
Authority
CN
China
Prior art keywords
substrate
opening
grid array
chip
window type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200720140103
Other languages
English (en)
Inventor
王送来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lih Duo International Co Ltd
Original Assignee
Lih Duo International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lih Duo International Co Ltd filed Critical Lih Duo International Co Ltd
Priority to CN 200720140103 priority Critical patent/CN201032631Y/zh
Application granted granted Critical
Publication of CN201032631Y publication Critical patent/CN201032631Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种开窗型田栅阵列半导体封装件，包括一基板、一芯片、多条焊线及一下封装胶层；其中，基板设有第一开口及第二开口，且共同贯穿基板，芯片以面朝下的方式贴合在基板的上表面，且通过形成于基板的第一开口及第二开口之间的多条焊线使得芯片与基板的下表面的焊点构成电性连接；下封装胶层填充贯穿基板的第一开口及第二开口，除包覆所述的多条焊线外，尤其在基板的下表面没有凸露在外面的厚度存在；这种结构因为基板的下表面不用直接焊球，故厚度相当扁薄。

Description

一种开窗型田栅阵列半导体封装件
技术领域
本实用新型涉及一种半导体封装件，尤指一种厚度扁薄的开窗型田栅阵列半导体封装件。
背景技术
如图1及图2所示，一种开窗型球栅阵列半导体封装件10的已知结构，包括一基板11，开设有一开口11a贯穿基板11；一芯片30，通过胶黏剂35以面朝下的方式贴合在基板11的上表面111，且使芯片30的作用表面30a覆盖在该开口11a的上方；多条焊线13，形成于基板11的开口11a之中，用以电性连接芯片30的作用表面30a至基板11的下表面112；一形成于基板10的下表面112的下封装胶层40，用以填充基板11的开口11a及包覆焊线13；一形成于基板11的上表面111的上封装胶层50，用以包覆芯片30；以及多个焊球60，植接于基板11的下表面112且不影响下封装胶层40的区域上。
不过，这种开窗型球栅阵列半导体封装件10的下封装胶层40因为会突出于基板11的下表面112达到一定厚度T，所以必须利用植接焊球60在基板11的下表面112，而且所植接的焊球60的高度H还要大于下封装胶层40突出在外面的厚度T才能使用。
因此，这种开窗型球栅阵列半导体封装件10的缺点就是在基板11的下表面112有下封装胶层40凸露在外面的厚度T存在，以致于基板11的下表面112不能省略植接焊球60，而且所植接的焊球60还有高度H的限制，所以不能缩小尺寸。因此，已知的开窗型球栅阵列半导体封装件10的整体高度不能更加扁薄或短小。
实用新型内容
据此，本实用新型的主要目的在于提供一种开窗型田栅阵列半导体封装件，其特点在于在基板的下表面没有下封装胶层凸露在外面的厚度存在，可直接以基板的下表面的焊点作为电性接触点，因为不用植接焊球，故厚度相当扁薄。
本实用新型的另一目的在于提供一种厚度相当扁薄的开窗型田栅阵列半导体封装件，包括一基板、一芯片、多条焊线及一下封装胶层；其中，基板设有第一开口及第二开口，且利用第一开口与第二开口共同贯穿基板，芯片的作用表面以面朝下的方式贴合在基板的上表面，且通过形成于基板的第一开口及第二开口之间的多条焊线使得芯片与基板的下表面的焊点构成电性连接；下封装胶层填充贯穿基板的第一开口及第二开口，除了包覆所述的多条焊线之外，尤其在基板的下表面没有凸露在外面的厚度存在；这种开窗型田栅阵列半导体封装件因为不用植接焊球，故厚度相当扁薄。
以上所述的开窗型田栅阵列半导体封装件，在芯片的非作用表面上面可设有散热装置，以强制驱散芯片运作时产生的热量。
以上所述的开窗型田栅阵列半导体封装件，可使基板由一第一基板及一第二基板上下迭合成双层结构，且所述的第一基板开设有一个或一个以上的第一开口，所述的第二基板开设有一个或一个以上的相对应的第二开口。
以上所述的开窗型田栅阵列半导体封装件，在基板的下表面的焊点上还可植接上焊球作为电性接触点，尤其，这种开窗型田栅阵列半导体封装件的基板的下表面因为没有下封装胶层凸露在外面的厚度存在，可以使用直径尺寸较小的焊球作为电性接触点，使得整体厚度呈现相当扁薄。
附图说明
图1为已知的开窗型球栅阵列半导体封装件的俯视图。
图2为图1所示的开窗型球栅阵列半导体封装件沿2-2剖面线的剖视图。
图3为本实用新型所示的开窗型田栅阵列半导体封装件的第一实施例的剖视图。
图4为本实用新型所示的开窗型田栅阵列半导体封装件的第二实施例的剖视图。
图5为本实用新型所示的开窗型田栅阵列半导体封装件的第三实施例的剖视图。
图6为本实用新型所示的开窗型田栅阵列半导体封装件的第四实施例的剖视图。
图7为本实用新型所示的开窗型田栅阵列半导体封装件的第五实施例的剖视图。
图8为本实用新型所示的开窗型田栅阵列半导体封装件的第六实施例的剖视图。
图9为本实用新型所示的开窗型田栅阵列半导体封装件的第七实施例的剖视图。
图10为本实用新型所示的开窗型田栅阵列半导体封装件的第八实施例的剖视图。
附图标记
10......开窗型球栅阵列半导体封装件
11......基板         11a......开口
111......上表面      112......下表面
13......焊线
20......开窗型田栅阵列半导体封装件
21......基板         21A......第一基板
21B......第二基板    21c......第一开口
21d......第二开口    21e......台阶区
211......上表面      212......下表面
23......焊线         24......焊点
25......焊点         30......芯片
30a......作用表面    30b......非作用表面
31......焊垫         35......胶黏剂
40......下封装胶层   50......上封装胶层
60......焊球        70......散热装置
H、h......高度      T......厚度
具体实施方式
如图3及图4所示，本实用新型所示的开窗型田栅阵列半导体封装件20的第一实施例及第二实施例，包括一基板21、一芯片30、多条焊线23及一下封装胶层40，尤其，省略不用焊球及上封装胶层，故厚度相当扁薄。
其中，基板21具有一上表面211及一相对的下表面212。基板21的上表面211开设有一个或一个以上的第一开口21c，基板21的下表面212开设有一个或一个以上的相对应的第二开口21d，并且通过使第一开口21c及相对应的第二开口21d共同贯穿基板21，以及，通过使第二开口21d的开口范围大于相对应的第一开口21c，使得基板21在第一开口21c及相对应的第二开口21d的交界处形成一台阶区21e。基板21的下表面212设有多个焊点25，基板21的台阶区21e上面通过设有多个焊点24与基板21的下表面212的相对应的焊点25构成电性连接。
芯片30具有一作用表面30a及一相对的非作用表面30b，其中，芯片30的作用表面30a设有外露的多个焊垫31，且芯片30的电子组件及电路(未示出)与芯片30的焊垫31构成电性连接。
芯片30通过胶黏剂35以面朝下的方式贴合在基板21的上表面211，且使芯片30的作用表面30a所设的多个焊垫31裸露在基板21的上表面211的第一开口21c之中。
多条焊线23形成于基板21的第一开口21c及相对应的第二开口21d之间，尤其芯片30的作用表面30a的焊垫31与基板21的台阶区21e的焊点24利用焊线23的连接构成电性连接之后，就直接促成芯片30的作用表面30a的焊垫31与基板21的下表面212的相对应焊点25构成电性连接。
基板211的第一开口21c及相对应的第二开口21d以公知的树脂材料(如环氧树脂等)填满，使得基板21的第一开口21c及相对应的第二开口21d的内部形成一下封装胶层40，且包覆形成于基板21的第一开口21c及相对应的第二开口21d之间的多条焊线23。
本实用新型所示的开窗型田栅阵列半导体封装件20的结构特点，就是在基板21的第一开口21c及相对应的第二开口21d形成一下封装胶层40。这种下封装胶层40的结构，除了达到紧密包覆多条焊线23的目的之外，尤其，在基板21的下表面212上完全没有凸露在外面的厚度存在。所以，本实用新型的开窗型田栅阵列半导体封装件20可以直接利用基板21的下表面212的焊点25作为电性接触点，可以省略不用植接焊球，故厚度相当扁薄。
为了省略重复说明，凡以下实施例所使用的零组件与第1实施例相同时，将承袭和沿用第1实施例所使用的组件符号，且赋予相同定义和相同功能。因此，凡以下实施例所使用的零组件可以参照和引用前面所述的内容时，在以下的说明中将不再赘述。
如图5所示，本实用新型所示的开窗型田栅阵列半导体封装件20的第三实施例，是在芯片30的非作用表面30b上面再设有一散热装置70，可以用来强制驱散芯片30运作时产生的热量。
如图6所示，本实用新型所示的开窗型田栅阵列半导体封装件20的第四实施例，是以双层结构来构成前面所述的基板21。例如，所述的基板21可以使用第一基板21A及第二基板21B上下迭合成双层结构。其中，第一基板21A开设有一个或一个以上的第一开口21c，第二基板21B开设有一个或一个以上的相对应的第二开口21d。第一基板21A及第二基板21B迭合时，第一基板21A的第一开口21c及第二基板211B的相对应第二开口21d共同贯穿基板21，使得第一基板21A的第一开口21c及第二基板21B的相对应的第二开口21d的内部可形成一下封装胶层40。
此外，以双层结构来构成前面所述的基板21的另一种结构，是使用第一基板21A的底面再涂敷上一层涂层构成双层结构。其中，第一基板21A开设有一个或一个以上的第一开口21c，而第一基板21A底面的涂层则形成有一个或一个以上的相对应的第二开口21d，使得第一基板21A的第一开口21c及第一基板21A底面的涂层所形成的相对应第二开口21d的内部可形成一下封装胶层40。
如图7所示，本实用新型所示的开窗型田栅阵列半导体封装件20的第五实施例，是在基板21的上表面211以公知树脂材料形成一上封装胶层50，且利用上封装胶层50将芯片30完全包覆住。
如图8所示，本实用新型所示的开窗型田栅阵列半导体封装件20的第六实施例，是利用所述的上封装胶层50包覆芯片30，但保持芯片30的非作用表面30b外露出来。这种结构可使芯片30运作时产生的热量通过外露的非作用表面30b散向外散发。
如图9及图10所示，以上各实施例所示的不同结构的开窗型田栅阵列半导体封装件20，还可对所述的焊点25植接上焊球60作为电性接触点。尤其，这种开窗型田栅阵列半导体封装件20的基板21的下表面212上因为没有下封装胶层40凸露在外面的厚度存在，所以焊球60的高度h不会受到限制。
因此，这种开窗型田栅阵列半导体封装件20可以使用直径尺寸较小的焊球60作为电性接触点，使得整体结构的厚度仍呈现相当扁薄。
以上所揭示的内容，乃本实用新型较佳的具体实施例，举凡与本实用新型的创作目的与所能达成的效果，均构成所谓的等效或均等，且属于本领域技术人员能够轻易完成的简易修改、修饰、改良或变化，应均不脱离本实用新型得以涵盖和主张的保护范围。

Claims (7)

1.一种开窗型田栅阵列半导体封装件，包括一基板、一芯片、多条焊线及一下封装胶层，其特征在于：
该基板具有一上表面及一相对的下表面，该上表面开设有一个或一个以上的第一开口，该下表面设有多个焊点及开设有一个或一个以上的第二开口，且所述的第一开口与所述的相对应第二开口共同贯穿基板，其中，所述的第二开口范围大于所述的相对应第一开口，使得所述的第一开口及所述的相对应第二开口的交界处形成一台阶区，所述的台阶区上面设有的多个焊点与所述的下表面的相对应的焊点构成电性连接；
该芯片具有一作用表面及一相对的非作用表面，其中，所述的芯片的作用表面设有外露的多个焊垫，且所述的芯片通过胶黏剂以面朝下的方式贴合在所述的基板的上表面，使得所述的多个焊垫裸露在所述的基板的上表面的第一开口之中；
该多条焊线形成于所述的基板的第一开口及相对应的第二开口之间，且使所述的芯片的作用表面的焊垫与所述的基板的台阶区的焊点构成电性连接；以及
该下封装胶层形成于所述的基板的第一开口及相对应的第二开口的内部，且包覆所述的多条焊线。
2.如权利要求1所述的开窗型田栅阵列半导体封装件，其特征在于，所述的芯片的非作用表面上面设有一散热装置。
3.如权利要求1所述的开窗型田栅阵列半导体封装件，其特征在于，所述的基板使用一第一基板及一第二基板上下迭合成双层结构，且所述的第一基板开设有一个或一个以上的第一开口，所述的第二基板开设有一个或一个以上的相对应的第二开口。
4.如权利要求1所述的开窗型田栅阵列半导体封装件，其特征在于，所述的基板使用一第一基板的底面再涂敷上一层涂层构成双层结构，且所述的第一基板开设有一个或一个以上的第一开口，所述的第一基板底面的涂层形成有一个或一个以上的相对应的第二开口。
5.如权利要求1所述的开窗型田栅阵列半导体封装件，其特征在于，所述的基板的上表面形成一上封装胶层，且所述的上封装胶层包覆所述的芯片。
6.如权利要求1所述的开窗型田栅阵列半导体封装件，其特征在于，所述的基板的上表面形成一上封装胶层，且所述的上封装胶层使所述的芯片的非作用表面外露出来。
7.如权利要求1至6中任一项所述的开窗型田栅阵列半导体封装件，其特征在于，所述的基板的下表面的焊点还植接有一焊球。
CN 200720140103 2007-03-22 2007-03-22 一种开窗型田栅阵列半导体封装件 Expired - Fee Related CN201032631Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200720140103 CN201032631Y (zh) 2007-03-22 2007-03-22 一种开窗型田栅阵列半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200720140103 CN201032631Y (zh) 2007-03-22 2007-03-22 一种开窗型田栅阵列半导体封装件

Publications (1)

Publication Number Publication Date
CN201032631Y true CN201032631Y (zh) 2008-03-05

Family

ID=39164518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200720140103 Expired - Fee Related CN201032631Y (zh) 2007-03-22 2007-03-22 一种开窗型田栅阵列半导体封装件

Country Status (1)

Country Link
CN (1) CN201032631Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866889B (zh) * 2009-04-17 2012-06-27 南茂科技股份有限公司 无基板芯片封装及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866889B (zh) * 2009-04-17 2012-06-27 南茂科技股份有限公司 无基板芯片封装及其制造方法

Similar Documents

Publication Publication Date Title
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
US7476962B2 (en) Stack semiconductor package formed by multiple molding and method of manufacturing the same
CN100390990C (zh) 堆叠多芯片封装和制造堆叠多芯片封装的方法
US7691681B2 (en) Chip scale package having flip chip interconnect on die paddle
US20070090508A1 (en) Multi-chip package structure
US20120267782A1 (en) Package-on-package semiconductor device
CN101611481A (zh) 半导体封装
CN110289252A (zh) 半导体装置及其制造方法
CN102110672B (zh) 芯片堆叠封装结构及其制造方法
CN101320696A (zh) 堆叠式封装结构及其制法
CN202443963U (zh) 半导体基板封装构造
CN201655787U (zh) 半导体封装结构
CN201032631Y (zh) 一种开窗型田栅阵列半导体封装件
CN101882606B (zh) 散热型半导体封装构造及其制造方法
CN100470786C (zh) 基板底部封胶的球格阵列封装构造
CN1274019C (zh) 将管芯附着到衬底上的方法
US7642639B2 (en) COB type IC package to enhanced bondibility of bumps embedded in substrate and method for fabricating the same
CN206685369U (zh) 一种双面扇出***级封装结构
CN101295697A (zh) 半导体封装构造
CN205211727U (zh) 一种指纹识别多芯片封装结构
CN100334726C (zh) 开窗型多芯片半导体封装件
CN207183249U (zh) 一种硅通孔内存芯片与铜基板的封装结构
US20040159925A1 (en) Semiconductor device and method for manufacture thereof
KR20050063052A (ko) 멀티칩 패키지 구조 및 그 제조방법
CN101355071A (zh) 导线架式的半导体封装件及其制法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080305