CN1992248A - 以开槽式金属薄膜承载打线芯片的封装构造 - Google Patents

以开槽式金属薄膜承载打线芯片的封装构造 Download PDF

Info

Publication number
CN1992248A
CN1992248A CN 200510097587 CN200510097587A CN1992248A CN 1992248 A CN1992248 A CN 1992248A CN 200510097587 CN200510097587 CN 200510097587 CN 200510097587 A CN200510097587 A CN 200510097587A CN 1992248 A CN1992248 A CN 1992248A
Authority
CN
China
Prior art keywords
those
chip
metal core
outer connection
core layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200510097587
Other languages
English (en)
Inventor
朱品华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Walton Advanced Engineering Inc
Original Assignee
Walton Advanced Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Walton Advanced Engineering Inc filed Critical Walton Advanced Engineering Inc
Priority to CN 200510097587 priority Critical patent/CN1992248A/zh
Publication of CN1992248A publication Critical patent/CN1992248A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明是有关于一种以开槽式金属薄膜承载打线芯片的封装构造，其是以一具有开槽的薄膜基板承载一打线芯片而为板上芯片封装型态，其中该开槽是可供焊线通过以电性连接芯片与薄膜基板。该薄膜基板是包括有一图案化金属核心层以及至少一表面介电层，该图案化金属核心层是具有复数个接指以及复数个外接垫，其中该些接指是排列于该开槽周边。当芯片的一主动面贴附于该薄膜基板而能极贴近于该图案化金属核心层，该图案化金属核心层将能提供良好的芯片散热路径。此外，使用该薄膜基板的芯片封装构造是能降低基板成本、减少整个封装的厚度及增进抗热应力的功效。

Description

以开槽式金属薄膜承载打线芯片的封装构造
技术领域
本发明涉及一种芯片的封装构造，特别是涉及一种板上芯片(Chip-On-Board，COB)型态的以开槽式金属薄膜承载打线芯片的封装构造。
背景技术
板上芯片(Chip-On-Board，COB)封装是目前在集成电路封装中一种常见的方式。COB封装主要包括三项制程：(1)芯片直接黏着在开槽基板上、(2)导线通过基板的开槽达到电性连接、及(3)芯片封胶，藉以能大量生产高速率运算的集成电路芯片，特别是再接上焊球以构成球格数组封装(BGA package)，已知目前的内存芯片的封装已发展成COB架构，以取代以往薄型小尺寸封装(Thin Small Outline Package，TSOP)并解决速率无法提升的窘境。
如图1所示，习知COB型态的芯片封装构造100是主要包括有一硬质基板110、一芯片120、复数个焊线130以及一封胶体140。该硬质基板110是具有一上表面111、一下表面112以及一贯穿上下表面的开槽113，以供该些焊线130通过。通常该硬质基板110是为单/多层印刷电路板，该硬质基板110是由至少一玻纤布含浸树脂核心层114、包括接指115与外接垫116的铜箔与焊罩层117所组成，然该硬质基板110的厚度相当厚、抵抗热应力特性较差且热阻抗过高。该芯片120是具有一主动面121以及一相对的背面122，在该主动面121上形成有复数个焊垫123。藉由一黏晶层124使该芯片120的该主动面121是贴附于该硬质基板110的上表面111，而该些焊垫123是位于该开槽113内。打线形成的该些焊线130是通过该开槽113而连接该些焊垫123与该些接指115。此外，该封胶体140是形成于该硬质基板110的上表面111及该开槽113内，以密封该芯片120与该些焊线130。另可将复数个焊球150设置于该些外接垫116。因此，在习知芯片封装构造100中厚度、散热性及热应力缓冲特性均有进一步改良的必要。目前一种COB改良结构是直接以PI(Polyimide)材料作为载膜的可挠性基板取代上述的硬质基板110，然基板的成本会大幅增加，且PI材料的导热性亦不佳对于整体芯片封装构造的散热性效果仍不明显。
另，申请人的前身(华新先进电子)于中国台湾专利公告第498511号“多板平面BGA封装结构”亦有揭示一种相关COB型态的芯片封装构造。
由此可见，上述现有的芯片的封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决芯片的封装构造存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的芯片的封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的以开槽式金属薄膜承载打线芯片的封装构造，能够改进一般现有的芯片的封装构造，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的芯片的封装构造存在的缺陷，而提供一种新型结构的以开槽式金属薄膜承载打线芯片的封装构造，所要解决的技术问题是使其利用一具有开槽的薄膜基板或是复数个共平面其间形成为打线槽缝的薄膜基板以供一芯片主动面的直接贴附，该薄膜基板包括有一图案化金属核心层(patterned metal core)以及至少一表面介电层(surface dielectric layer)，该图案化金属核心层是具有复数个接指以及复数个外接垫，藉以提供良好的芯片散热路径，此外，更能降低基板成本、减少整个封装的厚度以及增进抗热应力的功效，从而更加适于实用。
本发明的另一目的在于，提供一种以开槽式金属薄膜承载打线芯片的封装构造，所要解决的技术问题是使其中的薄膜基板的图案化金属核心层是另具有复数个衔接条，其是连接该些外接垫至该薄膜基板的边缘、连接该些接指至该开槽的边缘、或两者皆有，以供电镀该些接指与该些外接垫并增强该些接指与该些外接垫的连接固定力，避免不当的接触短路，从而更加适于实用。
本发明的再一目的在于，提供一种以开槽式金属薄膜承载打线芯片的封装构造，所要解决的技术问题是使其图案化金属核心层的外接垫是呈不规则的扩散，而该表面介电层的开孔是为圆形，以增进散热效益又可植接焊球成球格数组封装(BGA package)型态，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种芯片封装构造，其包括：一薄膜基板，其是具有一开槽并包括有一图案化金属核心层以及至少一表面介电层，该图案化金属核心层是具有复数个接指以及复数个外接垫，其中该些接指是排列于该开槽周边；一芯片，其主动面上形成有复数个电极端，该主动面是贴附于该薄膜基板且该些电极端是对准于该开槽内；复数个焊线，其是通过该开槽而电性连接该些电极端与该些接指；以及一封胶体，其是形成于该薄膜基板上及该开槽内，以至少局部密封该芯片与该些焊线。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的芯片封装构造，其中所述的图案化金属核心层的厚度是介于60～100微米。
前述的芯片封装构造，其中所述的图案化金属核心层是另具有复数个衔接条，其是连接该些外接垫至该薄膜基板的边缘。
前述的芯片封装构造，其中所述的图案化金属核心层是另具有复数个衔接条，其是连接该些接指至该开槽的边缘。
前述的芯片封装构造，其中所述的表面介电层是具有复数个尺寸小于该些外接垫的开孔，以包覆该些外接垫的周边。
前述的芯片封装构造，其中所述的外接垫是呈不规则的扩散，而该些开孔是为圆形。
前述的芯片封装构造，其中所述的表面介电层是为焊罩层，且该些外接垫为焊罩定义垫。
前述的芯片封装构造，其还包括有复数个焊球，其是设置于该些外接垫。
前述的芯片封装构造，其中所述的薄膜基板是另包括有一第二表面介电层，以使该图案化金属核心层被夹设于两表面介电层之间。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种芯片封装构造，其包括：复数个薄膜基板，其是为共平面，在该些薄膜基板之间形成有至少一打线槽缝，并且每一薄膜基板是包括有一图案化金属核心层以及至少一表面介电层，该图案化金属核心层是具有复数个接指以及复数个外接垫，其中该些接指是排列于该打线槽缝周边；一芯片，其主动面上形成有复数个电极端，该主动面是贴附于该些薄膜基板且该些电极端是对准于该打线槽缝内；复数个焊线，其是通过该打线槽缝而电性连接该些电极端与该些接指；以及一封胶体，其是形成于该些薄膜基板上及该打线槽缝内，以至少局部密封该芯片与该些焊线。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的芯片的封装构造，其中所述的图案化金属核心层的厚度是介于60～100微米。
前述的芯片的封装构造，其中所述的图案化金属核心层是另具有复数个衔接条，其是连接该些外接垫至该些薄膜基板的边缘。
前述的芯片的封装构造，其中所述的图案化金属核心层是另具有复数个衔接条，其是连接该些接指至该打线槽缝的边缘。
前述的芯片的封装构造，其中所述的表面介电层是具有复数个尺寸小于该些外接垫的开孔，以包覆该些外接垫的周边。
前述的芯片的封装构造，其中所述的外接垫是呈不规则的扩散，而该些开孔是为圆形。
前述的芯片的封装构造，其中所述的表面介电层是为焊罩层，且该些外接垫为焊罩定义垫。
前述的芯片的封装构造，其还包括有复数个焊球，其是设置于该些外接垫。
前述的芯片的封装构造，其中所述的每一薄膜基板是另包括有一第二表面介电层，以使该图案化金属核心层被夹设于两表面介电层之间。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
依据本发明的一种芯片封装构造主要包括至少一薄膜基板、一芯片、复数个焊线以及一封胶体。该薄膜基板是具有一开槽或是一打线槽缝，并且该薄膜基板是包括有一图案化金属核心层以及至少一表面介电层，该图案化金属核心层是具有复数个接指以及复数个外接垫，其中该些接指是排列于该开槽周边。该芯片的一主动面上形成有复数个电极端，该主动面是贴附于该薄膜基板且该些电极端是对准于该开槽内。该些焊线是通过该开槽而电性连接该些电极端与该些接指。此外，该封胶体是形成于该薄膜基板上及该开槽内，以至少局部密封该芯片与该些焊线。
借由上述技术方案，本发明以开槽式金属薄膜承载打线芯片的封装构造至少具有下列优点：
本发明利用一具有开槽的薄膜基板或是复数个共平面其间形成为打线槽缝的薄膜基板以供一芯片主动面的直接贴附，该薄膜基板包括有一图案化金属核心层(patterned metal core)以及至少一表面介电层(surfacedielectric layer)，该图案化金属核心层是具有复数个接指以及复数个外接垫，藉以提供良好的芯片散热路径，此外，更能降低基板成本、减少整个封装的厚度以及增进抗热应力的功效，从而更加适于实用。
本发明的薄膜基板的图案化金属核心层是另具有复数个衔接条，其是连接该些外接垫至该薄膜基板的边缘、连接该些接指至该开槽的边缘、或两者皆有，以供电镀该些接指与该些外接垫并增强该些接指与该些外接垫的连接固定力，避免不当的接触短路，从而更加适于实用。
本发明的图案化金属核心层的外接垫是呈不规则的扩散，而该表面介电层的开孔是为圆形，以增进散热效益又可植接焊球成球格数组封装(BGApackage)型态，从而更加适于实用。
综上所述，本发明特殊结构的以开槽式金属薄膜承载打线芯片的封装构造其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在产品结构或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的芯片的封装构造具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是习知以开槽式基板承载打线芯片的封装构造的截面示意图。
图2是依据本发明的第一具体实施例，一种以开槽式金属薄膜承载打线芯片的封装构造的截面示意图。
图3A至3I是依据本发明的第一具体实施例，该芯片封装构造于制程中的截面示意图。
图4是依据本发明的第一具体实施例，该芯片封装构造的薄膜基板的图案化金属核心层在尚未电镀前的局部底面图。
图5是依据本发明的第二具体实施例，另一种芯片封装构造的复数个薄膜基板的底面示意图。
图6是依据本发明的第二具体实施例，该芯片封装构造的截面示意图。
10：金属薄膜                    21、22：连接条
100：芯片封装构造               110：硬质基板
111：上表面                     112：下表面
113：开槽                       114：玻纤布含浸树脂核心层
115：接指                       116：外接垫
117：焊罩层                     120：芯片
121：主动面                     122：背面
123：焊垫                       124：黏晶层
130：焊线                       140：封胶体
150：焊球                       200：芯片封装构造
210：薄膜基板                   211：开槽
212：图案化金属核心层           212A：线路条
213：接指                       214：外接垫
215：第一表面介电层             216：第二表面介电层
217：开孔                       218：第一衔接条
219：第二衔接条                 220：芯片
221：主动面                  222：背面
223：电极端                  224：黏晶层
230：焊线                    240：封胶体
250：焊球                    260：电镀层
310：第一薄膜基板            311：图案化金属核心层
312：表面介电层              313：接指
314：外接垫                  320：第二薄膜基板
321：图案化金属核心层        322：表面介电层
323：接指                    324：外接垫
330：打线槽缝
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的以开槽式金属薄膜承载打线芯片的封装构造其具体实施方式、结构、特征及其功效，详细说明如后。
通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
本发明的一具体实施例是揭示一种以开槽式金属薄膜承载打线芯片的封装构造。请参阅图2，该芯片封装构造200主要包括一薄膜基板210、一芯片220、复数个焊线230以及一封胶体240。该薄膜基板210是具有一狭长状的开槽211，其是贯通该薄膜基板210的上下表面。该薄膜基板210包括有一图案化金属核心层212以及至少一表面介电层。该图案化金属核心层212是具有复数个接指213以及复数个外接垫214，其中该些接指213是排列于该开槽211周边，而该些外接垫214是可为数组排列或是双/多排直线排列，该些接指213与对应的该些外接垫214是以该图案化金属核心层212的线路条212A(如图4所示)相互电性导通。在本实施例中，该图案化金属核心层212的厚度是介于60～100微米(um)，高于一般软性电路板的铜箔厚度(约35微米)，以做为该薄膜基板210的主要支撑体、电性导通连接以及散热路径的提供，故能同时取代习知软性电路板的PI介电核心层与铜箔线路层更具有导散热效果，而能更加的薄化且成本更低。另，该薄膜基板210的表面介电层是可为两层，分别为第一表面介电层215与第二表面介电层216，以使该图案化金属核心层212被夹设于第一与第二表面介电层215、216之间。第一表面介电层215与第二表面介电层216是可选用一般的绿漆(即焊罩层solder mask)或是黑漆(即非导电印刷油墨)。由于该第一表面介电层215仍需要图案化，形成复数个开孔217或/与槽孔(如图4所示，该些槽孔是位于该开槽211预定形成位置的两侧)，以显露该些外接垫214与该些接指213，而该第二表面介电层216则可不需要图案化。因而较佳地，该第一表面介电层215是可选用感旋光性介电材料，如焊罩层(即绿漆)，而该第二表面介电层216则可选用一般无感旋光性介电材料，如印刷油墨(即黑漆)即可。
该芯片220是具有一主动面221以及一对应的背面222，其中运算时会发热的集成电路组件(图未绘出)是设置于该主动面221。在该主动面221上是形成有复数个电极端223，例如焊垫，但亦可为凸块。该些电极端223的位置是可设于该主动面221的中央或是周边，亦可为单排或是多排。该主动面221是藉由一黏晶层224贴附于该薄膜基板210且该些电极端223是对准于该开槽211内。该些焊线230是通过该开槽211而电性连接该些电极端223与该些接指213。此外，该封胶体240是形成于该薄膜基板210上及该开槽211内，以至少局部密封该芯片220与该些焊线230。该封胶体240是可为模封胶体(molding compound)、底部填充胶(underfillmaterial)或点涂胶体等等，以仅局部包覆该芯片220的侧面或是完全密封该芯片220。该芯片封装构造100另可包括有复数个焊球250，其是设置于该些外接垫214，而兼具有BOC与BGA封装型态。
由于该图案化金属核心层212是邻近被黏贴芯片220的主动面221，而能提供良好的芯片散热路径。该芯片220由其主动面221发出的热量将能便利地沿着该图案化金属核心层212导出并散逸的，故具有BOC薄膜封装的散热增进功效。此外，更能降低基板成本、减少整个封装的厚度以及增进抗热应力的功效。
较佳地，如图4所示，该图案化金属核心层212是另具有复数个第一衔接条218，其是连接该些外接垫214至该薄膜基板210的边缘；或者，该图案化金属核心层212是另具有复数个第二衔接条219，其是连接该些接指213至该开槽211的边缘；在本实施例中，该图案化金属核心层212则同时具有该些第一衔接条218与该些第二衔接条219，以利电镀形成一电镀层260于该些接指213与该些外接垫214上并能增强该些接指213与该些外接垫214的连接固定力。在封装的前，该些第一衔接条218是由该些外接垫214或线路条212A连接至在两薄膜基板210之间切割道的电镀连接条21，该些第二衔接条219是由该些接指213连接至在该薄膜基板210尚未切除成该开槽211的部位处的电镀连接条22，故可在该些接指213与该些外接垫214的显露面形成一电镀层260，例如镍-金层，此外，能同时稳固该些接指213、该些外接垫214及该图案化金属核心层212的线路条212A，以利形成该第一表面介电层215与该第二表面介电层216，避免不当的短路使得该些接指213能更加微间距的排列。
再如图2所示，较佳地，该些外接垫214是呈不规则的扩散，以增进散热面积，而该些开孔217是可为圆形，以利设置该些焊球250。故该第一表面介电层215的开孔217在尺寸上是小于该些外接垫214，以包覆该些外接垫214的周边，当该第一表面介电层215是为焊罩层(solder mask)时，该些外接垫214是可为焊罩定义垫(Solder Mask Defined pad，SMD pad)。
图3A至3I是说明上述芯片封装构造200的制造流程。首先，请参阅图3A，提供一金属薄膜10，其厚度约在60～100微米(um)。接着，可利用曝光显影与蚀刻的技术，图案化该金属薄膜10。如图3B所示，该金属薄膜10经图案化之后将构成上述具有接指213与外接垫214的图案化金属核心层212，并在本实施例中，配合参阅图4，该些外接垫214是可藉由该些第一衔接条218连接至一位于切割道的连接条21，而该些接指213是藉由该些第二衔接条219连接至一位于该开槽211位置的连接条22，此时，该开槽211尚未形成。之后，如图3C所示，利用印刷技术形成该第一表面介电层215与该第二表面介电层216于该图案化金属核心层212的下表面与上表面。并使该第一表面介电层215形成有复数个开孔217及一槽孔，以显露该些外接垫214与该些接指213。之后，如图3D所示，进行一电镀制程，以在该些外接垫214与该些接指213的显露表面处形成一电镀层260。再进行一开槽步骤，如图3E所示，以形成该开槽211，即可制成如上所述的薄膜基板210。在本实施例中，于形成该开槽211的同时，第二衔接条219亦被移除，然第一衔接条218仍被保留于该薄膜基板210内，可以减少开槽制程中所产生的毛边问题。然后在芯片封装过程中先进行一黏晶步骤，如图3F所示，该芯片220的该主动面221是贴附至该薄膜基板210的上表面，该芯片220的该些电极端223是显露在该开槽211内。之后，进行一打线步骤，如图3G所示，形成该些焊线230，通过该开槽211以连接该些电极端223与该些接指213。之后，可利用压模技术进行一封胶步骤，如图3H所示，形成的封胶体240是位在该薄膜基板210的上表面及该开槽211内，以至少局部密封该芯片220以及密封该些焊线230，但仍保持该些外接垫214为可电性接合。之后，进行一植球步骤，可利用焊料回焊或是焊球接合技术，如图3I所示，形成该些焊球250以接合至该些外接垫214。最后，进行一单离切割步骤，即可制成如图2所示的芯片封装构造200。
在本发明的第二具体实施例中，可藉由复数个薄膜基板置换上述具开槽113的单一薄膜基板210。另一种芯片封装构造是包括有如上述般的芯片220、焊线230、封胶体240以及如图5所示的一第一薄膜基板310与一第二薄膜基板320，该芯片220的主动面221可同时贴附于第一薄膜基板310与第二薄膜基板320上。如图5及图6所示，该第一薄膜基板310与该第二薄膜基板320是为共平面，在第一薄膜基板310与第二薄膜基板320之间是形成有至少一打线槽缝330，以利焊线的通过。第一薄膜基板310是包括有一图案化金属核心层311以及至少一表面介电层312，其图案化金属核心层311是具有复数个接指313以及复数个外接垫314，该些接指313是排列于该打线槽缝330的周边，而该些外接垫314是可为格状数组。同样地，第二薄膜基板320是包括有一图案化金属核心层321以及至少一表面介电层322，其图案化金属核心层321是具有复数个接指323以及复数个外接垫324。利用分离的第一薄膜基板310与第二薄膜基板320可增进该芯片封装构造中应力缓冲(stress buffer)的功效，当该芯片封装构造是表面接合至一外部印刷电路板，在热循环过程中所产生的热应力能被共平面且分离的第一薄膜基板310与第二薄膜基板320加以缓冲与分散，不会直接作用于其上方的芯片，有效避免芯片与该些薄膜基板310、320的剥离分层，更可达到BOC封装型态的薄化、散热增益与基板成本降低的功效。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (18)

1、一种芯片封装构造，其特征在于其包括：
一薄膜基板，其是具有一开槽并包括有一图案化金属核心层以及至少一表面介电层，该图案化金属核心层是具有复数个接指以及复数个外接垫，其中该些接指是排列于该开槽周边；
一芯片，其主动面上形成有复数个电极端，该主动面是贴附于该薄膜基板且该些电极端是对准于该开槽内；
复数个焊线，其是通过该开槽而电性连接该些电极端与该些接指；以及
一封胶体，其是形成于该薄膜基板上及该开槽内，以至少局部密封该芯片与该些焊线。
2、根据权利要求1所述的芯片封装构造，其特征在于其中所述的图案化金属核心层的厚度是介于60～100微米。
3、根据权利要求1所述的芯片封装构造，其特征在于其中所述的图案化金属核心层是另具有复数个衔接条，其是连接该些外接垫至该薄膜基板的边缘。
4、根据权利要求1或3所述的芯片封装构造，其特征在于其中所述的图案化金属核心层是另具有复数个衔接条，其是连接该些接指至该开槽的边缘。
5、根据权利要求1所述的芯片封装构造，其特征在于其中所述的表面介电层是具有复数个尺寸小于该些外接垫的开孔，以包覆该些外接垫的周边。
6、根据权利要求5所述的芯片封装构造，其特征在于其中所述的外接垫是呈不规则的扩散，而该些开孔是为圆形。
7、根据权利要求5所述的芯片封装构造，其特征在于其中所述的表面介电层是为焊罩层，且该些外接垫为焊罩定义垫。
8、根据权利要求1所述的芯片封装构造，其特征在于其还包括有复数个焊球，其是设置于该些外接垫。
9、根据权利要求1所述的芯片封装构造，其特征在于其中所述的薄膜基板是另包括有一第二表面介电层，以使该图案化金属核心层被夹设于两表面介电层之间。
10、一种芯片封装构造，其特征在于其包括：
复数个薄膜基板，其是为共平面，在该些薄膜基板之间形成有至少一打线槽缝，并且每一薄膜基板是包括有一图案化金属核心层以及至少一表面介电层，该图案化金属核心层是具有复数个接指以及复数个外接垫，其中该些接指是排列于该打线槽缝周边；
一芯片，其主动面上形成有复数个电极端，该主动面是贴附于该些薄膜基板且该些电极端是对准于该打线槽缝内；
复数个焊线，其是通过该打线槽缝而电性连接该些电极端与该些接指；以及
一封胶体，其是形成于该些薄膜基板上及该打线槽缝内，以至少局部密封该芯片与该些焊线。
11、根据权利要求10所述的芯片封装构造，其特征在于其中所述的图案化金属核心层的厚度是介于60～100微米。
12、根据权利要求10所述的芯片封装构造，其特征在于其中所述的图案化金属核心层是另具有复数个衔接条，其是连接该些外接垫至该些薄膜基板的边缘。
13、根据权利要求10或12所述的芯片封装构造，其特征在于其中所述的图案化金属核心层是另具有复数个衔接条，其是连接该些接指至该打线槽缝的边缘。
14、根据权利要求10所述的芯片封装构造，其特征在于其中所述的表面介电层是具有复数个尺寸小于该些外接垫的开孔，以包覆该些外接垫的周边。
15、根据权利要求14所述的芯片封装构造，其特征在于其中所述的外接垫是呈不规则的扩散，而该些开孔是为圆形。
16、根据权利要求14所述的芯片封装构造，其特征在于其中所述的表面介电层是为焊罩层，且该些外接垫为焊罩定义垫。
17、根据权利要求10所述的芯片封装构造，其还包括有复数个焊球，其是设置于该些外接垫。
18、根据权利要求10所述的芯片封装构造，其特征在于其中所述的每一薄膜基板是另包括有一第二表面介电层，以使该图案化金属核心层被夹设于两表面介电层之间。
CN 200510097587 2005-12-30 2005-12-30 以开槽式金属薄膜承载打线芯片的封装构造 Pending CN1992248A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200510097587 CN1992248A (zh) 2005-12-30 2005-12-30 以开槽式金属薄膜承载打线芯片的封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200510097587 CN1992248A (zh) 2005-12-30 2005-12-30 以开槽式金属薄膜承载打线芯片的封装构造

Publications (1)

Publication Number Publication Date
CN1992248A true CN1992248A (zh) 2007-07-04

Family

ID=38214365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510097587 Pending CN1992248A (zh) 2005-12-30 2005-12-30 以开槽式金属薄膜承载打线芯片的封装构造

Country Status (1)

Country Link
CN (1) CN1992248A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599469B (zh) * 2008-06-05 2011-04-13 宏齐科技股份有限公司 可达成背面电性导通的半导体芯片封装结构及其制作方法
CN101872755B (zh) * 2009-04-24 2011-09-07 华东科技股份有限公司 具有跳线连接结构的窗口型半导体封装构造及其基板
CN104851833A (zh) * 2014-02-13 2015-08-19 苹果公司 用于处理衬底载体内的衬底的夹紧机构
CN107369655A (zh) * 2017-07-13 2017-11-21 睿力集成电路有限公司 一种窗口型球栅阵列封装组件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599469B (zh) * 2008-06-05 2011-04-13 宏齐科技股份有限公司 可达成背面电性导通的半导体芯片封装结构及其制作方法
CN101872755B (zh) * 2009-04-24 2011-09-07 华东科技股份有限公司 具有跳线连接结构的窗口型半导体封装构造及其基板
CN104851833A (zh) * 2014-02-13 2015-08-19 苹果公司 用于处理衬底载体内的衬底的夹紧机构
CN104851833B (zh) * 2014-02-13 2018-01-23 苹果公司 用于处理衬底载体内的衬底的夹紧机构
CN107369655A (zh) * 2017-07-13 2017-11-21 睿力集成电路有限公司 一种窗口型球栅阵列封装组件

Similar Documents

Publication Publication Date Title
CN1298034C (zh) 半导体封装及其制造方法
CN1241259C (zh) 电路装置的制造方法
CN1138303C (zh) 树脂密封型半导体装置及其制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1728353A (zh) 电路装置的制造方法
CN1185913C (zh) 带有凸块的布线电路板及其制造方法
CN1324658C (zh) 切削方法、切削装置及半导体器件的制造方法
CN1577840A (zh) 半导体器件的堆叠封装
CN1992248A (zh) 以开槽式金属薄膜承载打线芯片的封装构造
CN1956178A (zh) 光电芯片封装构造、制造方法及其芯片承载件
CN1855450A (zh) 高散热性的半导体封装件及其制法
CN1929120A (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN101030565A (zh) 高频集成电路封装构造及其制造方法
CN1183588C (zh) 球栅格阵列封装基板及其制造方法
CN1862800A (zh) 电子元器件平面凸点式超薄封装基板及其制作方法
CN103441116A (zh) 一种半导体封装件及其制造方法
CN1933117A (zh) 不具核心介电层的芯片封装体制程
CN1941336A (zh) 增进晶背散热的薄型封装构造
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法
CN101043010A (zh) 无胶带黏晶方式的集成电路封装方法
CN1180473C (zh) 高密度集成电路封装结构及其方法
CN1917196A (zh) 柱格阵列封装构造及其电子装置
CN1208821C (zh) 半导体晶片的封装方法及其成品
CN2706862Y (zh) 芯片置入式封装结构
CN2575844Y (zh) 高散热效率的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication