CN1988388A - 电压选择电路 - Google Patents

电压选择电路 Download PDF

Info

Publication number
CN1988388A
CN1988388A CNA2006101717248A CN200610171724A CN1988388A CN 1988388 A CN1988388 A CN 1988388A CN A2006101717248 A CNA2006101717248 A CN A2006101717248A CN 200610171724 A CN200610171724 A CN 200610171724A CN 1988388 A CN1988388 A CN 1988388A
Authority
CN
China
Prior art keywords
voltage
mosfet
inverter
grid
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101717248A
Other languages
English (en)
Other versions
CN100589324C (zh
Inventor
今井敏行
木村纯子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
On Semiconductor Niigata Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Manufacturing Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1988388A publication Critical patent/CN1988388A/zh
Application granted granted Critical
Publication of CN100589324C publication Critical patent/CN100589324C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

提供一种可以稳定输出与输入电压相等的电压作为输出电压而没有功率损耗的电压选择电路。如下这样构成电压选择电路：进行可将控制信号输入到第1反相器(INV1)以及第3反相器(INV3)上、第1反相器(INV1)的输出被输入到第2反相器(INV2)以及第4MOSFET(M12)的栅极、第3反相器(INV3)的输出被输入到第4反相器(INV4)以及第3MOSFET(M11)的栅极、第4反相器(INV4)的输出被输入到第2MOSFET(M10)的栅极的连接，而第2MOSFET(M10)的源极上被输入根据控制信号(IN)所选择的第1输入电压(V1)，而第4MOSFET(M12)的源极上被输入根据控制信号(IN)所选择的第2输入电压(V2)。

Description

电压选择电路
技术领域
本发明涉及根据控制信号选择并输出多个输入电压的其中之一的电压选择电路，特别涉及用于输出稳定的电压的技术。
背景技术
在电子电路开发时，有时需要根据控制信号选择并输出多个输入电压的其中之一的电路(以下称电压选择电路)。这种电路例如图5所示，可使用MOSFET(Metal Oxide Semiconductor Field Effect Transistor)构成。
在图5中，通过P型MOSFET(M1)、以及N型MOSFET(M2)构成第1反相器INV1。并且，通过P型MOSFET(M3)、以及N型MOSFET(M4)构成第2反相器INV2。P型MOSFET(M5)、以及N型MOSFET(M6)构成第1选通门(transmission gate)SW1。P型MOSFET(M7)、以及N型MOSFET(M8)构成第2选通门SW2。另外，二极管D1～D4是MOSFET(M5～M8)各自的寄生二极管。
第1反相器INV1作为控制信号被输入IN(‘H’(高电平)或‘L’(低电平))。第1反相器INV1的输出被分别输入到第2反相器INV2、MOSFET(M5)的栅极、以及MOSFET(M8)的栅极。另外，第2反相器INV2的输出被分别输入到MOSFET(M6)的栅极、以及MOSFET(M7)的栅极。
MOSFET(M5)的源极、以及MOSFET(M6)的源极上被分别施加根据控制信号IN所选择的第1输入电压V1。MOSFET(M7)的源极、以及MOSFET(M8)的源极上被分别施加根据控制信号IN所选择的第2输入电压V2。
MOSFET(M5～M8)的漏极被共用地连接，基于根据控制信号IN所选择的第1输入电压V1或第2输入电压V2的任何一个的输出电压V3被输出到该连接线上。
此时，在图5所示的电压选择电路中，假设作为控制信号IN被输入了‘H’(高电平)。这时，MOSFET(M5)的栅极、以及MOSFET(M8)的栅极被分别输入‘L’(低电平)，而MOSFET(M6)的栅极、以及MOSFET(M7)的栅极被分别输入‘H’(高电平)。因此，选通门SW1为导通，另一方面，选通门SW2为截止，作为此时的输出电压V3变成被输出基于第1输入电压V1的电压。
另一方面，在图5所示的电压选择电路中，假设作为控制信号IN被输入了‘L’(低电平)。此时，MOSFET(M5)的栅极、以及MOSFET(M8)的栅极被分别输入‘H’(高电平)，而MOSFET(M6)的栅极、以及MOSFET(M7)的栅极被分别输入‘L’(低电平)。因此，选通门SW1为截止，另一方面，选通门SW2为导通，作为此时的输出电压V3变成被输出基于第2输入电压V2的电压。
图6表示电压选择电路的其他例。在该图中，P型MOSFET(M1)、以及N型MOSFET(M2)构成第1反相器INV1。而P型MOSFET(M3)、以及N型MOSFET(M4)构成第2反相器INV2。N型MOSFET(M5)、以及N型MOSFET(M6)漏极之间以及栅极之间被分别共用地连接，并由它们构成第1开关电路SW1。N型MOSFET(M7)、以及N型MOSFET(M8)的漏极之间以及栅极之间分别被共用地连接并由它们构成第2开关电路SW2。另外，二极管D1～D4分别是MOSFET(M5～M8)的寄生二极管。
在图6所示的电压选择电路中，对第1反相器INV1输入控制信号IN(‘H’(高电平)或‘L’(低电平))。另外，第1反相器INV1的输出被分别输入到第2反相器INV2、MOSFET(M7)的栅极、以及MOSFET(M8)的栅极。另外，第2反相器INV2的输出被分别输入到MOSFET(M5)的栅极、以及MOSFET(M6)的栅极。
MOSFET(M6)的源极上被施加根据控制信号IN所选择的第1输入电压V1。MOSFET(M8)的源极上被施加根据控制信号IN所选择的第2输入电压V2。MOSFET(M5)的源极、以及MOSFET(M7)的源极被共用地连接，基于根据控制信号IN所选择的第1输入电压V1或第2输入电压V2的任何一个的输出电压V3被输出到该连接线上。
此时，在图6所示的电压选择电路中，假设作为控制信号IN被输入了‘H’(高电平)。这时，MOSFET(M5)的栅极、以及MOSFET(M6)的栅极被输入‘H’(高电平)，而MOSFET(M7、M8)的栅极被输入‘L’(低电平)。因此，开关电路SW1为导通，另一方面，开关电路SW2为截止，此时作为输出电压V3变成被输出基于第1输入电压V1的电压。
另一方面，假设作为控制信号IN被输入‘L’(低电平)时，MOSFET(M5)的栅极、以及MOSFET(M6)的栅极被输入‘L’(低电平)，而MOSFET(M7)的栅极、以及MOSFET(M8)的栅极被输入‘H’(高电平)。因此，开关电路SW1为截止，另一方面，开关电路SW2为导通，此时作为输出电压V3变成被输出基于第2输入电压V2的电压。
【专利文献1】特开平10-84271号公报
【专利文献2】特开平2003-32090号公报
但是，在图5所示的电路中，例如控制信号IN为‘H’(高电平)的情况下，MOSFET(M5)、以及MOSFET(M6)导通，MOSFET(M7)、MOSFET(M8)为截止。此时，如果V1+Vd1＜V2(Vd1为寄生二极管D3、D4的正向电压)，则寄生二极管D3、D4导通，在寄生二极管D3、D4→MOSFET(M5、M6)的路径上会流过电流。控制信号IN为‘L’(低电平)的情况也一样，如果V1+Vd2＜V1(Vd2为寄生二极管D1、D2的正向电压)，则寄生二极管D1、D2导通，在寄生二极管D1、D2→MOSFET(M7、M8)的路径上会流过电流。
另一方面，在图6所示的电路中，例如控制信号IN为‘H’(高电平)的情况下，MOSFET(M5)、以及MOSFET(M6)导通，MOSFET(M7)、MOSFET(M8)截止。此时，在变为V1＜Vss-Vt(Vt为MOSFET(M7、M8)导通所需要的电压)，V1+Vd3＜V2(Vd3为寄生二极管D4的正向电压)的情况下，MOSFET(M7)的栅极电压＝Vss，另外，因为MOSFET(M5)、以及MOSFET(M6)导通，所以输出电压V3＝第1输入电压V1，MOSFET(M7)的栅极/源极间电压VGS＞Vt，MOSFET(M7)导通。因此，在MOSFET(M8)的寄生二极管D4→MOSFET(M7)→MOSFET(M5)的寄生二极管D1→MOSFET(M6)的路径上会流过电流。
另外，控制信号IN为‘L’(低电平)的情况下也一样，在满足上述电压关系的情况下，MOSFET(M6)导通，MOSFET(M8)→MOSFET(M7)→MOSFET(M5)的寄生二极管D1→MOSFET(M6)的路径上会流过电流。
这样，在图5以及图6的任何一个电路中都会发生电流损失，所以输出电压V3因此变得不稳定，作为输出电压V3未必能够获得与第1输入电压V1以及第2输入电压V2相同的电压。
发明内容
本发明是鉴于以上的问题而完成的，其目的在于提供一种可以稳定输出与输入电压相等的电压的电压选择电路。
为了实现上述目的的本发明中第1权利要求项中记载的发明是一种电压选择电路，包括：第1至第4反相器；包含各自漏极之间共用地连接的N型第1MOSFET以及N型第2MOSFET的第1开关电路；以及包含各自漏极之间共用地连接的N型第3MOSFET以及N型第4MOSFET的第2开关电路，进行连接，以使所述第1至第4反相器上被输入共同的驱动电压、所述第1反相器以及第3反相器上被输入控制信号、所述第1反相器的输出被输入到所述第2反相器以及所述第4MOSFET的栅极、所述第2反相器的输出被输入到所述第1MOSFET的栅极、所述第3反相器的输出被输入到所述第4反相器以及所述第3MOSFET的栅极、所述第4反相器的输出被输入到所述第2MOSFET的栅极，所述第2MOSFET的源极上被输入根据所述控制信号所选择的第1输入电压；所述第4MOSFET的源极上被输入根据所述控制信号所选择的第2输入电压，设定所述驱动电压、所述第1输入电压、以及所述第2输入电压的值，以使所述第1MOSFET或者所述第3MOSFET在导通时各自栅极/源极间电压比栅极/源极间阈值电压大。
根据本发明，作为控制信号被输入‘H’(高电平)的情况下，因为第2MOSFET导通，所以第1MOSFET的漏极电压为第1输入电压。另外，因为第4MOSFET截止，所以第3MOSFET的漏极电压为开路(高阻抗)。而且，在第1MOSFET的栅极上因为被输入‘H’(高电平)，所以第1MOSFET的栅极电压为驱动电压。而且，第3MOSFET的栅极上因为被输入‘L’(低电平)，所以第3MOSFET的栅极电压为第1输入电压。
这里，第1MOSFET的漏极/源极间的电流增大时，第1MOSFET的源极电压会接近第1输入电压V1。因此，第1MOSFET的栅极/源极间电压增大，由此第1MOSFET的源极电压(此为输出电压)会接近第1输入电压。并且，通过这样的正反馈，第1MOSFET会自动地充分地导通，其结果，作为输出电压会获得与第1输入电压相等的电压。
另外，作为控制信号被输入‘L’(低电平)的情况下，因为第4MOSFET导通，所以第3MOSFET的漏极电压为第2输入电压。另外，因为第2MOSFET截止，所以第1MOSFET的漏极电压为开路(高阻抗)。在第3MOSFET的栅极上因为被输入‘H’(高电平)，所以第3MOSFET的栅极电压为驱动电压。而且，第1MOSFET的栅极上因为被输入‘L’(低电平)，所以第1MOSFET的栅极电压为第2输入电压。
这里，第3MOSFET的漏极/源极间的电流增大时，第3MOSFET的源极电压会接近第2输入电压。因此，第3MOSFET的栅极/源极间电压增大，由此第3MOSFET的源极电压(此为输出电压)会接近第2输入电压。并且，通过这样的正反馈，第3MOSFET会自动且充分地导通，其结果，作为输出电压可获得与第2输入电压相等的电压。
这样，在本发明的电压选择电路中，作为控制信号IN被输入‘H’(高电平)的情况下，与第1输入电压相等的电压作为输出电压被输出，另一方面，作为控制信号IN被输入‘L’(低电平)的情况下，与第2输入电压相等的电压作为输出电压被输出。因此，在本发明的电压选择电路中，作为输出电压可以稳定输出与第1输入电压或第2输入电压相等的电压。
另外，本发明中第2权利要求项中所述的发明是一种电压选择电路，包括：第1至第4反相器；包含各自漏极之间共用地连接的P型第1MOSFET以及P型第2MOSFET的第1开关电路；以及包含各自漏极之间共用地连接的P型第3MOSFET以及P型第4MOSFET的第2开关电路，进行连接、以使所述第1至第4反相器上被输入共同的驱动电压、所述第1反相器以及第3反相器上被输入控制信号、所述第1反相器的输出被输入到所述第2反相器以及所述第4MOSFET的栅极、所述第2反相器的输出被输入到所述第1MOSFET的栅极、所述第3反相器的输出被输入到所述第4反相器以及所述第3MOSFET的栅极、所述第4反相器的输出被输入到所述第2MOSFET的栅极，所述第2MOSFET的源极上被输入根据所述控制信号所选择的第1输入电压，所述第4MOSFET的源极上被输入根据所述控制信号所选择的第2输入电压，设定所述驱动电压、所述第1输入电压、以及所述第2输入电压的值，使得所述第1MOSFET或者所述第3MOSFET在导通时各自栅极/源极间电压比栅极/源极间阈值电压大。
根据本发明，作为控制信号被输入‘L’(低电平)的情况下，因为第2MOSFET导通，所以第1MOSFET的漏极电压为第1输入电压。另外，因为第4MOSFET截止，所以第3MOSFET的漏极电压为开路(高阻抗)。而且，在第1MOSFET的栅极上因为被输入‘L’(低电平)，所以第1MOSFET的栅极电压为驱动电压。而且，第3MOSFET的栅极上因为被输入‘H’(高电平)，所以第3MOSFET的栅极电压为第1输入电压。
这里，第1MOSFET的漏极/源极间的电流增大时，第1MOSFET的源极电压会接近第1输入电压。因此，第1MOSFET的栅极/源极间电压增大，由此第1MOSFET的源极电压(此为输出电压)会接近第1输入电压。并且，通过这样的正反馈，第1MOSFET会自动且充分地导通，其结果，作为输出电压可获得与第1输入电压V1相等的电压。
另外，作为控制信号IN被输入‘H’(高电平)的情况下，因为第4MOSFET导通，所以第3MOSFET的漏极电压为第2输入电压。另外，因为第2MOSFET截止，所以第1MOSFET的漏极电压为开路(高阻抗)。而且，在第3MOSFET的栅极上因为被输入‘L’(低电平)，所以第3MOSFET的栅极电压为驱动电压。而且，第1MOSFET的栅极上因为被输入‘H’(高电平)，所以第1MOSFET的栅极电压为第2输入电压。
这里，第3MOSFET的漏极/源极间的电流增大时，第3MOSFET的源极电压会接近第2输入电压。因此，第3MOSFET的栅极/源极间电压增大，由此第3MOSFET的源极电压(此为输出电压)会接近第2输入电压。并且，通过这样的正反馈，第3MOSFET会自动地充分地导通，其结果，作为输出电压会获得与第2输入电压V2相等的电压。
这样，在本发明的电压选择电路中，作为控制信号IN被输入‘L’(低电平)的情况下，与第1输入电压相等的电压作为输出电压被输出，另一方面，作为控制信号IN被输入‘H’(高电平)的情况下，与第2输入电压相等的电压作为输出电压被输出。因此，在本发明的电压选择电路中，作为输出电压可以稳定输出与第1输入电压或第2输入电压相等的电压。
根据本发明，可以提供一种稳定输出与输入电压相等的电压的电压选择电路。
附图说明
图1是作为本发明的一实施方式进行说明的、使用MOSFET构成的电压选择电路的电路图。
图2是说明输入到作为本发明的一实施方式表示的MOSFET(M9)以及MOSFET(M11)的各自端子的电压状态的等价电路。
图3是说明输入到作为本发明的一实施方式表示的MOSFET(M10)以及MOSFET(M12)的各自端子的电压状态的等价电路。
图4是作为本发明的一实施方式进行说明的、使用MOSFET构成的电压选择电路的电路图。
图5是表示电压选择电路的一例的图。
图6是表示电压选择电路的其他一例的图。
具体实施方式
以下，详细说明本发明的实施方式。
<实施方式1>
图1表示作为本发明的一实施方式进行说明的、使用MOSFET构成的电压选择电路的电路图。在该图中，P型MOSFET(M1)、以及N型MOSFET(M2)构成第1反相器INV1。另外，P型MOSFET(M3)、以及N型MOSFET(M4)构成第2反相器INV2。P型MOSFET(M5)、以及N型MOSFET(M6)构成第3反相器INV3。P型MOSFET(M7)、以及N型MOSFET(M8)构成第4反相器INV4。
N型MOSFET(M9)(第1MOSFET)的漏极、以及N型MOSFET(M10)(第2MOSFET)的漏极被共用地连接，由它们构成第1开关电路SW1。另外，N型MOSFET(M11)(第3MOSFET)的漏极、N型MOSFET(M12)(第4MOSFET)的漏极被共用地连接，由它们构成第2开关电路SW2。此外，在该图中，与MOSFET(M9～M12)并述的各自二极管D1～D4是各自MOSFET(M9～12)的寄生二极管。
在图1所示的电压选择电路中，对第1反相器INV1、以及第3反相器INV3共同输入控制信号IN(‘H’(高电平)或‘L’(低电平))。并且，第1反相器INV1的输出被分别输入到第2反相器INV2、以及MOSFET(M12)的栅极。另外，第2反相器INV2的输出被输入到MOSFET(M9)的栅极。第3反相器INV3的输出被分别输入到第4反相器INV4、以及MOSFET(M11)的栅极。第4反相器INV4的输出被输入到MOSFET(M10)的栅极。另外，MOSFET(M1，M3，M5，M7)的源极上被施加驱动电压VDD。
MOSFET(M2)的源极、以及MOSFET(M4)的源极上被施加根据控制信号IN所选择的、第2输入电压V2。MOSFET(M6)的源极、以及MOSFET(M8)的源极上被施加根据控制信号IN所选择的、第1输入电压V1。另外，MOSFET(M9)的源极和MOSFET(M11)的源极被共用地连接，基于根据控制信号IN所选择的第1输入电压V1、或第2输入电压V2的任何一个的输出电压V3被输出到该连接线上。
此时，在图1所示的电压选择电路中，假设作为上述控制信号IN被输入了‘H’(高电平)。这时，MOSFET(M9)的栅极、以及MOSFET(M10)的栅极都被输入‘H’(高电平)。MOSFET(M11)的栅极、以及MOSFET(M12)的栅极都被输入‘L’(低电平)。因此，此时开关电路SW1为导通，而开关电路SW2为截止，作为输出电压V3被输出基于第1输入电压V1的电压。
图2是说明在该时刻，对MOSFET(M9)、以及MOSFET(M11)的各自端子所施加的电压的状态的等价电路。另外，在该图中。Cgs1是MOSFET(M9)的栅极/源极间的寄生电容，Cgs2是MOSFET(M11)的栅极/源极间的寄生电容。
如图2所示，在该时刻，因为MOSFET(M10)导通，所以MOSFET(M9)的漏极电压为第1输入电压V1。另外，因为MOSFET(M12)截止，所以MOSFET(M11)的漏极电压为开路(高阻抗)。而且，在该时刻，因为MOSFET(M3)导通，所以MOSFET(M9)的栅极电压为VDD，并且因为MOSFET(M6)导通，所以MOSFET(M11)的栅极电压为第1输入电压V1。
这里，MOSFET(M9)的漏极/源极间的电流增大时，MOSFET(M9)的源极电压会接近第1输入电压V1。因此，MOSFET(M9)的栅极/源极间电压增大，由此MOSFET(M9)的源极电压(输出电压V3的电压)会接近第1输入电压V1。并且，通过这样的正反馈，MOSFET(M9)会自动地充分地导通，其结果，作为输出电压V3可获得与第1输入电压V1相等的电压。
另外，为了在MOSFET(M11)导通时，MOSFET(M9)的漏极/源极间导通，需要满足这样的条件，即，使MOSFET(M9)的栅极/源极间的阈值电压为Vth的情况下，MOSFET(M9)的栅极/源极间电压VGS比Vth大(VGS＞Vth)(例如寄生电容Cgs1，Cgs2的大小相等时，上述条件为(VDD-V1)/2＞Vth)。
另一方面，在图1所示的电压选择电路中，作为上述控制信号IN被输入了‘L’(低电平)的情况下，MOSFET(M9)的栅极、以及MOSFET(M10)的栅极被输入‘L’(低电平)。MOSFET(M11)的栅极、以及MOSFET(M12)的栅极被输入‘H’(高电平)。因此，开关电路SW1为截止，另外，开关电路SW2为导通，此时作为输出电压V3变成被输出基于第2输入电压V2的电压。
图3是说明了这种情况下的、MOSFET(M10)、以及MOSFET(M12)的各自端子所输入的电压的状态的等价电路。如该图所示，因为MOSFET(M12)导通，所以MOSFET(M11)的漏极电压为第2输入电压V2。另外，因为MOSFET(M10)截止，所以MOSFET(M9)的漏极电压为开路(高阻抗)。另外，因为在MOSFET(M11)的栅极上被输入‘H’(高电平)，所以MOSFET(M11)的栅极电压为VDD。而且，因为MOSFET(M9)的栅极上被输入‘L’(低电平)，所以MOSFET(M9)的栅极电压为第2输入电压V2。
这里，MOSFET(M11)的漏极/源极间电流增大时，MOSFET(M11)的源极电压会接近第2输入电压V2。因此，MOSFET(M11)的栅极/源极间电压增大，由此MOSFET(M11)的源极电压(输出电压V3的电压)会接近第2输入电压V2。并且通过这样的正反馈，MOSFET(M11)会自动地充分地导通，其结果，作为输出电压V3可获得与第2输入电压V2相等的电压。
另外，为了在MOSFET(M11)导通时，MOSFET(M11)的漏极/源极间导通，需要满足这样的条件，即，使MOSFET(M11)的栅极/源极间的阈值电压为Vth的情况下，MOSFET(M11)的栅极/源极间电压VGS比Vth大(VGS＞Vth)(例如寄生电容Cgs1，Cgs2的大小相等时，上述条件为(VDD-V2)/2＞Vth)。
如以上那样，在本实施方式的电压选择电路中，作为控制信号IN被输入‘H’(高电平)的情况下，作为输出电压V3被输出与第1输入电压相等的电压，另一方面，作为控制信号IN被输入‘L’(低电平)的情况下，作为输出电压V3被输出与第2输入电压相等的电压。因此，根据本实施方式的电压选择电路，几乎不产生电流损失，作为输出电压V3能够稳定地输出与第1输入电压V1或第2输入电压V2相等的电压。
另外，为了由以上的结构构成的电压选择电路如以上说明的那样动作，需要分别设定VDD、第1输入电压V1、以及第2输入电压V2的值，以满足作为控制信号IN在被输入‘H’(高电平)或‘L’(低电平)其中任何一个的情况下，MOSFET(M9)或MOSFET(M11)分别导通时VGS＞Vth这样的条件。
<实施方式2>
但是，以上说明的电压选择电路的开关电路SW1、SW2使用N型MOSFET构成，但是也可使用P型MOSFET构成开关电路SW1、SW2。
图4是使用P型MOSFET构成了开关电路SW1、SW2的电压选择电路的一例。在该图中，第1至第3反相器INV1～INV4的结构与图1一样。
P型MOSFET(M9)(第1MOSFET)的漏极、以及P型MOSFET(M10)(第2MOSFET)的漏极被共用地连接，由它们构成第1开关电路SW1。另外，P型MOSFET(M11)(第3MOSFET)的漏极、P型MOSFET(M12)(第4MOSFET)的漏极被共用地连接，由它们构成第2开关电路SW2。此外，在该图中，与MOSFET(M9～M12)并述的各二极管D1～D4是各MOSFET(M9～12)的寄生二极管。
对第1反相器INV1、以及第3反相器INV3共同输入控制信号IN(‘H’或‘L’)。并且，第1反相器INV1的输出被分别输入到第2反相器INV2、以及MOSFET(M11)的栅极。另外，第2反相器INV2的输出被输入到MOSFET(M10)的栅极。第3反相器INV3的输出被分别输入到第4反相器INV4、以及MOSFET(M12)的栅极。第4反相器INV4的输出被输入到MOSFET(M9)的栅极。另外，MOSFET(M2，M4，M6，M8)的源极上被施加驱动电压VSS。
MOSFET(M5)的源极、以及MOSFET(M7)的源极上被施加根据控制信号IN被选择的、第2输入电压V2。另外，MOSFET(M6)的源极、以及MOSFET(M8)的源极上被施加VSS。另外，MOSFET(M9)的源极和MOSFET(M11)的源极被共用地连接。
此时，在图4所示的电压选择电路中，假设作为上述控制信号IN被输入了‘L’(低电平)。这时，MOSFET(M9)的栅极、以及MOSFET(M10)的栅极都被输入‘L’(低电平)。另外，MOSFET(M11)的栅极、以及MOSFET(M12)的栅极都被输入‘H’(高电平)。因此，此时，开关电路SW1为导通，而且开关电路SW2为截止，作为输出电压V3变成被输出基于第1输入电压V1的电压。
这里，MOSFET(M9)的漏极/源极间的电流增大时，MOSFET(M9)的源极电压会接近第1输入电压V1。因此，MOSFET(M9)的栅极/源极间电压增大，由此MOSFET(M9)的源极电压(输出电压V3的电压)会接近第1输入电压V1。并且，通过这样的正反馈，MOSFET(M9)会自动且充分地导通，其结果，作为输出电压V3会获得与第1输入电压V1相等的电压。
另外，为了在MOSFET(M11)导通时，MOSFET(M9)的漏极/源极间导通，需要满足这样的条件，即，使MOSFET(M9)的栅极/源极间的阈值电压为Vth的情况下，MOSFET(M9)的栅极/源极间电压VGS比Vth大(VGS＞Vth)(例如MOSFET(M9)的栅极/源极间的寄生电容Cgs1与MOSFET(M11)的栅极/源极间的寄生电容Cgs2的大小相等时，上述条件为(V1-VSS)/2＞Vth)。
另一方面，在图4所示的电压选择电路中，作为上述控制信号IN被输入了‘H’(高电平)的情况下，MOSFET(M9)的栅极、以及MOSFET(M10)的栅极被输入‘H’(高电平)。另外，MOSFET(M11)的栅极、以及MOSFET(M12)的栅极被输入‘L’(低电平)。因此，开关电路SW1为截止，另外，开关电路SW2为导通，此时作为输出电压V3变成被输出基于第2输入电压V2的电压。
这里，MOSFET(M11)的漏极/源极间电流增大时，MOSFET(M11)的源极电压会接近第2输入电压V2。因此，MOSFET(M11)的栅极/源极将电压增大，由此MOSFET(M11)的源极电压(输出电压V3的电压)会接近第2输入电压V2。并且通过这样的正反馈，MOSFET(M11)会自动且充分地导通，其结果，作为输出电压V3可获得与第2输入电压V2相等的电压。
另外，为了在MOSFET(M11)导通时，MOSFET(M11)的漏极/源极间导通，需要满足这样的条件，即，使MOSFET(M11)的栅极/源极间的阈值电压为Vth的情况下，MOSFET(M11)的栅极/源极间电压VGS比Vth大(VGS＞Vth)(例如MOSFET(M9)的栅极/源极间的寄生电容Cgs1与MOSFET(M11)的栅极/源极间的寄生电容Cgs2的大小相等时，上述条件为(V2-VSS)/2＞Vth)。
这样，电压选择电路也可以为在开关电路SW1、SW2中使用P型MOSFET的结构。并且，根据本实施方式的电压选择电路，作为控制信号IN被输入‘L’(低电平)的情况下，作为输出电压V3被输出与第1输入电压相等的电压，另一方面，作为控制信号IN被输入‘H’(高电平)的情况下，作为输出电压V3被输出与第2输入电压相等的电压。因此，根据本实施方式的电压选择电路，几乎不会产生电流损失，作为输出电压V3能够稳定地输出与第1输入电压V1或第2输入电压V2相等的电压。
另外，为了由以上的结构构成的电压选择电路如以上说明的那样动作，需要分别设定VSS、第1输入电压V1、以及第2输入电压V2的值，以满足作为控制信号IN在被输入‘H’(高电平)或‘L’(低电平)其中任何一个的情况下，MOSFET(M9)或MOSFET(M11)分别导通时VGS＞Vth这样的条件。
以上，就本发明的一实施方式详细地进行了说明，但是以上的实施方式的说明用于使本发明的理解变得容易，不是限定本发明。当然，本发明可以不脱离其思想地进行变更、改进的同时，其等价物也包含在本发明中。

Claims (2)

1、一种电压选择电路，其特征在于，具有：
第1至第4反相器；
包含各自漏极之间共用地连接的N型第1MOSFET以及N型第2MOSFET的第1开关电路；以及
包含各自漏极之间共用地连接的N型第3MOSFET以及N型第4MOSFET的第2开关电路，
进行连接，以使
所述第1至第4反相器上被输入共同的驱动电压、
所述第1反相器以及第3反相器上被输入控制信号、
所述第1反相器的输出被输入到所述第2反相器以及所述第4MOSFET的栅极、
所述第2反相器的输出被输入到所述第1MOSFET的栅极、
所述第3反相器的输出被输入到所述第4反相器以及所述第3MOSFET的栅极、
所述第4反相器的输出被输入到所述第2MOSFET的栅极，
所述第2MOSFET的源极上被输入根据所述控制信号所选择的第1输入电压，
所述第4MOSFET的源极上被输入根据所述控制信号所选择的第2输入电压，
设定所述驱动电压、所述第1输入电压、以及所述第2输入电压的值，使得所述第1MOSFET或者所述第3MOSFET导通时各自栅极/源极间电压比栅极/源极间阈值电压大。
2、一种电压选择电路，其特征在于，具有：
第1至第4反相器；
包含各自漏极之间共用地连接的P型第1MOSFET以及P型第2MOSFET的第1开关电路；以及
包含各自漏极之间共用地连接的P型第3MOSFET以及P型第4MOSFET的第2开关电路，
进行连接，以使
所述第1至第4反相器上被输入共同的驱动电压、
所述第1反相器以及第3反相器上被输入控制信号、
所述第1反相器的输出被输入到所述第2反相器以及所述第4MOSFET的栅极、
所述第2反相器的输出被输入到所述第1MOSFET的栅极、
所述第3反相器的输出被输入到所述第4反相器以及所述第3MOSFET的栅极、
所述第4反相器的输出被输入到所述第2MOSFET的栅极，
所述第2MOSFET的源极上被输入根据所述控制信号所选择的第1输入电压；
所述第4MOSFET的源极上被输入根据所述控制信号所选择的第2输入电压，
设定所述驱动电压、所述第1输入电压、以及所述第2输入电压的值，以使所述第1MOSFET或者所述第3MOSFET在导通时各自栅极/源极间电压比栅极/源极间阈值电压大。
CN200610171724A 2005-12-22 2006-12-19 电压选择电路 Expired - Fee Related CN100589324C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005369845A JP4958434B2 (ja) 2005-12-22 2005-12-22 電圧選択回路
JP369845/05 2005-12-22

Publications (2)

Publication Number Publication Date
CN1988388A true CN1988388A (zh) 2007-06-27
CN100589324C CN100589324C (zh) 2010-02-10

Family

ID=37895897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610171724A Expired - Fee Related CN100589324C (zh) 2005-12-22 2006-12-19 电压选择电路

Country Status (6)

Country Link
US (1) US7492210B2 (zh)
EP (1) EP1801972A1 (zh)
JP (1) JP4958434B2 (zh)
KR (1) KR100825187B1 (zh)
CN (1) CN100589324C (zh)
TW (1) TWI323085B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420597A (zh) * 2011-11-30 2012-04-18 中国科学院微电子研究所 电压选择器
CN102420598A (zh) * 2011-11-30 2012-04-18 中国科学院微电子研究所 电压选择器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TR200705170A2 (tr) 2007-07-25 2009-02-23 Vestel Elektroni̇k Sanayi̇ Ve Ti̇c. A.Ş. Veri yolu tanımlama devresi.
JP5181737B2 (ja) * 2008-03-07 2013-04-10 ソニー株式会社 駆動回路、駆動方法、固体撮像装置および電子機器
US9013228B2 (en) * 2011-06-20 2015-04-21 Stmicroelectronics Sa Method for providing a system on chip with power and body bias voltages
JP5905588B2 (ja) * 2012-09-10 2016-04-20 ルネサスエレクトロニクス株式会社 半導体装置及び電池電圧監視装置
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
WO2022140979A1 (zh) * 2020-12-28 2022-07-07 深圳市速腾聚创科技有限公司 激光接收电路和激光雷达

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304455A (ja) * 1992-04-27 1993-11-16 Mitsubishi Electric Corp 選択回路
JP3031090B2 (ja) * 1992-11-26 2000-04-10 日本電気株式会社 出力ポート回路
DE29513492U1 (de) 1995-08-10 1995-10-12 Siemens AG, 80333 München Pegelwandler
JPH1084271A (ja) 1996-09-06 1998-03-31 Mitsubishi Electric Corp Ｃｍｏｓ型入力バッファ回路装置
KR100278984B1 (ko) 1998-01-08 2001-01-15 김영환 멀티레벨 출력신호를 갖는 멀티플렉서
DE19821455C1 (de) 1998-05-13 1999-11-25 Siemens Ag Verzögerungsoptimierter Multiplexer
AU5445999A (en) * 1998-08-31 2000-03-21 Nariisa Imoto Parallel operation device
KR20020059652A (ko) * 1999-10-27 2002-07-13 다쯔타 도키오 유니폴라 트랜지스터 및 이 유니폴라 트랜지스터를 구비한전력 컨버터
JP2003032090A (ja) 2001-07-19 2003-01-31 Mitsubishi Electric Corp セレクタ回路
JP4013572B2 (ja) * 2002-02-06 2007-11-28 セイコーエプソン株式会社 出力回路、入力回路、電子回路、マルチプレクサ、デマルチプレクサ、ワイヤードｏｒ回路、ワイヤードａｎｄ回路、パルス処理回路、多相クロック処理回路およびクロック逓倍回路
JP4069011B2 (ja) * 2003-05-21 2008-03-26 シャープ株式会社 電源切替回路
US7030658B2 (en) * 2004-01-23 2006-04-18 Kabushiki Kaisha Toshiba Systems and methods for operating logic circuits
KR101025760B1 (ko) * 2004-01-28 2011-04-04 삼성전자주식회사 단일 선택 신호를 갖는 고속 먹스 회로
KR100594318B1 (ko) 2005-01-31 2006-06-30 삼성전자주식회사 위상점프없는 소프트 스위칭을 위한 멀티플렉서 및멀티플렉싱 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420597A (zh) * 2011-11-30 2012-04-18 中国科学院微电子研究所 电压选择器
CN102420598A (zh) * 2011-11-30 2012-04-18 中国科学院微电子研究所 电压选择器
CN102420597B (zh) * 2011-11-30 2013-12-25 中国科学院微电子研究所 电压选择器

Also Published As

Publication number Publication date
KR100825187B1 (ko) 2008-04-24
US7492210B2 (en) 2009-02-17
JP4958434B2 (ja) 2012-06-20
JP2007174311A (ja) 2007-07-05
TWI323085B (en) 2010-04-01
KR20070066919A (ko) 2007-06-27
US20070152731A1 (en) 2007-07-05
TW200726084A (en) 2007-07-01
CN100589324C (zh) 2010-02-10
EP1801972A1 (en) 2007-06-27

Similar Documents

Publication Publication Date Title
CN100589324C (zh) 电压选择电路
CN104246897B (zh) 移位寄存器和显示装置
TWI338877B (en) A shift register circuit and a pull high element thereof
CN101729059A (zh) 电平位移电路
KR960003375B1 (ko) 반도체 집적회로 장치의 출력회로
CN1365540A (zh) 带栅极氧化物保护的快速高压电平移位器
JPH11274912A (ja) レベルシフト回路
KR20110030361A (ko) 볼티지·레귤레이터
US8829964B1 (en) Compensated hysteresis circuit
CN102323844B (zh) 宽输出范围的转换***
JPH09501294A (ja) 半導体装置
CN209748522U (zh) 电压电平移位器
US7358790B2 (en) High performance level shift circuit with low input voltage
US7671655B2 (en) Level conversion circuit for a semiconductor circuit
CN108336991B (zh) 电平移位电路
CN111294042A (zh) 电平移位电路
CN100495923C (zh) 电平转换电路及具有该电平转换电路的半导体集成电路
CN110601691B (zh) 电平移位电路
CN112994679A (zh) 驱动电路及控制芯片
CN109787613B (zh) 一种输出级的驱动电路和电子设备
CN208862817U (zh) 上下拉电阻电路、io电路以及芯片
US20160065047A1 (en) Switching scheme to extend maximum input voltage range of a dc-to-dc voltage converter
JP2006025085A (ja) Ｃｍｏｓ駆動回路
CN1228845C (zh) 线性电流/电压特性的金属氧化物半导体输出驱动电路
CN101340189B (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NIIGATA SANYO ELECTRIC CO., LTD.

Free format text: FORMER OWNER: SANYO SEMICONDUCTOR MANUFACTURING CO., LTD.

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Osaka Japan

Co-patentee after: Sanyo Semiconductor Manufacturing Co.,Ltd.

Patentee after: Sanyo Electric Co.,Ltd.

Address before: Osaka Japan

Co-patentee before: Niigata SANYO Electric Corp.

Patentee before: Sanyo Electric Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20110119

Address after: Osaka Japan

Co-patentee after: Niigata SANYO Electric Corp.

Patentee after: Sanyo Electric Co.,Ltd.

Address before: Osaka Japan

Co-patentee before: Sanyo Semiconductor Manufacturing Co.,Ltd.

Patentee before: Sanyo Electric Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100210

Termination date: 20211219

CF01 Termination of patent right due to non-payment of annual fee