CN1983002A - 液晶显示器件及其制造方法 - Google Patents
液晶显示器件及其制造方法 Download PDFInfo
- Publication number
- CN1983002A CN1983002A CNA2006101670383A CN200610167038A CN1983002A CN 1983002 A CN1983002 A CN 1983002A CN A2006101670383 A CNA2006101670383 A CN A2006101670383A CN 200610167038 A CN200610167038 A CN 200610167038A CN 1983002 A CN1983002 A CN 1983002A
- Authority
- CN
- China
- Prior art keywords
- liquid crystal
- crystal display
- display device
- data line
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 104
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 67
- 239000010409 thin film Substances 0.000 claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 70
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 56
- 239000010408 film Substances 0.000 claims description 42
- 238000004519 manufacturing process Methods 0.000 claims description 33
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 29
- 230000005540 biological transmission Effects 0.000 claims description 27
- 238000004380 ashing Methods 0.000 claims description 25
- 238000000576 coating method Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 23
- 239000011248 coating agent Substances 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 11
- 230000005684 electric field Effects 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 244000287680 Garcinia dulcis Species 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- -1 acrylic acid organic compound Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了用于确保孔径比的液晶显示器件及其制造方法。在该液晶显示器件中，形成有选通线。数据线与该选通线相交叉。在所述选通线与所述数据线的交叉处设置有薄膜晶体管。半导体图案在所述数据线的下方与所述数据线相交叠，并且包括所述薄膜晶体管的有源层。其中在设置在所述数据线的下部处的半导体图案的经蚀刻边沿表面与所述数据线的经蚀刻边沿表面之间不存在台阶覆盖。
Description
技术领域
本发明涉及液晶显示器件，更具体地说，涉及一种适于增大孔径比的液晶显示器件及其制造方法。
背景技术
通常，液晶显示器件利用电场来控制液晶的透光率从而显示画面。这种液晶显示器件利用电场来驱动液晶。在此，在被布置成与液晶显示器件的上基板和下基板相对的像素电极与公共电极之间提供电场。
液晶显示器件包括：彼此相对的薄膜晶体管阵列基板(下板)和滤色器阵列基板(上板)；注入这两块基板之间的液晶；以及用于保持这两块基板之间的单元间隙的间隔物。
薄膜晶体管阵列基板包括：多条信号线、薄膜晶体管以及涂敷在其上以对液晶进行配向的配向膜。滤色器阵列基板包括用于实现颜色的滤色器、用于防止光泄漏的黑底、以及涂敷在其上以对液晶进行配向的配向膜。
在这种液晶显示器中，薄膜晶体管阵列基板具有复杂的制造工艺，因为该复杂的制造工艺涉及半导体工艺并需要多个掩模工艺，所以其成为液晶显示板的制造成本升高的主要因素。为了解决该问题，薄膜晶体管阵列基板已经朝着减少掩模工艺数量的方向发展。这是因为一个掩模工艺包括诸如薄膜淀积、清洁、光刻、蚀刻、光刻胶剥离以及检验处理等的多个处理。最近，已关注于从曾是薄膜晶体管阵列基板的标准掩模工艺的已有五道(five-round)掩模工艺中排除了一个掩模工艺的四道(four-round)掩模工艺。
图1是示出使用现有技术的四道掩模工艺的薄膜晶体管阵列基板的一部分的平面图，图2是沿图1的I-I’、II-II’线所截取的薄膜晶体管阵列基板的剖视图。
参照图1和图2，薄膜晶体管阵列基板包括：选通线2和数据线4，其彼此交叉地设置在下基板25上，其间具有栅绝缘膜27；薄膜晶体管6，其设置在各交叉处；像素电极14，其设置在具有交叉结构的像素区处；以及存储电容器(未示出)，其设置在选通线2与像素电极14之间的交叠部分处。
选通线2和数据线4具有交叉结构以限定像素区。在此，向选通线2提供选通信号，向数据线4提供数据信号。
薄膜晶体管6使得可以响应于施加给选通线2的选通信号而将施加给数据线4的像素信号充到像素电极14中并保持该像素信号。为此，薄膜晶体管6包括：连接到选通线2的栅极8、连接到数据线4的源极10、连接到像素电极14的漏极12。此外，薄膜晶体管6还包括与栅极8相交叠的有源层21，在栅极8与有源层21之间具有栅绝缘膜27以在源极10与漏极12之间限定沟道部分11。在有源层21上，还设置有用于与数据线4、源极10以及漏极12进行欧姆接触的欧姆接触层23。
将像素电极14经由穿过保护膜29的接触孔13连接到薄膜晶体管6的漏极12。
因此，在通过薄膜晶体管6对其提供了像素信号的像素电极14与对其提供了基准电压的公共电极(未示出)之间形成了电场。布置在薄膜晶体管阵列基板与滤色器阵列基板之间的液晶分子由于介电各向异性而通过此电场进行旋转。透过像素区的光的透光率根据液晶分子的旋转程度而有所区别，以实现灰度级。
存储电容器(未示出)使得可以稳定地保持充入像素电极14中的像素信号，直到充入了下一信号为止。
以下，参照图3A到图3H对采用四道掩模工艺的具有上述结构的薄膜晶体管阵列基板的制造方法进行详细描述。
参照图3A，通过第一掩模工艺在下基板25上设置包括栅极8的第一导电图案组。
更具体来说，通过诸如溅射等的淀积技术在下基板25上形成栅金属层。接着，使用第一掩模通过光刻和蚀刻处理对栅金属层进行构图，以形成包括栅极8的第一导电图案组。在此，栅金属层由铝族金属等制成。
参照图3B，通过诸如等离子体增强化学汽相淀积(PECVD)和溅射等的淀积技术，顺序地在具有第一导电图案组的下基板25上设置栅绝缘膜27、非晶硅层51、n+非晶硅层53以及源极/漏极金属层41。在此，栅绝缘膜27由诸如氧化硅(SiOx)或氮化硅(SiNx)的无机绝缘材料形成。
接着，在源极/漏极金属层41上形成光刻胶43，然后在下基板25的上部处对第二掩模50进行对准。第二掩模50包括暴露紫外线的透射区P1、部分地透射紫外线的部分透射区P2以及遮蔽紫外线的遮蔽区P3。第二掩模50的部分透射区P2包括衍射曝光部分或半透射部分以部分地透射紫外线。
如图3C所示，通过第二掩模50对光刻胶43进行曝光和显影，以在与第二掩模50的遮蔽区P3和部分透射区P2相对应的部分处设置具有台阶覆盖的光刻胶图案45。换言之，设置在部分透射区P2处的第二光刻胶图案45B具有比设置在遮蔽区P3处的第一光刻胶图案45A更低的高度。
通过光刻胶图案45对源极/漏极金属层41、设置在源极/漏极金属层41的下部处的n+非晶硅层53、以及非晶硅层51顺序地进行蚀刻和去除。如图3D所示，如果通过光刻胶图案45顺序地去除了源极/漏极金属层41、n+非晶硅层53、以及非晶硅层51，则在数据线4、源极-漏极金属图案73以及源极-漏极金属图案73的下部处形成了半导体图案20。
接着，如图3E所示，使用气体等离子体通过灰化处理对光刻胶图案45进行灰化，以使第一光刻胶图案45A变薄，并去除第二光刻胶图案45B。通过灰化处理同时去除第二光刻胶图案45B和第一光刻胶图案45A的两侧。然后，如图3E所示，使用第一灰化光刻胶图案45A通过湿法蚀刻处理去除源极-漏极金属图案73和数据线4。在此，通过对光刻胶图案45进行灰化处理来暴露源极-漏极金属图案73和数据线4。去除通过灰化处理暴露的源极-漏极金属图案73以提供源极10和漏极12，并暴露经去除的源极-漏极金属图案73和位于数据线4的下方的欧姆接触层23。
如图3F所示，使用第一灰化光刻胶图案45A通过干法蚀刻去除所暴露的欧姆接触层23，并形成薄膜晶体管的沟道部分11。
接着，如图3G所示，通过剥离处理去除第一光刻胶图案45A。在此情况下，第一光刻胶图案45A留在源极10、漏极12以及数据线4上。
参照图3B到图3G，可以通过利用具有台阶覆盖的光刻胶图案45的一个掩模工艺来形成半导体图案20、薄膜晶体管的沟道部分11、源极10以及漏极12。但是，通过第一灰化光刻胶图案45A对数据线4的两侧、源极-漏极金属图案73以及欧姆接触层23进行再次蚀刻。结果，源极10、漏极12、欧姆接触层23以及位于源极10、漏极12、欧姆接触层23的下方的有源层21具有呈台阶型形状的恒定台阶覆盖。
参照图3H，通过第二掩模工艺在栅绝缘膜27处形成第二导电图案组。在此，第二导电图案组包括源极10、漏极12、沟道部分11以及数据线4。接着，通过第三掩模处理在栅绝缘膜27上形成包括接触孔13的保护膜29。然后，通过第四掩模在包括接触孔13的保护膜29上形成像素电极14。
更具体来说，通过诸如PECVD等的淀积技术在设置有第二导电图案组的栅绝缘膜27上完整地形成保护膜29。接着，利用第三掩模通过光刻处理和蚀刻处理对保护膜29进行构图，以提供接触孔13。接触孔13穿透保护膜29以暴露出漏极12。
通过诸如溅射等的淀积技术在保护膜29上设置透明导电膜。接着，利用第四掩模通过光刻处理和蚀刻处理对该透明导电膜进行构图，以提供像素电极14。该像素电极14通过接触孔13电连接到漏极12。
如上所述，现有技术的薄膜晶体管阵列基板及其制造方法采用四道掩模工艺以减少工艺数量，由此与五道掩模工艺相比与掩模数量的减少成比例地降低了制造成本。
另一方面，诸如笔记本等的通用液晶显示器件要求约500尼特(cd/m2)的屏幕亮度。通过现有技术的五道掩模工艺制造的液晶显示器件满足约500尼特(cd/m2)的屏幕亮度，此亮度足以满足消费者的预期。但是，通过四道掩模工艺制造的液晶显示器件具有比通过现有技术的五道掩模工艺制造的液晶显示器件低大约2％的孔径比，这归因于如图3B到图3G所述的形成在数据线4的两侧处的台阶覆盖的宽度(d1)。因此，难以满足要求大约500尼特(cd/m2)的屏幕亮度的条件。
形成在数据线4的两侧的台阶覆盖的宽度(d1)减小了孔径比。在此情况下，参照图2和图4对其原因进行详细描述。这里，数据线4是通过四道掩模工艺设置的。
图4是示出通过五道掩模工艺形成的薄膜晶体管阵列基板的数据线40的剖视图。通过两个掩模工艺来提供通过五道掩模工艺形成的薄膜晶体管基板。在此，一个掩模工艺形成半导体图案30，而另一个掩模工艺形成薄膜晶体管的沟道部分(未示出)、源极以及漏极(未示出)。由于五道掩模工艺不使用包括部分透射区的掩模，因此不形成具有台阶覆盖的光刻胶图案，并且不需要灰化处理。因此，如图4所示，数据线40和半导体图案30没有台阶覆盖，并被形成为具有3.6μm到4μm的宽度(d2)。在此，数据线40通过五道掩模工艺形成，并且半导体图案30形成在数据线40的下部处。
如图3B到图3G所述，数据线4通过包括第二掩模工艺的四道掩模工艺形成。在此情况下，数据线4被形成为具有3.6μm到4μm的宽度(d1)，并在数据线4与形成在数据线4的下部处的有源层21之间设置台阶覆盖。在此，该台阶覆盖在数据线4的两侧分别具有1.7μm的宽度(d1)。
图5是示出形成在通过四道掩模工艺设置的数据线与设置在该数据线的下部处的有源层之间的实际台阶覆盖的图。
在对滤色器阵列基板进行接合时，对数据线4和40以及设置在数据线4和40的下部处的半导体图案20和30以对应于黑底的方式进行接合。非孔径区包括与该黑底相对应的部分。因此，形成在数据线4的下部处的有源层21具有台阶覆盖。在此，该台阶覆盖在数据线4的两侧分别具有1.7μm的宽度(d1)。结果，由滤色器阵列基板的黑底覆盖的非孔径区变得比通过五道掩模工艺设置的非孔径区更宽。孔径比随着非孔径区变宽而缩小。因此，需要确保孔径比的另选方案。
此外，在数据线4的两侧暴露了通过四道掩模工艺形成的有源层21。结果，屏幕出现波动(以下，称为“波噪声现象”)。
发明内容
因此，本发明的目的是提供适于确保孔径比的液晶显示器件及其制造方法。
为了实现本发明的这些和其他目的，根据本发明一方面的液晶显示器件包括：选通线；与所述选通线交叉的数据线；设置在所述选通线与所述数据线的交叉处的薄膜晶体管；以及在所述数据线的下方与所述数据线相交叠并包括所述薄膜晶体管的有源层的半导体图案，并且其中，在设置在所述数据线的下部处的所述半导体图案的蚀刻边沿表面与所述数据线的蚀刻边沿表面之间不存在台阶覆盖。
所述薄膜晶体管包括所述半导体图案的暴露的有源层，和使所述暴露的有源层氧化得到的沟道保护膜。
所述液晶显示器件还包括：下数据焊盘电极，其被设置在所述半导体图案的上部处，被形成为与所述半导体图案的蚀刻边沿表面没有台阶覆盖，并连接到所述数据线；保护膜，其覆盖所述下数据焊盘电极；第二接触孔，其穿透所述保护膜以暴露所述下数据焊盘电极；以及上数据焊盘电极，其经由所述第二接触孔连接到所述下数据焊盘电极。
根据本发明另一方面的液晶显示器件的制造方法包括以下步骤：使用第一掩模在下基板上形成包括选通线和连接到所述选通线的栅极的第一导电图案组；形成覆盖所述第一导电图案组的栅绝缘膜；使用第二掩模形成具有有源层和欧姆接触层的半导体图案，和包括与所述半导体图案相交叠的数据线和与所述栅绝缘层上的所述半导体图案相交叠的源极-漏极金属图案的第二导电图案组；使用第三掩模形成包括覆盖所述半导体图案和所述第二导电图案组并暴露所述源极-漏极金属图案的一部分的第一接触孔的保护膜；以及使用第四掩模将源极和漏极与所述源极-漏极金属图案分离，在所述源极与所述漏极之间形成沟道部分，并形成覆盖所述第一接触孔的像素电极。
所述第二掩模包括透射区和遮蔽区。
使用所述第二掩模的步骤包括以下步骤：设置步骤，其在所述栅绝缘膜上顺序地设置非晶硅层、n+非晶硅层、源极/漏极金属层以及光刻胶；光刻胶图案形成步骤，其通过曝光处理和显影处理在与所述遮蔽区相对应的部分处形成光刻胶图案；蚀刻步骤，其对由所述光刻胶图案暴露的源极/漏极金属层、设置在所述暴露的源极/漏极金属层的下部处的所述n+非晶硅层、以及所述非晶硅层顺序地进行蚀刻，以对所述第二导电图案组进行构图；以及剥离步骤，其剥离所述光刻胶图案。
所述蚀刻步骤包括以下步骤：对所述暴露的源极/漏极金属层进行湿法蚀刻；和对设置在所述暴露的源极/漏极金属层的下部处的所述n+非晶硅层和所述非晶硅层进行干法蚀刻。
所述第四掩模包括透射区、遮蔽区以及部分透射区。
利用所述第四掩模的步骤包括以下步骤：在所述保护膜上顺序地设置透明导电膜和光刻胶；通过所述曝光处理和所述显影处理来形成位于与所述遮蔽区相对应的部分处的第一光刻胶图案，和位于与所述部分透射区相对应的部分处的具有比第一光刻胶图案更低的高度的第二光刻胶图案；对由所述第一光刻胶图案和第二光刻胶图案暴露的透明导电膜进行蚀刻，以暴露所述保护膜；对所述暴露的保护膜、设置在所述暴露的保护膜的下部处的所述源极-漏极金属图案、以及欧姆接触层进行蚀刻，以暴露所述有源层；使用气体等离子体对所述第一光刻胶图案和第二光刻胶图案进行灰化以去除所述第二光刻胶图案，并暴露所述透明导电膜；对所述暴露的透明导电膜进行蚀刻，以进行构图；以及剥离所述第一光刻胶图案。
使用所述气体等离子体通过灰化工艺在所述暴露的有源层的上部处形成沟道保护膜。
通过干法蚀刻处理对所述暴露的源极-漏极金属图案以及设置在所述暴露的源极-漏极金属图案的下部处的欧姆接触层进行蚀刻。
与形成连接到所述数据线的下数据焊盘电极的步骤同时地执行所述形成第二导电图案组的步骤。
与形成暴露所述下数据焊盘电极的第二接触孔的步骤同时地执行所述形成包括第一接触孔的保护膜的步骤。
与形成连接到通过所述第二接触孔暴露的下数据焊盘电极的上数据焊盘电极的步骤同时地执行所述形成像素电极的步骤。
附图说明
参照附图，根据对本发明实施例的以下详细说明，本发明的这些和其他目的将变得明了，在附图中：
图1是示出通过现有技术的四道掩模工艺制造的液晶显示器件的薄膜晶体管阵列基板的一部分的平面图；
图2是沿图1的I-I’和II-II’线所截取的薄膜晶体管阵列基板的剖视图；
图3A到图3H是逐步骤示出图1和图2所示的薄膜晶体管阵列基板的制造工艺的剖视图；
图4是示出通过现有技术的四道掩模工艺制造的液晶显示器件的薄膜晶体管阵列基板的一部分的剖视图；
图5是示出通过现有技术的四道掩模工艺形成的实际数据线的一侧的图；
图6是示出根据本发明的液晶显示器件的薄膜晶体管阵列基板的一部分的平面图；
图7是沿图6中的III-III’线所截取的薄膜晶体管阵列基板的剖视图；
图8A和图8B分别是用于对制造图6和图7所示的薄膜晶体管阵列基板的过程中的第一掩模工艺进行说明的平面图和剖视图；
图9A和图9B分别是用于对制造图6和图7所示的薄膜晶体管阵列基板的过程中的第二掩模工艺进行说明的平面图和剖视图；
图10A到图10C是用于逐步骤对根据本发明的第二掩模工艺进行说明的剖视图；
图11A和图11B分别是用于对制造图6和图7所示的薄膜晶体管阵列基板的过程中的第三掩模工艺进行说明的平面图和剖视图；
图12A和图12B分别是用于对制造图6和图7所示的薄膜晶体管阵列基板的过程中的第四掩模工艺进行说明的平面图和剖视图；
图13A到图13G是用于逐步骤对根据本发明的第四掩模工艺进行说明的剖视图；以及
图14是示出通过根据本发明的四道掩模工艺形成的实际数据线的一侧的图。
具体实施方式
以下，参照图6到图14对本发明优选实施例进行详细描述。
通常，液晶显示器件利用电场控制液晶的透光率，从而显示画面。这种液晶显示器件利用电场来驱动液晶。在此，在被布置成与液晶显示器件的上基板和下基板相对的像素电极与公共电极之间提供电场。
液晶显示器件包括彼此相对的薄膜晶体管阵列基板(下板)和滤色器阵列基板(上板)、注入这两块基板之间的液晶、以及用于保持这两块基板之间的单元间隙的间隔物。
薄膜晶体管阵列基板包括多条信号线、薄膜晶体管以及涂敷在其上以对液晶进行配向的配向膜。滤色器阵列基板包括用于实现颜色的滤色器、用于防止光泄漏的黑底、以及涂敷在其上以对液晶进行配向的配向膜。
图6是示出根据本发明的液晶显示器件的薄膜晶体管阵列基板的一部分的平面图，图7是沿图6的III-III’线所截取的薄膜晶体管阵列基板的剖视图。
参照图6和图7，薄膜晶体管阵列基板包括：彼此相交地设置在下基板125上的选通线102和数据线104，其间具有栅绝缘膜127；设置在各交叉处的薄膜晶体管106；设置在具有交叉结构的像素区处的像素电极114；以及设置在选通线102与像素电极114之间的交叠部分处的存储电容器150；连接到选通线102的选通焊盘124；以及连接到数据线104的数据焊盘130。
选通线102和数据线104具有交叉结构以限定像素区。在此，向选通线102提供选通信号，向数据线104提供数据信号。
薄膜晶体管106使得可响应于施加给选通线102的选通信号而将施加给数据线104的像素信号充入像素电极114中并保持该像素信号。为此，薄膜晶体管106包括：连接到选通线102的栅极108、连接到数据线104的源极110、连接到像素电极114的漏极112。此外，薄膜晶体管106还包括与栅极108相交叠的有源层121，在栅极108与有源层121之间具有栅绝缘膜127以在源极110与漏极112之间限定沟道部分111。
有源层121与数据线104相交叠。在有源层121上，还设置有用于与数据线104、源极110以及漏极112进行欧姆接触的欧姆接触层123。为了保护沟道部分111的有源层121，在沟道部分111的有源层121的上部处形成沟道保护膜170。
像素电极114经由穿过保护膜129的接触孔113连接到薄膜晶体管106的漏极112。
因此，在通过薄膜晶体管106对其提供了像素信号的像素电极114与对其提供了基准电压的公共电极(未示出)之间形成了电场。布置在薄膜晶体管阵列基板与滤色器阵列基板之间的液晶分子由于介电各向异性而通过此电场进行旋转。透过像素区的光的透光率根据液晶分子的旋转程度而有所区别，以实现灰度级。
存储电容器150包括：选通线102和像素电极114。在此，像素电极114形成为具有选通线102、栅绝缘膜127以及保护膜129。存储电容器150使得可以稳定地保持充入像素电极114中的像素信号，直到充入了下一信号为止。
选通焊盘124连接到选通驱动器(未示出)以向选通线102提供选通信号。选通焊盘124包括下选通焊盘电极126和上选通焊盘电极128。在此，下选通焊盘电极126从选通线102延伸，并且上选通焊盘电极128经由穿过栅绝缘膜127和保护膜129的第三接触孔122连接到下选通焊盘电极126。
数据焊盘130连接到数据驱动器(未示出)以向数据线104提供数据信号。数据焊盘130包括下数据焊盘电极132和上数据焊盘电极134。在此，下数据焊盘电极132从数据线104延伸，并且上数据焊盘电极134经由穿过保护膜129的第二接触孔133连接到下数据焊盘电极132。
通过四道掩模工艺来制造具有上述结构的薄膜晶体管阵列基板。基本上，在数据线104与设置在数据线104的下部处的半导体图案120之间没有形成台阶覆盖。因此，不会因在数据线104与设置在数据线104的下部处的半导体图案120之间设置的台阶覆盖而减小孔径比。
以下参照图8A到图13G对上述四道掩模工艺进行详细描述。
参照图8A和图8B，通过第一掩模工艺在下基板125上形成第一导电图案组。在此，第一导电图案组包括下选通焊盘电极126、栅极108以及选通线102。
更具体来说，通过诸如溅射等的淀积技术在下基板125上形成栅金属层。接着，利用第一掩模通过光刻处理和蚀刻处理对栅金属层进行构图，以提供第一导电图案组。在此，第一导电图案组包括下选通焊盘电极126、栅极108以及选通线102。在此情况下，栅金属层由铝族金属等制成。
参照图9A和图9B，通过第二掩模工艺在设置有第一导电图案组的下基板125上形成半导体图案120和第二导电图案组。在此，第二导电图案组包括：源极-漏极金属图案213、数据线104、以及下数据焊盘电极132。
下面参照图10A到10C对第二掩模工艺进行详细描述。通过诸如PECVD和溅射等的淀积技术，在设置有第一导电图案组的下基板125上顺序地设置栅绝缘膜127、非晶硅层251、n+非晶硅层253以及源极/漏极金属层210。在此，栅绝缘膜127由诸如氧化硅(SiOx)或氮化硅(SiNx)的无机绝缘材料形成。源极/漏极金属层210由Mo、Ti、Ta以及Mo合金等形成。
接着，在源极/漏极金属层210上形成光刻胶230，然后在下基板125的上部处对准第二掩模310。第二掩模310包括透射区P1和遮蔽区P3。在此，透射区P1暴露紫外线，而遮蔽区P3遮蔽紫外线。
如图10B所示，通过第二掩模310对光刻胶230进行曝光和显影，以在与第二掩模310的遮蔽区P3相对应的部分处设置光刻胶图案231。
通过蚀刻处理顺序地去除源极/漏极金属层210、n+非晶硅层253以及非晶硅层251。在此情况下，通过光刻胶图案231暴露出源极/漏极金属层210，并在所暴露的源极/漏极金属层210的下部处设置n+非晶硅层253。例如，通过湿法蚀刻处理去除所暴露的源极/漏极金属层210，而通过干法蚀刻处理去除n+非晶硅层253和非晶硅层251。
如上所述，如图10B所示，通过光刻胶图案231顺序地去除源极/漏极金属层210、n+非晶硅层253以及非晶硅层251，以提供第二导电图案组，并在第二导电图案组的下部处提供半导体图案120。在此，第二导电图案组包括：源极-漏极金属图案213、数据线104以及下数据焊盘电极132。
然后，如图10C所示，通过剥离处理去除第一光刻胶图案231。在此，第一光刻胶图案231留在第二导电图案组上。
参照图11A和图11B，通过第三掩模工艺在设置有第二导电图案组的栅绝缘膜127上形成保护膜129。在此，保护膜129包括第一到第三接触孔113、133以及122。
更具体地说，通过诸如PECVD等的淀积技术在设置有第二导电图案组的栅绝缘膜127上完整地形成保护膜。接着，利用第三掩模通过光刻处理和蚀刻处理对该保护膜进行构图，以提供第一到第三接触孔113、133以及122。
第一接触孔113穿透保护膜129以暴露漏极112。第三接触孔122穿透保护膜129以暴露下选通焊盘电极126。第二接触孔133穿透保护膜129以暴露下选通焊盘电极126。保护膜129由与栅绝缘膜127相同的无机绝缘材料制成，或者由诸如具有小介电常数的丙烯酸有机化合物、BCB或PFCB等的有机绝缘材料制成。
参照图12A和12B，通过第四掩模工艺在设置有第一到第三接触孔113、133以及122的保护膜129上形成第三导电图案组。在此，第三导电图案组包括上选通焊盘电极128、像素电极114以及上数据焊盘电极134。然后，通过第四掩模工艺将源极110与漏极112分离，并通过第四掩模工艺在源极110与漏极112之间形成沟道部分111。
以下参照图13A到图13G对第四掩模工艺进行详细描述。
参照图13A，通过诸如溅射等的淀积技术在设置有第一到第三接触孔113、133以及122的保护膜129上设置透明导电膜220。在此，透明导电膜220由铟锡氧化物(ITO)、锡氧化物(TO)、铟锡锌氧化物(ITZO)以及铟锌氧化物(IZO)中的任何一种来制造。接下来，在透明导电膜220上形成光刻胶230，然后在下基板125的上部处对准第四掩模320。第四掩模320包括：暴露紫外线的透射区P1、部分地透射紫外线的部分透射区P2、以及遮蔽紫外线的遮蔽区P3。第四掩模320的部分透射区P2包括衍射曝光部分或半透射部分以部分地透射紫外线。
如图12B所示，通过第四掩模320对光刻胶230进行曝光和显影，以在与第四掩模320的遮蔽区P3和部分透射区P2相对应的部分处设置具有台阶覆盖的光刻胶图案233。换言之，设置在部分透射区P2处的第二光刻胶图案233B具有比设置在遮蔽区P3处的第一光刻胶图案233A更低的高度。
如图13C所示，通过光刻胶图案233对所暴露的透明导电膜220进行湿法蚀刻。由于通过该湿法蚀刻处理去除了透明导电膜220，所以暴露了设置在透明导电膜220的下部处的保护膜129。
如图13D所示，去除所暴露的保护膜129、设置在保护膜129的下部处的源极-漏极金属图案、以及n+非晶硅层123。
例如，通过干法蚀刻处理顺序地去除所暴露的源极-漏极金属图案213和设置在源极-漏极金属图案213下部处的半导体图案120。通过干法蚀刻处理去除的半导体图案120是欧姆接触层123。在此，欧姆接触层123由n+非晶硅制成。如图13D所示，通过干法蚀刻处理将源极110和漏极112与源极-漏极金属图案213相分离。通过干法蚀刻处理在源极110与漏极112之间形成沟道部分111。在此，该沟道部分包括暴露的有源层121。如上所述，在设置有源极110、漏极112以及沟道部分111的下基板上执行利用气体等离子体的灰化处理。
如图13E所示，通过利用气体等离子体的灰化处理在所暴露的有源层的表面处形成沟道保护膜170。例如，在有源层的表面处形成氧化膜(SiO2)。在此情况下，通过使用O2等离子体的灰化处理暴露有源层。然后，这种氧化膜(SiO2)变成沟道保护膜170。在此，沟道保护膜170从外部保护沟道部分111。除了O2以外，还可通过诸如N2、H2等的气体来形成沟道保护膜170。此外，如图13E所示，使第一光刻胶图案233A变薄，并通过利用气体等离子体的灰化处理来去除第二光刻胶图案233B。
如图13F所示，利用第一灰化光刻胶图案233A通过湿法蚀刻处理来去除透明导电膜220。在此，通过对光刻胶图案233的灰化处理暴露透明导电膜220。去除由该灰化处理暴露的透明导电膜220，以提供上选通焊盘电极128、像素电极114、以及上数据焊盘电极134。
参照图13G，通过剥离处理去除第一光刻胶图案233A。在此，第一光刻胶图案233A留在上选通焊盘电极128、像素电极114以及上数据焊盘电极134上。
像素电极114经由第一接触孔113电连接到漏极112。上选通焊盘电极128经由第三接触孔122连接到下选通焊盘电极126。上数据焊盘电极134经由第二接触孔133连接到下数据焊盘电极132。
如上所述，该液晶显示器件的制造方法使用第二掩模310，而不需要灰化处理。在此，第二掩模310包括透射区P1和遮蔽区P3。基本上，有源层121的经蚀刻的边沿表面没有台阶覆盖。在此情况下，将有源层121形成在通过第二掩模处理制造的数据线104和半导体图案120处。在此，第二掩模处理不需要灰化处理。然后，可以通过现有技术的五道掩模工艺将有源层121的经蚀刻的边沿表面形成为具有3.6μm到4μm的宽度(d3)。由此，不会增大非孔径区。结果，在通过根据本发明的四道掩模工艺制造的液晶显示器件中也增大了通过现有技术的五道掩模工艺制造的液晶显示器件的孔径比。
图14是示出通过根据本发明的四道掩模工艺形成的实际数据线的一侧的图。参照图14，数据线和经蚀刻的边沿表面基本上没有台阶覆盖。在此，该数据线和经蚀刻的边沿表面是通过根据本发明的四道掩模工艺形成的。
在根据本发明的液晶显示器件制造方法中，第四掩模320包括透射区P1、部分透射区P2以及遮蔽区P3。因此，第三导电图案组可以通过一个掩模形成。在此，第三导电图案组包括薄膜晶体管的沟道部分111、源极110、漏极112、像素电极114、上选通焊盘电极128以及上数据焊盘电极134。
通过在灰化处理中使用的气体等离子体对有源层121进行表面处理。在此，通过四个掩模工艺来形成沟道部分111，并由该沟道部分111暴露有源层121。在此有源层121上形成沟道保护膜170，以从外部保护沟道部分111。
此外，根据本发明的液晶显示器件没有台阶覆盖，以改进波噪声现象。在此，在现有技术中这种台阶覆盖基本上形成在数据线104与设置在数据线104的下部处的半导体图案210之间，并且在现有技术中在数据线的两侧暴露有源层因而产生了波噪声现象。
如上所述，液晶显示器件及其制造方法使用第二掩模310，从而不需要灰化处理。在此，第二掩模310包括透射区P1和遮蔽区P3。基本上，数据线和半导体图案没有台阶覆盖。在此情况下，通过第二掩模工艺来制造数据线和半导体图案。在此，第二掩模工艺不需要灰化处理。然后，可通过现有技术的五道掩模工艺将数据线和半导体图案形成为具有3.6μm到4μm的宽度。由此，不会增大非孔径区。因此，在通过根据本发明的四道掩模工艺制造的液晶显示器件中也增大了通过现有技术的五道掩模工艺制造的液晶显示器件的孔径比。
此外，在根据本发明的液晶显示器件及其制造方法中，第四掩模包括透射区、部分透射区以及遮蔽区。由此，第三导电图案组可以通过一个掩模来形成。在此，第三导电图案组包括薄膜晶体管的沟道部分、源极、漏极、像素电极、上选通焊盘电极以及上数据焊盘电极。
通过在灰化处理中使用的气体等离子体对有源层进行表面处理。在此，通过四个掩模工艺来形成沟道部分，并通过该沟道部分暴露有源层。在此有源层上形成沟道保护膜，以从外部保护沟道部分。
此外，根据本发明的液晶显示器件及其制造方法没有台阶覆盖，以改进波噪声现象。在此，在现有技术中这种台阶覆盖基本上形成在数据线104与设置在数据线104的下部处的半导体图案210之间，并且在现有技术中在数据线的两侧暴露有源层因而产生了波噪声现象。
尽管通过上述附图所示的实施例对本发明进行了说明，但是本领域的普通技术人员应当明白，本发明并不限于这些实施例，而是可以在不脱离本发明的精神的情况下对其进行各种变化或修改。因此，本发明的范围应当仅由所附权利要求及其等同物来确定。
本申请要求2005年12月14日在韩国提交的韩国专利申请P05-0123389号的优先权，通过引用将其合并于此。
Claims (14)
1、一种液晶显示器件，所述液晶显示器件包括：
选通线；
数据线，其与所述选通线相交叉；
薄膜晶体管，其设置在所述选通线与所述数据线的交叉处；以及
半导体图案，其在所述数据线的下方与所述数据线相交叠，并包括所述薄膜晶体管的有源层，并且
其中，在设置在所述数据线的下部处的所述半导体图案的经蚀刻边沿表面与所述数据线的经蚀刻边沿表面之间不存在台阶覆盖。
2、根据权利要求1所述的液晶显示器件，其中，所述薄膜晶体管包括所述半导体图案的暴露有源层，和使所述暴露有源层氧化得到的沟道保护膜。
3、根据权利要求1所述的液晶显示器件，所述液晶显示器件还包括：
下数据焊盘电极，其设置在所述半导体图案的上部处，并连接到所述数据线以不在所述半导体图案的经蚀刻边沿表面处产生台阶覆盖；
保护膜，其覆盖所述下数据焊盘电极；
第二接触孔，其穿透所述保护膜以暴露所述下数据焊盘电极；以及
上数据焊盘电极，其经由所述第二接触孔连接到所述下数据焊盘电极。
4、一种液晶显示器件制造方法，所述液晶显示器件制造方法包括以下步骤：
利用第一掩模在下基板上形成包括选通线和连接到所述选通线的栅极的第一导电图案组；
形成覆盖所述第一导电图案组的栅绝缘膜；
利用第二掩模形成具有有源层和欧姆接触层的半导体图案，和包括与所述半导体图案相交叠的数据线和与所述栅绝缘膜上的所述半导体图案相交叠的源极-漏极金属图案的第二导电图案组；
利用第三掩模形成包括覆盖所述半导体图案和所述第二导电图案组并暴露所述源极-漏极金属图案的一部分的第一接触孔的保护膜；以及
利用第四掩模将源极和漏极与所述源极-漏极金属图案分离，在所述源极与所述漏极之间形成沟道部分，并形成覆盖所述第一接触孔的像素电极。
5、根据权利要求4所述的液晶显示器件制造方法，其中，所述第二掩模包括透射区和遮蔽区。
6、根据权利要求5所述的液晶显示器件制造方法，其中，所述利用第二掩模的步骤包括以下步骤：
设置步骤，其在所述栅绝缘膜上顺序地设置非晶硅层、n+非晶硅层、源极/漏极金属层、以及光刻胶；
光刻胶图案形成步骤，其通过曝光处理和显影处理在与所述遮蔽区相对应的部分处形成光刻胶图案；
蚀刻步骤，其对由所述光刻胶图案暴露的源极/漏极金属层、设置在所述暴露的源极/漏极金属层的下部处的所述n+非晶硅层以及所述非晶硅层顺序地进行蚀刻，以对所述第二导电图案组进行构图；以及
剥离步骤，其剥离所述光刻胶图案。
7、根据权利要求6所述的液晶显示器件制造方法，其中，所述蚀刻步骤包括以下步骤：
对所述暴露的源极/漏极金属层进行湿法蚀刻；和
对设置在所述暴露的源极/漏极金属层的下部处的所述n+非晶硅层和所述非晶硅层进行干法蚀刻。
8、根据权利要求4所述的液晶显示器件制造方法，其中，所述第四掩模包括透射区、遮蔽区以及部分透射区。
9、根据权利要求8所述的液晶显示器件制造方法，其中，所述利用第四掩模的步骤包括以下步骤：
在所述保护膜上顺序地设置透明导电膜和光刻胶；
通过所述曝光处理和所述显影处理来形成位于与所述遮蔽区相对应的部分处的第一光刻胶图案，和位于与所述部分透射区相对应的部分处的具有比第一光刻胶图案低的高度的第二光刻胶图案；
对由所述第一光刻胶图案和所述第二光刻胶图案暴露的透明导电膜进行蚀刻，以暴露所述保护膜；
对所述暴露的保护膜、设置在所述暴露的保护膜的下部处的所述源极-漏极金属图案、以及欧姆接触层进行蚀刻，以暴露所述有源层；
利用气体等离子体对所述第一光刻胶图案和所述第二光刻胶图案进行灰化，以去除所述第二光刻胶图案，并暴露所述透明导电膜；
对所述暴露的透明导电膜进行蚀刻，以进行构图；以及
剥离所述第一光刻胶图案。
10、根据权利要求9所述的液晶显示器件制造方法，其中，通过利用所述气体等离子体的灰化处理在所述暴露的有源层的上部处形成沟道保护膜。
11、根据权利要求9所述的液晶显示器件制造方法，其中，通过干法蚀刻处理对所述暴露的源极-漏极金属图案、以及设置在所述暴露的源极-漏极金属图案的下部处的欧姆接触层进行蚀刻。
12、根据权利要求4所述的液晶显示器件制造方法，其中，与形成连接到所述数据线的下数据焊盘电极的步骤同时地执行所述形成第二导电图案组的步骤。
13、根据权利要求12所述的液晶显示器件制造方法，其中，与形成暴露所述下数据焊盘电极的第二接触孔的步骤同时地执行所述形成包括第一接触孔的保护膜的步骤。
14、根据权利要求4所述的液晶显示器件制造方法，其中，与形成连接到通过所述第二接触孔暴露的下数据焊盘电极的上数据焊盘电极的步骤同时地执行所述形成像素电极的步骤。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2005-0123389 | 2005-12-14 | ||
| KR1020050123389A KR100818887B1 (ko) | 2005-12-14 | 2005-12-14 | 액정 표시장치 및 그 제조 방법 |
| KR1020050123389 | 2005-12-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1983002A true CN1983002A (zh) | 2007-06-20 |
| CN100428038C CN100428038C (zh) | 2008-10-22 |
Family
ID=38165641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101670383A Expired - Fee Related CN100428038C (zh) | 2005-12-14 | 2006-12-13 | 液晶显示器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7629189B2 (zh) |
| JP (1) | JP5052880B2 (zh) |
| KR (1) | KR100818887B1 (zh) |
| CN (1) | CN100428038C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087450A (zh) * | 2009-12-07 | 2011-06-08 | 乐金显示有限公司 | 制造液晶显示装置的方法 |
| CN101452176B (zh) * | 2007-12-05 | 2012-06-20 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
| CN109410751A (zh) * | 2018-10-30 | 2019-03-01 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示面板、显示装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5234301B2 (ja) * | 2005-10-03 | 2013-07-10 | Ｎｌｔテクノロジー株式会社 | 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法 |
| KR101469026B1 (ko) * | 2007-12-11 | 2014-12-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 표시판의 제조 방법 |
| TWI374510B (en) * | 2008-04-18 | 2012-10-11 | Au Optronics Corp | Gate driver on array of a display and method of making device of a display |
| KR101646645B1 (ko) * | 2009-07-29 | 2016-08-09 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시소자의 제조방법 |
| KR101770969B1 (ko) * | 2011-01-21 | 2017-08-25 | 삼성디스플레이 주식회사 | 터치 센싱 기판 및 이의 제조 방법 |
| JP6033071B2 (ja) * | 2011-12-23 | 2016-11-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6070073B2 (ja) | 2012-10-31 | 2017-02-01 | 凸版印刷株式会社 | 薄膜トランジスタアレイ |
| JP6278633B2 (ja) * | 2013-07-26 | 2018-02-14 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板およびその製造方法、並びに、液晶表示装置およびその製造方法 |
| US9366932B2 (en) * | 2013-09-24 | 2016-06-14 | Shenzhen China Star Optoelectronics Technology Co., Ltd | TFT-LCD array substrate manufacturing method and LCD panel/device produced by the same |
| CN103474396B (zh) * | 2013-09-24 | 2015-09-02 | 深圳市华星光电技术有限公司 | Tft-lcd阵列基板的制造方法 |
| CN107591411A (zh) * | 2017-07-06 | 2018-01-16 | 惠科股份有限公司 | 一种显示面板和显示装置 |
| CN113206144B (zh) * | 2021-04-25 | 2023-04-07 | 北海惠科光电技术有限公司 | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0139346B1 (ko) | 1994-03-03 | 1998-06-15 | 김광호 | 박막 트랜지스터 액정표시장치의 제조방법 |
| JP2755376B2 (ja) * | 1994-06-03 | 1998-05-20 | 株式会社フロンテック | 電気光学素子の製造方法 |
| KR100192347B1 (ko) * | 1996-03-26 | 1999-06-15 | 구자홍 | 액정표시장치의 구조 및 제조방법 |
| US6025605A (en) * | 1996-07-26 | 2000-02-15 | Lg Electronics Inc. | Aligned semiconductor structure |
| KR100590753B1 (ko) * | 1999-02-27 | 2006-06-15 | 삼성전자주식회사 | 액정표시장치용박막트랜지스터기판및그제조방법 |
| JP2001223363A (ja) | 2000-02-09 | 2001-08-17 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JP2001311965A (ja) * | 2000-04-28 | 2001-11-09 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
| KR100372579B1 (ko) * | 2000-06-21 | 2003-02-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| JP4920140B2 (ja) * | 2001-05-18 | 2012-04-18 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置及びその製造方法 |
| KR100825102B1 (ko) * | 2002-01-08 | 2008-04-25 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20040022770A (ko) * | 2002-09-07 | 2004-03-18 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
| KR100886241B1 (ko) * | 2002-09-10 | 2009-02-27 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
| JP2004241774A (ja) * | 2003-02-03 | 2004-08-26 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法とそのためのマスク |
| KR100598737B1 (ko) * | 2003-05-06 | 2006-07-10 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100499376B1 (ko) | 2003-10-10 | 2005-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100500779B1 (ko) * | 2003-10-10 | 2005-07-12 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
| KR100619624B1 (ko) * | 2003-10-11 | 2006-09-08 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| TWI382452B (zh) * | 2004-03-19 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及其製造方法 |
| KR20050093881A (ko) * | 2004-03-19 | 2005-09-23 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR101241129B1 (ko) * | 2006-06-28 | 2013-03-08 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
-
2005
- 2005-12-14 KR KR1020050123389A patent/KR100818887B1/ko active IP Right Grant
-
2006
- 2006-12-12 US US11/637,053 patent/US7629189B2/en active Active
- 2006-12-13 CN CNB2006101670383A patent/CN100428038C/zh not_active Expired - Fee Related
- 2006-12-14 JP JP2006337090A patent/JP5052880B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452176B (zh) * | 2007-12-05 | 2012-06-20 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
| CN102683355A (zh) * | 2007-12-05 | 2012-09-19 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
| US8878184B2 (en) | 2007-12-05 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| CN102683355B (zh) * | 2007-12-05 | 2015-01-28 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
| CN102087450A (zh) * | 2009-12-07 | 2011-06-08 | 乐金显示有限公司 | 制造液晶显示装置的方法 |
| CN102087450B (zh) * | 2009-12-07 | 2013-01-16 | 乐金显示有限公司 | 制造液晶显示装置的方法 |
| CN109410751A (zh) * | 2018-10-30 | 2019-03-01 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示面板、显示装置 |
| CN109410751B (zh) * | 2018-10-30 | 2021-04-27 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示面板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070063302A (ko) | 2007-06-19 |
| JP5052880B2 (ja) | 2012-10-17 |
| KR100818887B1 (ko) | 2008-04-02 |
| US7629189B2 (en) | 2009-12-08 |
| US20070138471A1 (en) | 2007-06-21 |
| CN100428038C (zh) | 2008-10-22 |
| JP2007164197A (ja) | 2007-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100428038C (zh) | 液晶显示器件及其制造方法 | |
| CN100576550C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| KR100598737B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US8236628B2 (en) | Array substrate and manufacturing method | |
| US7626206B2 (en) | Liquid crystal display device and fabricating method thereof | |
| CN100399193C (zh) | 掩模 | |
| US6818923B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR101183361B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| CN100447645C (zh) | 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
| CN100397223C (zh) | 液晶显示器件及其制作方法 | |
| KR101126396B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| US20080173872A1 (en) | Liquid crystal display device and fabricating method thereof | |
| US20060146245A1 (en) | Liquid crystal display device and fabricating method thereof | |
| US7528918B2 (en) | Thin film transistor substrate of fringe field switching type and fabricating method thereof | |
| US7737445B2 (en) | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion | |
| US7602464B2 (en) | Organic thin film transistor array substrate and fabrication method thereof | |
| JP2015525000A (ja) | 薄膜トランジスタ、アレイ基板及びその製作方法、ディスプレイ | |
| US7705925B2 (en) | Method of manufacturing an array substrate for use in a LCD device | |
| JP2010114459A (ja) | 低分子有機半導体物質を利用する液晶表示装置及びその製造方法 | |
| KR101969568B1 (ko) | 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN103178021A (zh) | 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板 | |
| KR101149940B1 (ko) | 액정 표시소자 및 그 제조 방법 | |
| CN102931139A (zh) | 阵列基板及其制造方法、显示装置 | |
| KR101023715B1 (ko) | 액정표시장치의 제조방법 | |
| KR20080054629A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081022 Termination date: 20181213 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |