CN1979200A - 同步通讯芯片进行多芯片并行测试的方法 - Google Patents

同步通讯芯片进行多芯片并行测试的方法 Download PDF

Info

Publication number
CN1979200A
CN1979200A CN 200510111289 CN200510111289A CN1979200A CN 1979200 A CN1979200 A CN 1979200A CN 200510111289 CN200510111289 CN 200510111289 CN 200510111289 A CN200510111289 A CN 200510111289A CN 1979200 A CN1979200 A CN 1979200A
Authority
CN
China
Prior art keywords
data
tester
input
shift register
synchronous communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510111289
Other languages
English (en)
Other versions
CN100442069C (zh
Inventor
武建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNB2005101112895A priority Critical patent/CN100442069C/zh
Publication of CN1979200A publication Critical patent/CN1979200A/zh
Application granted granted Critical
Publication of CN100442069C publication Critical patent/CN100442069C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种同步通讯芯片进行多芯片并行测试的方法，首先，将双向移位寄存器连接到测试仪的一个测试通道上，将测试仪的一个测试通道上的数据，通过串转并的方法输入到所有被测器件上；然后，通过移位寄存器将多个被测器件上输出的数据通过并转串的方法输入到测试仪的一个测试通道上；最后测试仪通过对读入的数据进行数据处理得到各个被测器件的合格/故障结果。本发明可以提高被测芯片的测试效率，降低测试时间与成本。

Description

同步通讯芯片进行多芯片并行测试的方法
技术领域
本发明涉及一种大规模集成电路测试方法，特别是涉及一种同步通讯芯片进行多芯片并行测试的方法。
背景技术
随着大规模集成电路的发展，电路越来越复杂，所需要的测试时间也就越来越长，为了节省测试时间必须提高多芯片(即被测器件)并行测试的同测数。然而，现有的测试仪的测试通道数(I/O口)有限，使得多芯片并行测试的同测数受到限制，并不能无限提高同测数。这样对提高测试效率形成了一个瓶颈。
发明内容
本发明要解决的技术问题是提供一种同步通讯芯片进行多芯片并行测试的方法，它可实现单个芯片测试通道对多芯片并行测试，提高多芯片并行测试的同测数量，提高测试效率，降低测试时间和成本。
为解决上述技术问题，本发明同步通讯芯片进行多芯片并行测试的方法，首先，将双向移位寄存器连接到测试仪的一个测试通道上，将测试仪的一个测试通道上的数据，通过串转并的方法输入到所有被测器件上；然后，通过移位寄存器将多个被测器件上输出的数据通过并转串的方法输入到测试仪的一个测试通道上；最后通过测试仪对读入的数据进行数据处理得到各个被测器件的合格/故障结果。
采用本发明的方法可以明显缩短芯片的测试时间。例如采用一般的测试仪只能对16个芯片进行同时测试。而采用本发明的方法后16个芯片同测可以进一步拓展到64个芯片同测，测试效率达到了16个芯片同测的3～4倍左右，这也意味着一枚芯片的测试时间缩短了约70％左右，极大的降低了芯片的测试成本。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
附图是采用本发明的方法进行同测的示意图。
具体实施方式
本发明同步通讯芯片进行多芯片并行测试的方法，对同步通讯芯片实现单个芯片测试通道对多芯片进行并行测试，它可以最大限度的实现对同步通讯芯片的多个芯片同时进行测试。
本发明通过在测试仪原来单个芯片测试通道(I/O口)上加装一个四位双向输入输出移位寄存器，将测试仪的一个测试通道上的数据，通过串转并的方法输入到探针卡上的多个探针上，然后将数据输入到所有被测器件上。同样，通过移位寄存器将多个被测器件上输出的数据通过并转串的方法输入到测试仪的一个测试通道上。具体过程是，利用数据建立时间在I/O口上依次输出并行测试的数据，在时钟上升沿前(即数据有效前)将各个数据并行输出。
在被测器件输出信号时，先将移位寄存器设置为输入状态，将各个被测器件的PAD(PAD是芯片上各输入输出端口上的一块铝的薄片，测试时探针将扎在上面，封装时用于连接外部引脚)信号通过移位寄存器依次输入到测试仪的一个I/O口中。在测试仪I/O口上将输入信号依次写入测试仪的ECR(ERROR CATCH RAM错误捕捉存储器)上，通过对ECR上数据进行处理实现对移位寄存器上对应的四个被测器件进行合格/故障的判断。
附图所示的是采用本发明的方法进行多芯片同测的一个实施例，将双向移位寄存器做在探针卡上供一种产品使用，可以对原来一个测试通道的测试资源进行扩展，使原来两个测试通道只能进行两个芯片的同测。经过增加移位寄存器可以进行8个芯片的同测，甚至在频率与测试时间允许的情况下还可以进一步通过增加芯片的同测数。
在测试过程中，通过测试仪在数据有效时间前先将数据进行左移，将需要输入到各个DUT(被测器件)上的数据移到各个DUT上。然后，通过时钟信号使被测器件处于输入状态，使移位寄存器上的数据输入到被测芯片上，以此来实现用一个测试通道对多个被测器件的PATTERN(测试向量)输入测试。
在芯片处于输出状态时，先使移位寄存器处于并行输入状态，将多个被测器件的输出输入到移位寄存器上。然后，在芯片下个周期到来前将寄存器上的数据进行右移，实现用一个测试通道对多个被测器件芯片数据的采集。
最后，将输入的数据存入测试仪的ECR中，横向连续存储。横向的宽度为同一测试通道上的同测数。在判断被测器件合格/故障时只要通过纵向依次读取数据与效验基准值比较，就可以判断当前纵向这列被测芯片的合格/故障结果。
双向移位寄存器可以做在探针卡上供一种产品使用，也可以做成测试接口板供多种产品使用。

Claims (10)

1、一种同步通讯芯片进行多芯片并行测试的方法，其特征在于：首先，将双向移位寄存器连接到测试仪的一个测试通道上，将测试仪的一个测试通道上的数据，通过串转并的方法输入到所有被测器件上；然后，通过移位寄存器将多个被测器件上输出的数据通过并转串的方法输入到测试仪的一个测试通道上；最后通过测试仪对读入的数据进行数据处理得到各个被测器件的合格/故障结果。
2、如权利要求1所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于：双向移位寄存器可以做在探针卡上供一种产品使用，或者做成测试接口板供多种产品使用。
3、如权利要求1所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于：所述串转并的方法是将测试仪的一个测试通道上的数据，输入到探针卡上的多个探针上，然后将数据输入到所有被测器件上。
4、如权利要求1所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于：所述并转串的方法是，利用数据建立时间在测试仪的I/O口上依次输出并行测试的数据，在时钟上升沿前将各个数据并行输出。
5、如权利要求1所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于：在被测器件输出信号时，先将移位寄存器设置为输入状态，将各个被测器件的PAD信号通过移位寄存器依次输入到测试仪的一个测试通道中；在测试仪测试通道上将输入信号依次写入测试仪的ECR上，通过对ECR上数据进行处理，实现对移位寄存器上对应的被测器件合格/故障的判断。
6、如权利要求1至5中任何一项所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于：在测试过程中，通过测试仪在数据有效时间前先将数据进行左移，将需要输入到各个被测器件上的数据移到各个被测器件上，然后，通过时钟信号使被测器件处于输入状态，使移位寄存器上的数据输入到被测器件上，以此来实现用一个测试通道对多个被测器件的测试向量输入测试。
7、如权利要求1至5中任何一项所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于：在被测器件处于输出状态时，先使移位寄存器处于并行输入状态，将多个被测器件的输出输入到移位寄存器上。然后，在被测器件下个周期到来前将移位寄存器上的数据进行右移，实现用一个测试通道对多个被测器件数据的采集。
8、如权利要求1所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于：输入到测试仪的数据存入测试仪的ECR中，横向连续存储；横向的宽度为同一测试通道上的同测数；在判断被测器件合格/故障时只要通过纵向依次读取数据与效验基准值比较，就可以判断当前纵向这列被测器件的合格/故障结果。
9、如权利要求1所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于：测试仪的一个测试通道可以并行测试的被测器件为4个、8个、16个或32个。
10、如权利要求1所述的同步通讯芯片进行多芯片并行测试的方法，其特征在于：测试仪上每个测试通道都可连上双向移位寄存器进行扩展。
CNB2005101112895A 2005-12-08 2005-12-08 同步通讯芯片进行多芯片并行测试的方法 Active CN100442069C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101112895A CN100442069C (zh) 2005-12-08 2005-12-08 同步通讯芯片进行多芯片并行测试的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101112895A CN100442069C (zh) 2005-12-08 2005-12-08 同步通讯芯片进行多芯片并行测试的方法

Publications (2)

Publication Number Publication Date
CN1979200A true CN1979200A (zh) 2007-06-13
CN100442069C CN100442069C (zh) 2008-12-10

Family

ID=38130434

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101112895A Active CN100442069C (zh) 2005-12-08 2005-12-08 同步通讯芯片进行多芯片并行测试的方法

Country Status (1)

Country Link
CN (1) CN100442069C (zh)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101078746B (zh) * 2007-07-11 2010-06-23 凤凰微电子（中国）有限公司 多芯片封装体内部连接的边界扫描测试结构及测试方法
CN101458294B (zh) * 2007-12-10 2011-05-04 上海华虹Nec电子有限公司 测试仪对多个芯片测试时芯片内用户码下载方法
CN102590736A (zh) * 2011-01-05 2012-07-18 上海华虹Nec电子有限公司 叠封芯片的快速测试***及方法
CN103187101A (zh) * 2013-03-19 2013-07-03 西安华芯半导体有限公司 一种用于dram修复测试的数据压缩输出方法
CN103267943A (zh) * 2013-04-24 2013-08-28 上海宏力半导体制造有限公司 一种集成电路的测试装置及方法
CN103345944A (zh) * 2013-06-26 2013-10-09 上海宏力半导体制造有限公司 存储器及通过测试机台对存储器进行测试的方法
CN103366827A (zh) * 2013-06-26 2013-10-23 上海宏力半导体制造有限公司 存储器、通过测试机台对存储器进行测试的方法
CN103744009A (zh) * 2013-12-17 2014-04-23 记忆科技(深圳)有限公司 一种串行传输芯片测试方法、***及集成芯片
CN103869234A (zh) * 2012-12-12 2014-06-18 复格企业股份有限公司 芯片测试结构、装置及方法
CN103916133A (zh) * 2014-03-28 2014-07-09 西安华芯半导体有限公司 一种适用于芯片测试的电路
CN103916132A (zh) * 2014-03-28 2014-07-09 西安华芯半导体有限公司 一种适用于芯片测试的功能切换电路
CN103995523A (zh) * 2014-06-11 2014-08-20 上海温光自动化技术有限公司 检测设备事件的电子设备及方法
CN104133172A (zh) * 2014-08-08 2014-11-05 上海华力微电子有限公司 一种提高同测数的新型测试开发方法
CN104637544A (zh) * 2015-01-31 2015-05-20 上海华虹宏力半导体制造有限公司 存储器的测试电路及测试方法
CN105807208A (zh) * 2016-04-25 2016-07-27 航天科工防御技术研究试验中心 一种基于Multi-port的异步复合测试方法
CN105807211A (zh) * 2016-05-11 2016-07-27 上海华虹宏力半导体制造有限公司 个性化值快速写入方法以及集成电路测试方法
CN105891695A (zh) * 2014-05-07 2016-08-24 北京同方微电子有限公司 一种基于单io的ic卡并行测试方法
CN103995523B (zh) * 2014-06-11 2016-11-30 一诺仪器（中国）有限公司 检测设备事件的电子设备及方法
CN106291099A (zh) * 2016-07-29 2017-01-04 上海华岭集成电路技术股份有限公司 芯片端口频率测试方法
CN109239576A (zh) * 2018-08-03 2019-01-18 光梓信息科技（上海）有限公司 一种高速光通信芯片测试***及方法
CN110398617A (zh) * 2018-04-25 2019-11-01 晶豪科技股份有限公司 测试装置及折叠探针卡测试***
CN111983270A (zh) * 2020-07-30 2020-11-24 华润赛美科微电子(深圳)有限公司 扩展电路、测试仪及测试方法
CN112305402A (zh) * 2020-02-27 2021-02-02 青岛众鑫科技有限公司 一种混合集成电路产品测试专用控制器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60202370A (ja) * 1984-03-28 1985-10-12 Nec Corp 双方向シフトパス試験方式
US4683569A (en) * 1985-10-21 1987-07-28 The Singer Company Diagnostic circuit utilizing bidirectional test data comparisons
US4989209A (en) * 1989-03-24 1991-01-29 Motorola, Inc. Method and apparatus for testing high pin count integrated circuits
JPH02306500A (ja) * 1989-05-19 1990-12-19 Toshiba Micro Electron Kk 半導体記憶装置のテスト回路
JP2704062B2 (ja) * 1991-06-28 1998-01-26 茨城日本電気株式会社 情報処理装置
JPH06160485A (ja) * 1992-11-18 1994-06-07 Nec Corp 論理試験機
US5991898A (en) * 1997-03-10 1999-11-23 Mentor Graphics Corporation Arithmetic built-in self test of multiple scan-based integrated circuits
FR2786580B1 (fr) * 1998-11-30 2001-08-03 St Microelectronics Sa Circuit generateur de signature
WO2002071082A2 (en) * 2001-03-08 2002-09-12 Koninklijke Philips Electronics N.V. Method for testing a testable electronic device

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101078746B (zh) * 2007-07-11 2010-06-23 凤凰微电子（中国）有限公司 多芯片封装体内部连接的边界扫描测试结构及测试方法
CN101458294B (zh) * 2007-12-10 2011-05-04 上海华虹Nec电子有限公司 测试仪对多个芯片测试时芯片内用户码下载方法
CN102590736B (zh) * 2011-01-05 2014-07-09 上海华虹宏力半导体制造有限公司 叠封芯片的快速测试***及方法
CN102590736A (zh) * 2011-01-05 2012-07-18 上海华虹Nec电子有限公司 叠封芯片的快速测试***及方法
CN103869234A (zh) * 2012-12-12 2014-06-18 复格企业股份有限公司 芯片测试结构、装置及方法
CN103869234B (zh) * 2012-12-12 2016-09-28 复格企业股份有限公司 芯片测试结构、装置及方法
CN103187101A (zh) * 2013-03-19 2013-07-03 西安华芯半导体有限公司 一种用于dram修复测试的数据压缩输出方法
CN103267943A (zh) * 2013-04-24 2013-08-28 上海宏力半导体制造有限公司 一种集成电路的测试装置及方法
CN103267943B (zh) * 2013-04-24 2016-09-28 上海华虹宏力半导体制造有限公司 一种集成电路的测试装置及方法
CN103345944A (zh) * 2013-06-26 2013-10-09 上海宏力半导体制造有限公司 存储器及通过测试机台对存储器进行测试的方法
CN103366827A (zh) * 2013-06-26 2013-10-23 上海宏力半导体制造有限公司 存储器、通过测试机台对存储器进行测试的方法
CN103744009A (zh) * 2013-12-17 2014-04-23 记忆科技(深圳)有限公司 一种串行传输芯片测试方法、***及集成芯片
CN103744009B (zh) * 2013-12-17 2016-12-07 记忆科技(深圳)有限公司 一种串行传输芯片测试方法、***及集成芯片
CN103916132A (zh) * 2014-03-28 2014-07-09 西安华芯半导体有限公司 一种适用于芯片测试的功能切换电路
CN103916133A (zh) * 2014-03-28 2014-07-09 西安华芯半导体有限公司 一种适用于芯片测试的电路
CN105891695B (zh) * 2014-05-07 2019-01-11 紫光同芯微电子有限公司 一种基于单io的ic卡并行测试方法
CN105891695A (zh) * 2014-05-07 2016-08-24 北京同方微电子有限公司 一种基于单io的ic卡并行测试方法
CN103995523A (zh) * 2014-06-11 2014-08-20 上海温光自动化技术有限公司 检测设备事件的电子设备及方法
CN103995523B (zh) * 2014-06-11 2016-11-30 一诺仪器（中国）有限公司 检测设备事件的电子设备及方法
CN104133172A (zh) * 2014-08-08 2014-11-05 上海华力微电子有限公司 一种提高同测数的新型测试开发方法
CN104133172B (zh) * 2014-08-08 2017-09-29 上海华力微电子有限公司 一种提高同测数的新型测试开发方法
CN104637544B (zh) * 2015-01-31 2017-11-24 上海华虹宏力半导体制造有限公司 存储器的测试电路及测试方法
US9852808B2 (en) 2015-01-31 2017-12-26 Shanghai Huanhong Grace Semiconductor Manufacturing Corporation Memory testing circuit and testing method using same
CN104637544A (zh) * 2015-01-31 2015-05-20 上海华虹宏力半导体制造有限公司 存储器的测试电路及测试方法
CN105807208A (zh) * 2016-04-25 2016-07-27 航天科工防御技术研究试验中心 一种基于Multi-port的异步复合测试方法
CN105807211A (zh) * 2016-05-11 2016-07-27 上海华虹宏力半导体制造有限公司 个性化值快速写入方法以及集成电路测试方法
CN106291099A (zh) * 2016-07-29 2017-01-04 上海华岭集成电路技术股份有限公司 芯片端口频率测试方法
CN106291099B (zh) * 2016-07-29 2019-10-25 上海华岭集成电路技术股份有限公司 芯片端口频率测试方法
CN110398617A (zh) * 2018-04-25 2019-11-01 晶豪科技股份有限公司 测试装置及折叠探针卡测试***
CN110398617B (zh) * 2018-04-25 2022-03-25 晶豪科技股份有限公司 测试装置及折叠探针卡测试***
CN109239576A (zh) * 2018-08-03 2019-01-18 光梓信息科技（上海）有限公司 一种高速光通信芯片测试***及方法
CN112305402A (zh) * 2020-02-27 2021-02-02 青岛众鑫科技有限公司 一种混合集成电路产品测试专用控制器
CN112305402B (zh) * 2020-02-27 2022-12-27 青岛众鑫科技有限公司 一种混合集成电路产品测试专用控制器
CN111983270A (zh) * 2020-07-30 2020-11-24 华润赛美科微电子(深圳)有限公司 扩展电路、测试仪及测试方法

Also Published As

Publication number Publication date
CN100442069C (zh) 2008-12-10

Similar Documents

Publication Publication Date Title
CN100442069C (zh) 同步通讯芯片进行多芯片并行测试的方法
CN100501434C (zh) 同步通讯芯片并行测试方法
CN106291324B (zh) 一种片上差分时延测量***及回收集成电路识别方法
CN100367045C (zh) 基于二分法的电路连线导通测试方法
CN104237766B (zh) 芯片测试方法和装置
US7906982B1 (en) Interface apparatus and methods of testing integrated circuits using the same
CN102305907A (zh) 多芯片封装结构的测试方法和***
CN101196553A (zh) 提高soc芯片测试效率的方法
CN100442070C (zh) 同步通讯芯片并行测试的方法
CN107491369A (zh) 一种快速pcie3.0信号完整性的检测方法及***
US10114075B2 (en) Scan test multiplexing
CN103345944B (zh) 存储器及通过测试机台对存储器进行测试的方法
CN102338848A (zh) 用于半导体芯片的晶片级测试的方法和***
CN102183727B (zh) 一种具有检错功能的边界扫描测试方法
KR20080099495A (ko) 파이프라인 테스트 장치 및 방법
CN101470170B (zh) Jtag链路测试方法及其装置
CN101165502B (zh) 测试仪同测方法
CN202916406U (zh) 一种基于边界扫描的焊点检测***
CN201141902Y (zh) 电子元件的检测***
CN101957430B (zh) 一种可降低噪声的边界扫描测试方法和装置
CN108983072A (zh) 晶圆测试方法、晶圆测试装置以及晶圆测试***
CN113609804B (zh) 用例生成方法及装置、测试方法、可测试性设计方法
CN100370269C (zh) 一种边界扫描测试控制器及边界扫描测试方法
CN102565664B (zh) 一种测试覆盖率的评估方法
CN114461558A (zh) 一种提高ate设备通信效率的通信方法、装置及测试机***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.