CN103187101A - 一种用于dram修复测试的数据压缩输出方法 - Google Patents

Abstract

本发明涉及一种用于DRAM修复测试的数据压缩输出方法，包括以下步骤：1）读取32位cell单元的数值；2）通过芯片内部的算法判断cell单元是否存在fail；3）芯片内部对32位cell单元的结果值进行“与”的运算；4）输出32位cell单元的唯一最终结果值；5)测试机台得到32位cell单元的结果后，如果结果为“0”，则说明存在坏掉的位线CSL，运行处理程序使冗余的CSL代替坏掉的位线CSL；如果结果为“1”，则说明没有坏掉的位线CSL。本发明提供了一种降低测试时间、降低测试成本的DRAM修复测试的数据压缩输出方法。

Description

一种用于DRAM修复测试的数据压缩输出方法

技术领域

本发明属于芯片设计领域，涉及一种用于DRAM修复测试的数据压缩输出方法。

背景技术

DRAM的最基本单元是由成千上万的cell单元(每一个单元称之为bit)组成，而目前没有任何一种工艺能够保证所有的cell单元都是正确的，因此在前端测试中一旦发现某个单元有问题，我们利用冗余的单元对坏掉的单元进行修复；

参见图1，对内存进行读写操作的时候，字线WL以及位线CSL会被激活，其所对应得cell单元则被激活；每一根位线CSL及字线WL的交点对应的是8个cell单元；以DDR2X16的芯片为例，每次读写为64个bit，则需要激活1根WL以及8个CSL，共8个交点，对应的是64个cell单元；

参见图2，每一个cell的测试结果信息都需要被记录下来；对于内存测试常用的Advantest T5377而言，每个时钟周期只能读出1位bit；因此记录下这64bit信息，需要16个机台的channel以及2个时钟周期；

在此种方式下，每个芯片需要连接16个IO通道，4个周期方能满足我们读出64个bit的需求；机台所能提供的IO通道是有限的，以Advantest T5377为例，它有1280个IO通道，如果每个芯片需要连接16个IO通道，则最多只能同时测试80个芯片；而这个同测数远不能满足我们量产的需求，同时根据工艺的复杂程度成本也随之增加，读取的时间也相对较长。

发明内容

为了保证修复芯片所用数据的正确输出以及节省成本，需要有足够的输入输出通道（I/O）和时间使其数据全部正确输出，本发明提供一种用于DRAM修复测试所用的数据压缩输出方法。

本发明的技术解决方案是：

1、一种用于DRAM修复所需的数据压缩输出方法，该发明步骤如下：

1）读取32位cell单元的数值；

2）通过芯片内部的算法判断cell单元是否存在fail，如果cell单元没有fail，则结果值为“1”，如果芯片单元有fail，则结果值为“0”；

3）芯片内部对32位cell单元的结果值进行“与”的运算：

最终结果=(单元1结果)“与”(单元2结果)“与”(单元3结果)“与”…“与”(单元31结果)“与”(单元32结果)；

4）输出32位cell单元的唯一最终结果值；

5)测试机台得到32位cell单元的结果后，如果结果为“0”，则说明存在坏掉的位线CSL，运行处理程序使冗余的CSL代替坏掉的位线CSL；如果结果为“1”，则说明没有坏掉的位线CSL。

2、一种用于DRAM修复所需的数据压缩输出方法，该发明步骤如下：

1）读取8位cell单元的数值；

2）通过芯片内部的算法判断cell单元是否存在fail，如果cell单元没有fail，则结果值为“1”，如果cell单元有fail，则结果值为“0”；

3）芯片内部对8位cell单元的结果值进行“与”的运算：

输出结果=(单元1结果)“与”(单元2结果)“与”(单元3结果)“与”(单元4结果)“与”(单元5结果)“与”(单元6结果)“与”(单元7结果)“与”(单元8结果)；

4）输出8位cell单元的唯一最终结果值；

5)测试机台得到8位cell单元的结果后，如果结果为“0”，则说明存在坏掉的位线CSL，运行处理程序使冗余的CSL代替坏掉的CSL；如果结果为“1”，则说明没有坏掉的位线CSL。

本发明的优点：

1、本发明采用高压缩比的数据输出压缩方式，减少了输入输出通道，增加了同测数的可能性，并且降低测试时间；

2、本发明因压缩方式的改变大大降低了测试成本；

3、本发明所提供的数据输出压缩比的选择，使其相比于普通无压缩比的情况下，依旧可以增加同测数，降低测试时间。

附图说明

图1是现有工艺对内存进行读写操作的激活方式；

图2是现有cell的测试结果信息记录方式；

图3是本发明采用8位cell单元提高同测数的输出方式；

图4是本发明采用8位cell单元提高时钟周期的输出方式；

图5是本发明采用32位cell单元的输出方式；

具体实施方式

本发明一种用于DRAM修复所需的数据压缩输出方法，该发明步骤如下：

1）读取32位cell单元的数值；

2）通过芯片内部的算法判断cell单元是否存在fail，如果cell单元没有fail，则结果值为“1”，如果芯片单元有fail，则结果值为“0”；

3）芯片内部对32位cell单元的结果值进行“与”的运算：

最终结果=(单元1结果)“与”(单元2结果)“与”(单元3结果)“与”…“与”(单元31结果)“与”(单元32结果)；

4）输出32位cell单元的唯一最终结果值；

5)测试机台得到32位cell单元的结果后，如果结果为“0”，则说明存在坏掉的位线CSL，运行处理程序使冗余的CSL代替坏掉的位线CSL；如果结果为“1”，则说明没有坏掉的位线CSL。

本发明提供另一种用于DRAM修复所需的数据压缩输出方法，该发明步骤如下：

1）读取8位cell单元的数值；

2）通过芯片内部的算法判断cell单元是否存在fail，如果cell单元没有fail，则结果值为“1”，如果cell单元有fail，则结果值为“0”；

3）芯片内部对8位cell单元的结果值进行“与”的运算：

输出结果=(单元1结果)“与”(单元2结果)“与”(单元3结果)“与”(单元4结果)“与”(单元5结果)“与”(单元6结果)“与”(单元7结果)“与”(单元8结果)；

4）输出8位cell单元的唯一最终结果值；

5)测试机台得到8位cell单元的结果后，如果结果为“0”，则说明存在坏掉的位线CSL，运行处理程序使冗余的CSL代替坏掉的CSL；如果结果为“1”，则说明没有坏掉的位线CSL。

在修复工艺中，我们会用冗余的字线WL或者冗余的CSL去修复坏掉的cell所对应的WL或者CSL；以CSL修复为例，一旦某一个cell单元发生fail坏掉，则冗余的CSL被用来修复坏掉的CSL；而一次修复实际上就是8个cell单元一起被代替；在这种条件下，不需要知道每一个cell单元的fail情况，需要的是在WL和CSL交点的8个cell单元是否有fail发生，因此在电路设计中，这8个cell单元的测试结果将会通过一个“与”逻辑，最终只输出一个结果：

输出结果=(单元1结果)“与”(单元2结果)“与”(单元3结果)“与”(单元4结果)“与”(单元5结果)“与”(单元6结果)“与”(单元7结果)“与”(单元8结果)；

对于这个“与”逻辑而言，当且只有所有单元结果为正确值的时候，输出值为“1”，只要有一个或多个单元结果值不正确的时候，输出值则为“0”，意味着cell单元有fail，需要修复的进行；

根据这个输出结果，对于DDR2X16的芯片而言，则不需要输出64个bit，只需要输出8个bit即可；

以图3为例，在这种方式下，我们大大节省了IO通道的个数，提高了同测数；以图4为例，在这种方式下，我们节省了很多IO通道的个数，同时节省时钟周期也由4个减少成2个，在实际测试中，可以大大减少了读取所用的时间；

根据不同的工艺，修复方式也发生了变化；不再是1根冗余的CSL代替1根坏掉的CSL；而是4根冗余CSL同时修复坏掉的CSL。也就是说一旦32个cell单元中有一个cell单元有fail，那么4根冗余的CSL会修复所对应的4根CSL；在这种情况下，只需要知道32个单元是否有fail发生即可；那么在电路设计中，通过“与”逻辑，使其32个cell单元最终只输出一个结果：

输出结果=(单元1结果)“与”(单元2结果)“与”(单元3结果)“与”……“与”(单元31结果)“与”(单元32结果)；

对于这个“与”逻辑而言，当且只有所有单元结果为正确值的时候，输出值为“1”，只要有一个或多个单元结果值不正确的时候，输出值则为“0”，意味着cell单元有fail，需要修复的进行；

参见图5，根据这个输出结果，对于DDR2X16的芯片而言，则不需要输出64个bit，只需要输出2个bit即可；在这种方式下，相比于8位cell输出方式，所需的IO通道被进一步减少到只有1个，且读取时间也减少到最低2个时钟周期。大大增加了同测数，使其有可能达到Adantest T5377所允许的最高同测数1280；同时测试所需要的时间也大大减少；

在此种工艺下，对于芯片修复而言，因为其修复机制为4根冗余CSL同时代替，所以最高压缩比为32：1，无法进行进一步的压缩；而对于芯片测试而言，如果只需知道芯片是否有fail，则其压缩比可进一步提高；

在电路设计中，我们同时引入了以上两种压缩方式，在不同的工艺下，可以选择不同的压缩方式；

对于DDR1而言，其压缩比为32:1，意味着每次读出只需一位数据；对于DDR2来说，其压缩比则为64:2，意味着每次读出只需两位数据；对于DDR3来说，其压缩比则为128:4，意味着每次读出只需4位数据；

目前，前端测试机器由Advantest公司提供，对于Advantest的测试机台来说，每读取一个数据，则必须需要一个时钟周期(clock)的时间方可完成；

参见图3，以DDR2为例，每一次读写需要操作64个cell单元，如果采用压缩方式8:1，那么64个cell单元则需要读出8位数据，才能满足我们的测试修复需求，在这种清况下，我们需要2个IO通道以及4个clock cycle，才能输出8位所需要的数据；

参见图5，如果采用压缩方式32:1，那么64个cell单元只需要读出2位数据，即可满足我们的测试修复需求，在这种情况下，我只需要1个IO通道以及2个clock cycle即可输出所有的数据；

因此根据不同的工艺条件、工艺要求以及具体情况，采用这两种数据输出压缩方式，我们可以降低测试时间和测试成本。

Claims (2)

1.一种用于DRAM修复所需的数据压缩输出方法，该发明步骤如下：

1）读取32位cell单元的数值；

2）通过芯片内部的算法判断cell单元是否存在fail，如果cell单元没有fail，则结果值为“1”，如果芯片单元有fail，则结果值为“0”；

3）芯片内部对32位cell单元的结果值进行“与”的运算：

最终结果=(单元1结果)“与”(单元2结果)“与”(单元3结果)“与”…“与”(单元31结果)“与”(单元32结果)；

4）输出32位cell单元的唯一最终结果值；

5)测试机台得到32位cell单元的结果后，如果结果为“0”，则说明存在坏掉的位线CSL，运行处理程序使冗余的CSL代替坏掉的位线CSL；如果结果为“1”，则说明没有坏掉的位线CSL。

2.一种用于DRAM修复所需的数据压缩输出方法，该发明步骤如下：

1）读取8位cell单元的数值；

2）通过芯片内部的算法判断cell单元是否存在fail，如果cell单元没有fail，则结果值为“1”，如果cell单元有fail，则结果值为“0”；

3）芯片内部对8位cell单元的结果值进行“与”的运算：

输出结果=(单元1结果)“与”(单元2结果)“与”(单元3结果)“与”(单元4结果)“与”(单元5结果)“与”(单元6结果)“与”(单元7结果)“与”(单元8结果)；

4）输出8位cell单元的唯一最终结果值；

5)测试机台得到8位cell单元的结果后，如果结果为“0”，则说明存在坏掉的位线CSL，运行处理程序使冗余的CSL代替坏掉的CSL；如果结果为“1”，则说明没有坏掉的位线CSL。

Images