CN1978701A - 改善介电层过程形成的集成电路的击穿电压的方法和装置 - Google Patents

改善介电层过程形成的集成电路的击穿电压的方法和装置 Download PDF

Info

Publication number
CN1978701A
CN1978701A CNA2005101111318A CN200510111131A CN1978701A CN 1978701 A CN1978701 A CN 1978701A CN A2005101111318 A CNA2005101111318 A CN A2005101111318A CN 200510111131 A CN200510111131 A CN 200510111131A CN 1978701 A CN1978701 A CN 1978701A
Authority
CN
China
Prior art keywords
gas
flow
process chamber
semiconductor process
air
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101111318A
Other languages
English (en)
Inventor
侯冠正
蓝受龙
董锐
汪钉崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNA2005101111318A priority Critical patent/CN1978701A/zh
Priority to US11/320,871 priority patent/US20070128860A1/en
Publication of CN1978701A publication Critical patent/CN1978701A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种用于沉积介电层的方法和装置。所述装置包括：配置成用于介电层沉积过程的半导体处理室，半导体处理室与至少长、宽、高以及体积相关联；一个或多个气源，包含用于阻挡层沉积过程的一种或多种气体；以及耦合到一个或多个气源的一个或多个气流控制器，一个或多个气流控制器配置成在半导体处理期间向半导体处理室提供一个或多个受控量的一个或多个气流。耦合到一个或多个气流控制器以接收来自一个或多个气流控制器的一个或多个气流的一个或多个气体管道以及抽吸***耦合到半导体处理室，抽吸***配置成从半导体处理室或一个或多个气体管道移除一定量气体。三通阀耦合到抽吸***和处理室，三通阀配置成允许一个或多个气流被送到抽吸***或处理室。

Description

改善介电层过程形成的集成电路的击穿电压的方法和装置
技术领域
本发明涉及用于半导体器件制造的集成电路及其处理。更具体地，本发明提供用于改善集成电路击穿电压的方法和装置。仅作为实例，本发明已应用于与用于信号处理器件的双大马士革结构(dual damascene structure)相结合使用的介电层过程。但将认识到，本发明具有更加宽广的应用范围。例如，本发明可应用于微处理器器件、逻辑电路、应用特定集成电路器件以及各种其它互连结构。
背景技术
集成电路或“IC”已经从制造在单个硅芯片上的少量互连器件发展到数百万个器件。当前IC提供了远超最初设想的性能和复杂性。为了实现复杂性和电路密度(即能够封装到给定芯片面积上的器件的数目)的改善，最小器件特征的大小，也称为器件“几何形状”，已随着IC的每代变得更小。现在半导体器件被制造为具有小于四分之一微米宽的特征。
增加电路密度不仅改善IC的复杂性和性能还给消费者提供了低成本部件。IC制造设备可以花费数亿或者甚至数十亿美元。每个制造设备将具有某种晶片生产量，且每个晶片在其上将具有某种数目的IC。因此，通过使IC的个体器件更小，就可以在每个晶片上制造更多的器件，从而增加制造设备的产量。使器件更小是很有挑战性的，因为IC制造中使用的每个过程都有限制。也就是说，给定的过程典型地只对某种特征大小起作用，那么则需要改变过程或器件布局。这种限制的一个实例是击穿电压，或者是在绝缘体毁坏并导电之前可以在该绝缘体上传导的最大电压。这可以引起电路的电失效或性能削弱。通过增加可施加到电路的击穿电压，电路处理高压的健壮性和能力得到增加。
从以上可以看到需要用于改善集成电路器件中的击穿电压的技术。
发明内容
本发明涉及用于半导体器件制造的集成电路及其处理。更具体地，本发明提供一种用于改善集成电路击穿电压的方法和装置。仅作为实例，本发明已应用于与用于信号处理器件的双大马士革结构相结合使用的介电层过程。但将认识到，本发明具有更加宽广的应用范围。例如，本发明可应用于微处理器器件、逻辑电路、应用特定集成电路器件以及各种其它互连结构。
在一个特定实施例中，提供了一种用于沉积介电层的装置。该装置包括：配置成在介电层沉积过程中使用的半导体处理室，该半导体处理室与至少长、宽、高以及体积相关联；包含在介电层沉积过程中所使用的一种或多种气体的一个或多个气源；以及耦合到一个或多个气源的一个或多个气流控制器，该一个或多个气流控制器配置成在半导体处理期间向半导体处理室提供一个或多个受控量的一个或多个气流。一个或多个气体管道耦合到一个或多个气流控制器以便接收来自一个或多个气流控制器的一个或多个气流，而抽吸***耦合到半导体处理室，该抽吸***配置成移除来自半导体处理室或一个或多个气体管道的一定量气体。三通阀耦合到抽吸***和处理室，该三通阀配置成允许一个或多个气流被送到抽吸***或处理室。
在一个特定实施例中，公开了一种用于形成集成电路的方法。提供了一种用于形成集成电路的方法。该方法包括提供半导体处理室和一个或多个气源，所述一个或多个气源每个包含一定体积气体。然后一种或多种气体流过一个或多个气体控制器，该一个或多个气体控制器配置成通过至少气体管道向半导体处理室提供一定量气流，该气体管道耦合到半导体处理室。***气体管道上的三通阀的流向然后被设置以使一种或多种气体流到抽吸***。随后，三通阀的流向从抽吸***改变到半导体处理室，使一种或多种气体流到处理室，并且在半导体处理室中产生等离子体。然后利用流到半导体处理室的一种或多种气体来沉积介电层。
在一个特定实施例中，公开了一种用于形成集成电路的方法。提供了半导体处理室、一个或多个气体管道以及一个或多个气源，所述气体管道耦合到半导体处理室并且包括从先前沉积过程保留的一定量残留气体。一个或多个气源分别包括一个或多个体积的一种或多种气体。然后一种或多种气体通过一个或多个气体控制器从一个或多个气源分别流到一个或多个气体管道，该一个或多个气源耦合到一个或多个气体控制器以便调节从一个或多个气源流动的一种或多种气体。将三通阀的流向设置到抽吸***，该抽吸***接收来自一个或多个气源的一种或多种气体以及一个或多个气体管道中保留的残留气体；然后为三通阀将流向设置到半导体处理室，来自一个或多个气源的一种或多种气体流入半导体处理室中。然后在半导体处理室中产生等离子体；并且然后利用流到半导体处理室的一种或多种气体来沉积介电层。
通过超越常规技术的本发明可实现许多益处。例如，本技术提供了依靠常规技术如硅材料的易于使用的过程，尽管也可以使用其它材料。另外，该方法提供了一种与常规过程技术兼容而不必对常规设备和过程进行基本修改的过程。提供了一种用于改善利用阻挡层过程形成的集成电路的击穿电压的方法和装置。在一个特定实施例中，防止了由于从先前沉积过程而留在气体管道中的残留气体而发生的气流突发(bursting)影响随后的沉积过程。例如，与发生突发处的晶片相比较，当突发不发生时集成电路的击穿电压从晶片提高达至少75％。在另一实例中，可实现当使用多个气体管道时突发的减少。依赖于所述实施例，可以实现这些益处中的一个或多个。这些和其它益处将在整个本说明书更详细地且在以下更具体地描述。
参考随后的详细描述和附图，可以更全面地理解本发明的各种另外的目的、特征和优点。
附图说明
图1为简化的常规方法，示出了在双大马士革过程期间和紧接其后所使用的过程；
图2为简化的常规横截面，示出了双大马士革铜结构和覆盖铜区域的阻挡金属层；
图3为到半导体处理室的气体递送机构的简化常规示图；
图4为针对一系列气流过程示出百分比气流对时间的简化示例图表；
图5为针对单个气流过程示出百分比气流对时间的简化示例图表；
图6为示出中击穿电压对Q-时间的简化示例图表；
图7为根据本发明的一个实施例的用于半导体处理室的气体管道设计的简化示例图；
图8为根据本发明的一个实施例的用于半导体处理室的气流顺序的简化示例流程图；
图9为根据本发明的一个实施例的用于半导体处理室的可替换气体管道设计的简化示例图；
图10为根据本发明的另一实施例的用于半导体处理室的可替换气体管道设计的简化示例图；
图11为根据本发明的一个实施例的针对晶片比较中击穿电压对Q-时间的简化示例图表；
图12为根据本发明的一个实施例的比较％累积失效对击穿电压的简化示例图表。
具体实施例
本发明涉及用于半导体器件制造的集成电路及其处理。更具体地，本发明提供了一种用于改善集成电路击穿电压的方法和装置。仅作为实例，本发明已应用于与用于信号处理器件的双大马士革结构相结合使用的介电层过程。但将认识到，本发明具有更加宽广的应用范围。例如，本发明可应用于微处理器器件、逻辑电路、应用特定集成电路器件以及各种其它互连结构。
图1为简化的常规方法，示出了在双大马士革过程期间和紧接其后所使用的过程。方法110包括生成双大马士革结构的过程100、用于以铜填充双大马士革结构的过程102、用于平坦化铜层的过程104、用于形成阻挡层的过程106以及用于形成介电层的过程108。图1可以关于图2得到更适当地理解，图2为简化的常规横截面，示出了双大马士革铜结构和覆盖铜区域的阻挡金属层；
铜层200覆盖半导体衬底上的表面区域(未示出)而形成，其中所述表面区域可以包括覆盖半导体衬底的任何数目的层并且不限于由仅一层组成。金属间介电(IMD)层202也可以相邻于铜层200而存在。蚀刻停止层204覆盖铜层200和IMD层202。蚀刻停止层204相邻于IMD层206。通过在IMD层206中蚀刻沟槽和通孔在过程100中生成双大马士革结构。双大马士革沟槽/通孔可以由各种可能的方法形成，包括先通孔(via-first)方法、先沟槽(trench-first)方法或通过自对准通孔方法。沟槽与通孔和沟槽二者排成一行的阻挡金属薄层208排成一行，且在过程102中所述沟槽和通孔以铜填充。在一个特定实施例中，沟槽和通孔可以通过首先沉积覆盖阻挡金属层的铜种子层来填充，并利用电化学镀(ECP)过程而被镀。可以使用化学-机械抛光(CMP)过程来平坦化由ECP过程形成的铜层。介电层210在随CMP过程之后的过程106中被沉积，覆盖铜区域212以及IMD层206。例如，介电层可以是由氮化硅(SiN)、碳化硅(SiC)或氮掺杂碳化物(NDC)或氧掺杂碳化物(ODC)所形成的阻挡层。在过程108中，介电层214沉积在阻挡层之上，其中用于形成介电层的示例材料为FSG，或氟掺杂硅酸盐玻璃(fluorine-doped silicate glass)。
例如，利用化学气相沉积(CVD)过程来进行过程106中阻挡层210的沉积。在典型的CVD过程中，晶片暴露于包含待沉积材料的原子的一个或多个挥发性前驱(precursor)。所述前驱然后与另一化学物或已处理物起反应以产生所需的材料。沉积过程的副产品可以在沉积过程结束后从沉积室移除。在一个特定实施例中，所使用的前驱可以是气体材料如硅烷(SiH4)，其用于二氧化硅(silicon dioxide)、氮化硅(silicon nitride)、多晶硅(polysilicon)、外延硅(epitaxial silicon)以及无定型硅(amorphoussilicon)膜的化学气相沉积(CVD)中。前驱材料典型地通过气体递送机构引入到半导体处理室。图3是到半导体处理室的气体递送机构的简化常规示图。气源302包含待引入到半导体处理室300的特定气体。质量流控制器(MFC)在一个端与气源302耦合并用于调节进入半导体处理室的气流的量。可以使用多个MFC以将不同类型的气体导向该室。关闭阀306被***到MFC304和室300之间的气体管道310上并限制或允许气流前进半导体处理室300中。关闭阀306可以由气动阀或其它控制装置驱动。来自气源302和MFC 304的气流在室300中被接收和分配。抽吸***308耦合到室300并且可用于移除来自室300的CVD反应的挥发性副产品。
在气流递送到室期间发生的一个问题是，在气体到晶片的递送中，尤其是当气体开始流动的启动期间内可发生突发。在沉积过程结束后到室的气流不是连续地维持，且当随后的沉积过程待执行时气流经常需要重新启动。这可以引起在一段时间内没有气体流动的期间之后比所要求的更大量的被递送。这可以从图4看到，图4为针对一系列气流过程的百分比气流对时间的简化示例图表。该图仅为实例，在此其不应过度地限制权利要求的范围。本领域一般技术人员将理解许多变化修改和替换。初始气流402是气流404的第一重复(iteration)中的气流的若干实例之一。在一个特定实施例中，气流402、404、406和408可以是在利用流动的气体发生层沉积期间的气流。用于第一要求气流402的所要求量的气流或设置点为MFC的75％的流，但实际的流更接近140％的流，比所要求的高的多。100％的气流典型地代表在容差边界内可通过MFC调节的气流的最大量。例如，额定为200sccm的MFC可能能够流动大于200sccm，但可能不能在容差(典型地是设置点的+-5％)内重复流动规定量的气体或达到由用户或程序所要求的设置点。第一重复404中的随后气流过程不显示这样的模式，其中实际的流百分比显著不同于设置点百分比。在气流的第一重复404和第二重复408之间存在时间间隙。类似的，第二初始流406具有远高于所要求的设置点的实际流百分比。第二初始流406之后的随后气流点在设置点和实际流百分比之间不显示出大的差异。当然，可以有其它变化、修改和替换。
图5为示出针对单个气流过程的百分比气流对时间的简化示例图表，其中时间域被扩展以更详细地示出气流工作。此图仅是实例，在此其不应过度地限制权利要求的范围。本领域的一般技术人员将理解许多变化、修改和替换。在图5所示的气流过程期间，气体的流设置点504初始是低的，在一个时间段接近25％的标记，且然后上升到75％。然而，气体的实际流502在25％设置点期间显著地上升，在SiH4突发500中在短时期内到接近MFC容量的125％的流。实际流百分比在初始的突发时间段不久之后稳定并且在逐渐降低之前的时间段内与设置点匹配。在本发明的特定实施例中，硅烷可以是被流动的气体。阀电压506也在图5中示出，其中阀电压代表施加到允许气体流动的MFC中的控制阀的电压。不受说明所限制，阀电压506在初始突发时间段500期间因为由大量气体进入引起的不良控制而可以是低的。当然，可以有其它变化、修改和替换。
作为突发的结果在图1所述的双大马士革过程期间可以发生的一个特定问题是，递送到半导体处理室的前驱气体的量是不均匀的。这可以导致CVD层的不适当沉积或引起晶片表面上其它非期望材料的形成。不受限于说明，当硅烷被用作用于沉积过程的前驱气体时可以发生的突发可使传导性的铜硅化物(copper silicide)形成，这降低了器件的击穿电压。在一个特定实施例中，硅化物通过硅烷气体与晶片上暴露的铜区域相互作用而形成。硅化物区域对器件的击穿电压的影响可以在图6中看到，图6为示出中击穿电压对Q-时间的简化示例图表。图6仅是实例，在此其不应过度地限制权利要求的范围。本领域的普通技术人员将理解许多变化、修改和替换。在本申请的范围内，Q-时间定义为连续过程之间的时间。如用于双大马士革结构的形成的复杂制造顺序可以包括大量过程，并且在随后的过程之间可发生显著的延迟，因为半导体制造设备可能没准备好立即处理晶片。例如，Q-时间可以是CMP与随后的介电层沉积过程之间的时间。一般而言，过程之间较长的时间产生较低的击穿电压，因为传导性氧化物层如铜氧化物可以由于在过程之间暴露于空气而在铜层的顶部生长。在一个特定实施例中，在过程之间晶片可以包含在密封的处理环境中如前开口盒(Front Opening Unified Pod)(FOUP)中，但晶片仍然遭受密封处理环境中的周围环境且晶片上仍然发生氧化。数据点600、602和604针对各种Q-时间比较击穿电压。数据点600示出Q-时间为0，意味着晶片在CMP和阻挡层沉积过程之间被立即处理，而对于数据点604在过程之间Q-时间为8小时。可以看出因为器件的击穿电压小于40V，对于发生突发的所有三个数据点击穿电压是低的。期望至少60-80V击穿电压以提高所形成的器件的可靠性和健壮性。当然，可以有其它变化、修改和替换。
不受说明所限制，突发可导致较低击穿电压的一个可能原因是，在过程结束之后残留气体累积在MFC和半导体处理室之间的气体管道中。结果，可有一定量气体存在于来自先前沉积过程的气体管道中。当来自MFC的所要求量的气体和来自先前沉积过程的残留气体送到室时，在沉积过程期间来自MFC和气源的后续气流可导致更大量的气体被沉积。当然，可以有其它变化、修改和替换。
图7为根据本发明的实施例的用于半导体处理室的气体管道设计的简化示例图。例如，结合图8可以更好地理解图7，图8为根据本发明的实施例的用于半导体处理室的气流顺序的简化示例流程图。顺序812包括用于使来自气源的气体流过MFC的过程800、用于打开关闭阀的过程802、用于打开最终阀的过程804、用于将三通阀打开到抽吸***的过程806、用于等待直到实现稳定气流的过程808以及用于将三通阀打开到室并使气体流到室的过程810。这些图仅是实例，在此其不应过度地限制权利要求的范围。本领域的普通技术人员将理解许多变化、修改和替换。
在过程800中，气体从气源702流过气流控制器如MFC 704，所述气流控制器调节从气源702到半导体处理室700的气流的量。在一个特定实施例中，可以使用多个MFC来将不同类型的气体导向室。在过程802中关闭阀706被打开以使来自MFC的气流通过气体管道710。在过程804中最终阀712被打开以进一步允许气流通过气体管道710。最终阀712可被使用以便为到半导体处理室700中的气流提供另外的流控制，或者当多个MFC和气流被导入室时可被使用作为阀控制。将相对于图10更详细地讨论本发明的一个特定实施例，其描述到半导体处理室700中的多个MFC和气流。例如，如果仅一种气体被用于半导体处理***718中，可移除最终阀712。三通阀714***到最终阀712和半导体处理室700之间的气体管道710上。抽吸***708耦合到半导体处理室700和三通阀714。在一个特定实施例中，抽吸***708可用来移除气体管道710中的多余气体或污染物以防止进入半导体处理室700，或者在一个过程顺序结束之后从半导体处理室移除气体或污染物。抽吸***可在各种不同实施例中实施。在一个特定实施例中，抽吸***可以作为涡轮泵来实施，该涡轮泵可定位于接近半导体处理室700。在一个特定实施例中，抽吸***可以作为低温泵来实施，该低温泵可定位于接近半导体处理室700。在一个特定实施例中，抽吸***可以作为低真空泵或等价的泵来实施，该低真空泵或等价的泵定位于半导体设备中。在一个特定实施例中，可使用不同抽吸方法的组合。例如，低真空泵和低温泵可结合使用作为抽吸***708。当然，可以有其它变化、修改和替换。
在过程806中，三通阀714向抽吸***708打开。三通阀设计有输入开口和两个输出开口。阀可以被控制以将三通阀714的流向设置到输出开口之一。仅一个输出开口可在任何时间点打开。在一个特定实施例中，三通阀可以为气动或电控制的。在另一特定实施例中，三通阀714拥有来自气体管道710的输入开口并且具有耦合到半导体处理室700和抽吸***708的两个输出开口。当然，可以有其它变化、修改和替换。
在过程806中当三通阀714向抽吸***708打开时，在MFC 704和半导体处理室700之间累积的存在于气体管道710中的残留气体可以在气体流入室中之前被移除。在一个特定实施例中，三通阀714配置成允许气体管道710中的气流在过程808中被抽吸到抽吸***708，直到实现稳定的气流。在另一特定实施例中，气流在预定的气流时间段内变得稳定。时间量可利用测试经验性地确定并且将针对半导体处理***718中所使用的特定气体和部件而变化。通过在允许气体进入处理室之前抽吸气体管道710，可以通过移除存在于气体管道710中的残留量的气体来实现稳定的气流。这防止了在随后的沉积过程期间发生突发。在另一特定实施例中，可在气体管道710中放置监控装置来监控气体管道710中气体流动的量，以确保在沉积之前实现稳定的气流。当然，可以有其它变化、修改和替换。
一旦在过程808中实现了稳定的气流，三通阀714向半导体处理室700打开且在过程810中气体流到室700。这可以通过将三通阀714的流向设置到半导体处理室700而执行。在一个特定实施例中，气体是用于晶片上的层或膜的沉积的前驱。在另一特定实施例中，流动的气体是硅烷，且介电层如扩散阻挡被沉积。在另一特定实施例中，介电层或扩散阻挡可用于双大马士革过程中。在另一实施例中，三通阀714配置成允许气体管道710中的气流在气流变得稳定之后被送到半导体处理室700。当然，可以有其它变化、修改和替换。
图9为根据本发明的另一实施例的用于半导体处理室的气体管道设计的简化示例图。该图仅是实例，在此其不应过度地限制权利要求的范围。本领域的普通技术人员将理解许多变化、修改和替换。图9中所使用的部件中的很多类似于图7中所使用的那些，且这里将不在重复其描述。三通阀914在关闭阀906和最终阀912之间的气体管道910上实施。该配置还允许存在于气体管道910中的残留气体在沉积之前被抽吸并从***移除。最终阀912可进一步用作允许或防止气流进入处理室900的控制机构。当然，可以有其它变化、修改和替换。
图10为根据本发明的另一实施例的用于半导体处理室的气体管道设计的简化示例图。图10仅是实例，在此其不应过度地限制权利要求的范围。本领域的技术人员将理解许多变化、修改和替换。在半导体处理设备中，通常为了不同目的在半导体处理室内利用许多不同种类的气体。因此，还将有利的是开展能够容纳多个气体管道的气体管道设计，所述多个气体管道还防止在沉积过程中发生突发。图10中所使用的部件中的很多类似于图7中所用的那些，且这里将不在重复其描述。多个气源1002耦合到调节来自气源1002的气流的量的MFC 1004。气源1002不必以一对一连接映射来连接到MFC 1004。例如，气源1002之一可以连接到两个不同的MFC 1004以便为流动的气体提供不同的流容量。关闭阀1006***到气体管道1020上以防止或允许气流进一步地向半导体处理室1000前进。在另一特定实施例中，气体管道1020被并入在一个气体管道中接收来自MFC1004的气流的一个气体管道1010。单个气体管道1010连接到最终阀1012，该最终阀控制来自MFC 1004的气流。最终阀1012提供另外的流控制，由此通过气体管道1010的气体流动能通过关闭仅一个阀来停止，而不是必须关闭所有流动气体的关闭阀1006。三通阀1014***到最终阀1012和半导体处理室1000之间的气体管道1010上。抽吸***1008耦合到半导体处理室1000和三通阀1014。三通阀1014配置成允许气流被送到抽吸***或室，并初始地向抽吸***1008打开，所述抽吸***移除在MFC 1004和半导体处理室1000之间累积的任何残留气体。三通阀1014的流向被设置成将气流送到抽吸***1008直到气流变得稳定，这可在气流的预定时间段内发生。然后三通阀1014的流向可以改变以使气体流到半导体处理室1000。随着气流，在半导体处理室1000以及利用流到半导体处理室1000的气体所沉积的介电层中可以产生等离子体。这对于沉积过程允许实现稳定的气流而在沉积过程期间不发生突发。当然，可以有其它变化、修改和替换。
图11为根据本发明的一个实施例的比较中击穿电压对Q-时间的简化示例图表。该图仅是实例，在此其不应过度地限制权利要求的范围。本领域的普通技术人员将理解许多变化、修改和替换。存在数据点600、602以及604，示出突发发生的点，而数据点1100到1110示出当突发不发生时对于各种Q-时间的击穿电压。没有突发时对于数据点的击穿电压显著地高于突发发生时的那些。另外，过程之间较大量的时间也产生较低的击穿电压。数据点1100和1102显示了100伏以上的击穿电压，而具有8小时Q-时间的数据点1110拥有50伏以上的击穿电压。可以看出当在气体到半导体处理室的递送中不发生突发时实现了击穿电压的显著提高。在一个示例性实施例中，不发生突发的晶片的击穿电压增加达至少75％。当然，可以有其它变化、修改和替换。
图12为根据本发明的一个实施例的比较％累积失效对击穿电压的简化示例图表。图12仅是实例，在此其不应过度地限制权利要求的范围。本领域的普通技术人员将理解许多变化、修改和替换。数据组1202代表发生突发的一组晶片而数据组1204代表不发生突发的一组晶片。不发生突发的晶片对于类似的失效百分比显示出更高的击穿电压。例如，承受大约70伏的晶片显示出5％的累积失效百分比，而承受90到100伏之间的晶片显示出5％的类似累积失效百分。从该图表可以看出未显示出突发的晶片拥有较高的击穿电压。在一个示例性实施例中，不发生突发的晶片的击穿电压增加达至少75％。当然，可以有其它变化、修改和替换。
尽管已关于扩散阻挡层沉积过程具体讨论了特定实施例，这里描述的方法和装置也可应用于需要受控气流以及可发生突发、对晶片的性能或可靠性具有有害影响的其它半导体过程中。
还应当理解这里所描述的实例和实施例只用于说明的目的，并且据此的各种修改或变化将由本领域技术人员提出并包括在本申请的精神和范围以及所附权利要求的范围内。

Claims (21)

1.一种用于沉积介电层的装置，所述装置包括：
半导体处理室，配置成用于介电层沉积过程，所述半导体处理室与至少长度、宽度、高度以及体积相关联；
一个或多个气源，包含用于所述介电层沉积过程的一种或多种气体；
一个或多个气流控制器，耦合到所述一个或多个气源，所述一个或多个气流控制器配置成在半导体处理期间向所述半导体处理室提供一个或多个受控量的一个或多个气流；
一个或多个气体管道，耦合到所述一个或多个气流控制器以便接收来自所述一个或多个气流控制器的一个或多个气流；
抽吸***，耦合到所述半导体处理室，所述抽吸***配置成从所述半导体处理室或所述一个或多个气体管道移除一定量的气体；以及
三通阀，耦合到所述抽吸***和所述半导体处理室，所述三通阀配置成允许所述一个或多个气流被送到所述抽吸***或所述处理室。
2.权利要求1的装置，进一步包括***到所述一个或多个气体管道上的一个或多个关闭阀，所述一个或多个关闭阀配置成限制或允许所述一个或多个气流进一步通过所述一个或多个气体管道前进。
3.权利要求2的装置，并且进一步包括最终阀，***到所述一个或多个关闭阀和所述处理室之间以限制或允许所述一个或多个气流通过所述一个或多个气体管道。
4.权利要求3的装置，其中所述一个或多个气体管道在所述最终阀之前并入单个气体管道。
5.权利要求1的装置，其中所述一种或多种气体中的至少一个是硅烷。
6.权利要求1的装置，其中所述抽吸***包括从由低真空泵、低温泵和涡轮泵组成的组中选择的至少一个。
7.权利要求1的装置，其中所述介电层被用作阻挡层。
8.权利要求7的装置，其中所述阻挡层包括从由氮化硅(SiN)、碳化硅(SiC)、氮掺杂碳化物(NDC)和氧掺杂碳化物(ODC)组成的组中选择的至少一个。
9.权利要求1的装置，其中所述装置用于双大马士革结构的形成。
10.权利要求1的装置，其中所述一个或多个气体控制器为一个或多个质量流控制器(MFC)。
11.权利要求1的装置，其中所述三通阀配置成允许所述一个或多个气流被送到所述抽吸***直到所述一个或多个气流变得稳定。
12.权利要求11的装置，其中所述一个或多个气流在气流的预定时间段内变得稳定。
13.权利要求1的装置，其中所述三通阀配置成允许所述一个或多个气流在所述一个或多个气流变得稳定之后被送到所述半导体处理室。
14.权利要求1的装置，其中与在所述三通阀和所述半导体处理室之间的气体管道相关联的长度被最小化以减小保留在所述气体管道中的一定量的残留气体。
15.一种用于形成集成电路的方法，包括：
提供用于所述集成电路制造的半导体处理室；
提供一个或多个气源，所述一个或多个气源每个包含一定体积的气体；
使一种或多种气体流过一个或多个气体控制器，所述一个或多个气体控制器配置成通过至少气体管道向所述半导体处理室提供一定量的气流，所述气体管道耦合到所述半导体处理室；
将***到所述气体管道上的三通阀的流向设置成使所述一种或多种气体流向抽吸***；
将所述三通阀的流向从所述抽吸***改变到所述半导体处理室，使所述一种或多种气体流到所述处理室；
在所述半导体处理室中产生等离子体；以及
利用流到所述半导体处理室的一种或多种气体来沉积介电层。
16.权利要求15的方法，进一步包括打开***到一个或多个气体管道上的一个或多个关闭阀。
17.权利要求16的方法，其中最终阀***到在所述一个或多个关闭阀和所述半导体处理室之间的所述气体管道上，以限制或允许所述一种或多种气体流过所述一个或多个气体管道。
18.权利要求17的方法，其中所述一个或多个气体管道在最终阀之前并入所述气体管道。
19.权利要求15的方法，其中所述介电层包括从由氮化硅(SiN)、碳化硅(SiC)、氮掺杂碳化物(NDC)和氧掺杂碳化物(ODC)组成的组中选择的至少一个。
20.权利要求15的方法，其中所述一种或多种气体是硅烷。
21.一种用于形成集成电路的方法，所述方法包括：
提供用于制造集成电路的半导体处理室；
提供耦合到所述半导体处理室的一个或多个气体管道，所述一个或多个气体管道包括从先前沉积处理保留的一定量的残留气体；
提供分别包括一个或多个体积的一种或多种气体的一个或多个气源；
分别使所述一种或多种气体通过一个或多个气体控制器从所述一个或多个气源流到所述一个或多个气体管道，所述一个或多个气源耦合到所述一个或多个气体控制器以便调节从所述一个或多个气源流出的所述一种或多种气体；
将三通阀的流向设置到抽吸***，所述抽吸***接收来自所述一个或多个气源的所述一种或多种气体以及保留在所述一个或多个气体管道中的残留气体；
将所述三通阀的流向设置到所述半导体处理室，来自所述一个或多个气源的所述一种或多种气体流入到所述半导体处理室中；
在所述半导体处理室中产生等离子体；以及
利用流到所述半导体处理室的所述一种或多种气体来沉积介电层。
CNA2005101111318A 2005-12-05 2005-12-05 改善介电层过程形成的集成电路的击穿电压的方法和装置 Pending CN1978701A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNA2005101111318A CN1978701A (zh) 2005-12-05 2005-12-05 改善介电层过程形成的集成电路的击穿电压的方法和装置
US11/320,871 US20070128860A1 (en) 2005-12-05 2005-12-28 Method and apparatus for improving breakdown voltage of integrated circuits formed using a dielectric layer process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2005101111318A CN1978701A (zh) 2005-12-05 2005-12-05 改善介电层过程形成的集成电路的击穿电压的方法和装置

Publications (1)

Publication Number Publication Date
CN1978701A true CN1978701A (zh) 2007-06-13

Family

ID=38119345

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101111318A Pending CN1978701A (zh) 2005-12-05 2005-12-05 改善介电层过程形成的集成电路的击穿电压的方法和装置

Country Status (2)

Country Link
US (1) US20070128860A1 (zh)
CN (1) CN1978701A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102817014A (zh) * 2011-06-08 2012-12-12 无锡华润上华半导体有限公司 化学气相淀积装置中硅基气体的控制方法
CN115976470A (zh) * 2023-03-21 2023-04-18 南京大学 FeSe超导薄膜的制备方法、设备及FeSe超导薄膜

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760923B1 (ko) * 2006-08-30 2007-09-21 동부일렉트로닉스 주식회사 불소 확산 방지막을 구비한 반도체 장치 및 그 제조방법
EP2539917B1 (en) * 2010-02-26 2019-01-23 DH Technologies Development Pte. Ltd. Gas delivery system for mass spectrometer reaction and collision cells
DE102012210332A1 (de) * 2012-06-19 2013-12-19 Osram Opto Semiconductors Gmbh Ald-beschichtungsanlage

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638161B2 (en) * 2001-07-20 2009-12-29 Applied Materials, Inc. Method and apparatus for controlling dopant concentration during BPSG film deposition to reduce nitride consumption
US7296532B2 (en) * 2002-12-18 2007-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Bypass gas feed system and method to improve reactant gas flow and film deposition

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102817014A (zh) * 2011-06-08 2012-12-12 无锡华润上华半导体有限公司 化学气相淀积装置中硅基气体的控制方法
CN102817014B (zh) * 2011-06-08 2014-07-02 无锡华润上华科技有限公司 化学气相淀积装置中硅基气体的控制方法
CN115976470A (zh) * 2023-03-21 2023-04-18 南京大学 FeSe超导薄膜的制备方法、设备及FeSe超导薄膜

Also Published As

Publication number Publication date
US20070128860A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
US12006572B2 (en) Reactor system including a gas distribution assembly for use with activated species and method of using same
KR102291990B1 (ko) 텅스텐 육플루오르화물(wf6) 에치백을 이용하여 텅스텐 막을 증착하기 위한 방법
US8883637B2 (en) Systems and methods for controlling etch selectivity of various materials
TWI692034B (zh) 鈷回蝕
US10131986B2 (en) Method of forming metal film
US7238393B2 (en) Method of forming silicon carbide films
US20200350204A1 (en) Selective Deposition On Non-Metallic Surfaces
CN107863307B (zh) 用于减少在抽吸排气***中流出物积聚的***和方法
JP2012505530A (ja) 窒化シリコンの選択エッチング
US20080075888A1 (en) Reduction of hillocks prior to dielectric barrier deposition in cu damascene
WO2020096817A1 (en) Directional deposition in etch chamber
CN1978701A (zh) 改善介电层过程形成的集成电路的击穿电压的方法和装置
CN107460449B (zh) 用于增强填充物和减少衬底撞击的原子层沉积
CN111033699A (zh) 改良的金属接触定位结构
US9741584B1 (en) Densification of dielectric film using inductively coupled high density plasma
WO2018195423A1 (en) Structure with selective barrier layer
CN113169176A (zh) 用于3d nand应用的存储单元制造
US9870932B1 (en) Pressure purge etch method for etching complex 3-D structures
WO2015184362A1 (en) Protective via cap for improved interconnect performance
KR20210010659A (ko) 얇은 산화하프늄 막들 중의 도펀트 농도의 튜닝성
US10224235B2 (en) Systems and methods for creating airgap seals using atomic layer deposition and high density plasma chemical vapor deposition
TW202111870A (zh) 用於混成特徵金屬化之方法與設備
US20230072732A1 (en) Methods for etching structures with oxygen pulsing
US9368448B2 (en) Metal-containing films as dielectric capping barrier for advanced interconnects
US20240087955A1 (en) Integrated pvd tungsten liner and seamless cvd tungsten fill

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication