CN107460449B - 用于增强填充物和减少衬底撞击的原子层沉积 - Google Patents

用于增强填充物和减少衬底撞击的原子层沉积 Download PDF

Info

Publication number
CN107460449B
CN107460449B CN201710408151.4A CN201710408151A CN107460449B CN 107460449 B CN107460449 B CN 107460449B CN 201710408151 A CN201710408151 A CN 201710408151A CN 107460449 B CN107460449 B CN 107460449B
Authority
CN
China
Prior art keywords
dose
substrate
gas
intensity
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710408151.4A
Other languages
English (en)
Other versions
CN107460449A (zh
Inventor
乔舒亚·柯林斯
梁修
汉纳·巴姆诺尔克
卡皮尔·优曼什·萨瓦拉尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN107460449A publication Critical patent/CN107460449A/zh
Application granted granted Critical
Publication of CN107460449B publication Critical patent/CN107460449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及用于增强填充物和减少衬底撞击的原子层沉积。提供了一种用于沉积钨的方法，包括：在衬底处理室中布置包括氮化钛层的衬底，并且使用前体气体在衬底上进行钨的多阶段原子层沉积，所述前体气体包括氯化钨(WClx)气体，其中x是整数。执行包括在第一ALD阶段期间使用第一剂量强度的前体气体沉积钨，以及在第二ALD阶段期间使用第二剂量强度的前体气体沉积钨。第一剂量强度基于第一剂量浓度和第一剂量周期。第二剂量强度基于第二剂量浓度和第二剂量周期。第二剂量强度是第一剂量强度的1.5至10倍。

Description

用于增强填充物和减少衬底撞击的原子层沉积
技术领域
本公开涉及衬底处理***，更具体地涉及用于沉积钨的衬底处理***。
背景技术
这里提供的背景描述是为了一般地呈现本公开的背景的目的。在该背景技术部分以及在提交时不会以其他方式认为是现有技术的描述的方面中描述的程度上，目前署名的发明人的工作既不明确地也不隐含地被承认为针对本公开的现有技术。
在集成电路(IC)制造期间，制造晶体管，然后将晶体管连接在一起以执行期望的电路功能。连接过程通常称为“金属化”，并且通常使用图案化、蚀刻和沉积步骤进行。
钨(W)可用于在沟槽、通孔或触点中提供低电阻电连接。当沉积W时，氮化钛(TiN)通常用作W和下层之间的阻挡层。可以通过分子氢(H2)或硅烷(SiH4)还原六氟化钨(WF6)来沉积W。然而，氟基前体气体可能与某些工艺不相容。也可以使用无氟工艺来使用热原子层沉积(ALD)沉积W。然而，使用无氟前体气体的W的热ALD可能导致TiN阻挡层的蚀刻。
ALD是可以用于通过将处理室中的衬底顺序地暴露于吸附在衬底的表面上的前体气体来将W沉积在衬底上的循环工艺。清洗处理室，将处理室暴露于反应气体中以引起与吸附的前体的化学反应，然后再次清洗。重复该循环多次。热被用来促进所述反应。
当沉积W时，可以在W的热ALD沉积之前使用生长增强剂(例如BHx聚合物、SiHx……)。此外，W成核层可以由W前体的ALD与还原剂(例如SiH4、乙硼烷(B2H6)或锗烷(GeH4))形成。然而，生长增强剂和成核层易于增加W的电阻率。
发明内容
用于沉积钨的方法包括在衬底处理室中布置包括氮化钛层的衬底，并且使用包括氯化钨(WClx)(其中x是整数)气体的前体气体在衬底上进行钨的多阶段原子层沉积。执行包括在第一ALD阶段期间使用第一剂量强度的前体气体沉积钨，以及在第二ALD阶段期间使用第二剂量强度的前体气体沉积钨。第一剂量强度基于第一剂量浓度和第一剂量周期。第二剂量强度基于第二剂量浓度和第二剂量周期。第二剂量强度是第一剂量强度的1.5至10倍。
在其他特征中，第一ALD阶段包括：a)以第一剂量浓度将衬底暴露于前体气体持续第一剂量周期；b)在第一剂量周期后，清洗所述衬底处理室；c)将衬底暴露于反应气体中持续第一反应物周期；以及d)在所述第一反应物周期之后，清洗所述衬底处理室。第二ALD阶段包括：e)以第二剂量浓度将衬底暴露于前体气体持续第二剂量周期；f)在第二剂量周期后，清洗所述衬底处理室；g)将衬底暴露于反应气体中持续第二反应物周期；以及h)在所述第二反应物周期之后，清洗所述衬底处理室。
在其他特征中，重复a)至d)M次，其中M是大于1的整数，重复e)至h)Y次，其中Y是大于1的整数。
在其他特征中，该方法包括将衬底处理室中的处理温度设定在450℃至600℃的温度范围内。该方法包括将衬底处理室中的处理压力设定在1托至10托的压力范围内。
在一些特征中，反应气体包括选自由分子氢、乙硼烷、硅烷和锗烷所组成的组中的至少一种气体。第二剂量强度是第一剂量强度的2至5倍。在第一ALD阶段期间沉积的钨的第一厚度在
Figure GDA0002771848420000021
至
Figure GDA0002771848420000022
的范围内。在第二ALD阶段期间沉积的钨的第二厚度在
Figure GDA0002771848420000024
至
Figure GDA0002771848420000023
的范围内。
在其他特征中，在第二ALD阶段之后，该方法包括重复所述第一ALD阶段和所述第二ALD阶段。
在其他特征中，在第二ALD阶段之后，该方法包括分别以T个剂量强度执行T个阶段，其中T是大于零的整数。T个阶段中的第一个阶段具有比第二剂量强度更高的剂量强度，并且T个阶段中的其余阶段分别具有比所述T个阶段的先前的阶段更高的剂量强度。
具体而言，本发明的一些方面可以阐述如下：
1.一种用于沉积钨的方法，包括：
在衬底处理室中布置包括氮化钛层的衬底；
使用前体气体在所述衬底上执行钨的多阶段原子层沉积，所述前体气体包括氯化钨(WClx)气体，其中x是整数，并且其中所述执行包括：
在第一ALD阶段期间使用第一剂量强度的所述前体气体沉积钨；和
在第二ALD阶段期间使用第二剂量强度的所述前体气体沉积钨，
其中所述第一剂量强度基于第一剂量浓度和第一剂量周期，
其中所述第二剂量强度基于第二剂量浓度和第二剂量周期，以及
其中所述第二剂量强度是第一剂量强度的1.5至10倍。
2.根据条款1所述的方法，其中所述第一ALD阶段包括：
a)以所述第一剂量浓度将所述衬底暴露于所述前体气体中持续所述第一剂量周期；
b)在所述第一剂量周期后清洗所述衬底处理室；
c)将所述衬底暴露于反应气体中持续第一反应物周期；和
d)在所述第一反应物周期之后，清洗所述衬底处理室。
3.根据条款2所述的方法，其中所述第二ALD阶段包括：
e)以所述第二剂量浓度将所述衬底暴露于所述前体气体中持续所述第二剂量周期；
f)在所述第二剂量周期后清洗所述衬底处理室；
g)将所述衬底暴露于所述反应气体中持续第二反应物周期；和
h)在所述第二反应物周期之后，清洗所述衬底处理室。
4.根据条款3所述的方法，其中，重复a)至d)M次，其中M是大于1的整数。
5.根据条款4所述的方法，其中，重复e)至h)Y次，其中Y是大于1的整数。
6.根据条款1所述的方法，还包括将所述衬底处理室中的处理温度设定在450℃至600℃的温度范围内。
7.根据条款1所述的方法，还包括将所述衬底处理室中的处理压力设定在1托至10托的压力范围内。
8.根据条款1所述的方法，其中所述反应气体包括选自由分子氢、乙硼烷、硅烷和锗烷所组成的组中的至少一种气体。
9.根据条款1所述的方法，其中所述第二剂量强度是所述第一剂量强度的2至5倍。
10.根据条款1所述的方法，其中在所述第一ALD阶段期间沉积的所述钨的第一厚度在
Figure GDA0002771848420000042
至
Figure GDA0002771848420000041
的范围内。
11.根据条款1所述的方法，其中在所述第二ALD阶段期间沉积的所述钨的第二厚度在
Figure GDA0002771848420000043
至
Figure GDA0002771848420000044
的范围内。
12.根据条款1所述的方法，还包括：
在所述第二ALD阶段之后，重复所述第一ALD阶段和所述第二ALD阶段。
13.根据条款1所述的方法，还包括：
在所述第二ALD阶段之后，分别以T个剂量强度进行T个阶段，
其中T是大于零的整数，
其中所述T个阶段中的第一个阶段具有比所述第二剂量强度更高的剂量强度，
其中所述T个阶段中的其余阶段分别具有比所述T个阶段的先前的阶段更高的剂量强度。
14.一种用于沉积钨的方法，包括：
在衬底处理室中布置包括氮化钛层的衬底；
使用包括氯化钨(WClx)气体的前体气体和包括选自由分子氢、乙硼烷、硅烷和锗烷所组成的组中的至少一种气体的反应气体在所述衬底上执行钨的多阶段原子层沉积，其中x是整数；
其中所述执行包括：
在第一ALD阶段期间使用第一剂量强度的所述前体气体沉积钨；和
在第二ALD阶段期间使用第二剂量强度的所述前体气体沉积钨，
其中所述第一剂量强度基于第一剂量浓度和第一剂量周期，
其中所述第二剂量强度基于第二剂量浓度和第二剂量周期，以及
其中所述第二剂量强度是所述第一剂量强度的1.5至10倍。
15.根据条款14所述的方法，其中：
所述第一ALD阶段包括：
a)以所述第一剂量浓度将所述衬底暴露于所述前体气体持续第一剂量周期；
b)在所述第一剂量周期后，清洗所述衬底处理室；
c)将所述衬底暴露于反应气体中持续第一反应物周期；和
d)在所述第一反应物周期之后，清洗所述衬底处理室；和所述第二ALD阶段包括：
e)以所述第二剂量浓度将所述衬底暴露于所述前体气体持续第二剂量周期；
f)在所述第二剂量周期后，清洗所述衬底处理室；
g)将所述衬底暴露于所述反应气体中持续第二反应物周期；和
h)在所述第二反应物周期之后，清洗所述衬底处理室。
16.根据条款15所述的方法，其中：
重复a)至d)M次，其中M为大于1的整数，以及
重复e)至h)Y次，其中Y为大于1的整数。
17.根据条款14所述的方法，还包括：
将所述衬底处理室中的处理温度设定在450℃至600℃的温度范围内；和
将所述衬底处理室中的处理压力设定在1托至10托的压力范围内。
18.根据条款14所述的方法，其中所述第二剂量强度是所述第一剂量强度的2至5倍。
19.根据条款14所述的方法，其中：
在所述第一ALD阶段期间沉积的钨的第一厚度在
Figure GDA0002771848420000051
至
Figure GDA0002771848420000052
的范围内；和
在所述第二ALD阶段期间沉积的钨的第二厚度在
Figure GDA0002771848420000053
至
Figure GDA0002771848420000054
的范围内。
20.根据条款14所述的方法，还包括：
在所述第二ALD阶段之后，重复所述第一ALD阶段和所述第二ALD阶段。
21.根据条款14所述的方法，还包括：
在所述第二ALD阶段之后，分别以T个剂量强度进行T个阶段，
其中T是大于零的整数，
其中所述T个阶段中的第一阶段具有比所述第二剂量强度更高的剂量强度，
其中所述T个阶段中的其余阶段分别具有比所述T个阶段中的先前的阶段更高的剂量强度。
本公开的其它适用范围将从详细说明书、权利要求书和附图中变得显而易见。详细描述和具体实施例仅仅是为了说明的目的，并不意图限制本公开的范围。
附图说明
从详细描述和附图将更充分地理解本公开，其中：
图1-3是根据本公开的包含在TiN阻挡层上沉积的氮化钛(TiN)阻挡层和钨(W)层的衬底的示例的侧截面图；
图4是根据本公开的使用多阶段热ALD沉积W层的衬底处理***的示例的功能框图；
图5是示出根据本公开的使用多阶段热ALD沉积W层的方法的示例的流程图；
图6是示出根据本公开的在多阶段热ALD的第一阶段期间沉积W层的方法的示例的流程图；和
图7是示出根据本公开的在多阶段热ALD的第二阶段期间沉积W层的方法的示例的流程图。
在附图中，可以重复使用附图标记来标识相似和/或相同的元件。
具体实施方式
当沉积钨(W)时，TiN经常用作W和下面的衬底层之间的阻挡层。然而，在使用具有WClx作为前体气体和诸如分子氢(H2)的反应气体的热ALD处理的W沉积期间，在沉积期间可能发生氮化钛(TiN)和钨(W)的一些蚀刻。可以理解，应该最小化蚀刻以防止损坏TiN阻挡层。
在使用WClx作为前体气体和诸如H2的反应气体的热ALD期间，TiN和W蚀刻速率取决于几个因素。最重要的因素之一是WClx前体气体的剂量强度。如本文所用，剂量强度是指剂量浓度和剂量周期的乘积。对于常规热ALD处理，WClx前体的剂量强度在所有ALD循环中保持相同。在相对低的剂量强度下，发生低TiN蚀刻和很少或不发生W蚀刻。在较高的剂量强度下，发生高TiN蚀刻和一些W蚀刻。
根据本公开的用于沉积W的热ALD处理采用使用不同剂量强度的多个热ALD阶段。多阶段热ALD在第一阶段期间使用第一剂量强度，同时沉积第一预定厚度的W。在一些示例中，预定厚度在
Figure GDA0002771848420000073
到
Figure GDA0002771848420000074
的范围内。第一阶段期间的第一剂量强度导致较少的衬底损伤，但也限制了特征填充期间的沉积深度。例如，对于3D NAND字线结构，在衬底结构的顶部避免TiN蚀刻所需的剂量浓度通常不足以在衬底结构的底部提供足够的填充。其他示例性结构包括DRAM掩埋字线，但本文所述的方法可用于任何类型的衬底。因此，第一剂量强度被选择为相对较低以建立W并且在后续阶段期间至少保护衬底结构的上部。
在热ALD处理的第二阶段期间，剂量强度增大到第二剂量强度。较高的剂量强度使W更深地沉积到衬底结构中，而不会损坏衬底结构的上部，衬底结构的上部由在第一阶段中沉积的W保护。在一些示例中，在第二阶段期间的膜沉积具有
Figure GDA0002771848420000071
到
Figure GDA0002771848420000072
的范围内的厚度。
在诸如3D NAND字线之类的具有大的内表面区域的结构中，具有增大的剂量强度的附加热ALD阶段可用于一直填充到衬底结构的底部，而不会过度蚀刻TiN阻挡层。作为另外的益处，在用于填充衬底结构的底部的高浓度下，也会发生在衬底结构的顶部处沉积的W的一些蚀刻。蚀刻可以用于改善整体填充均匀性。
现在参考图1-3，衬底10包括沉积在一个或多个下层12上的氮化钛(TiN)阻挡层14。在图1中，用于沟槽、通孔、触点等的一个或多个特征17可以是被图案化并被限定在衬底10和TiN阻挡层14中。
在图2中，示出了在多阶段热ALD处理的第一阶段之后的衬底10。使用第一剂量强度进行沉积。钨(W)层18沉积在衬底10的结构的上部。钨层18有助于在多阶段热ALD处理的后续阶段期间保护TiN阻挡层14。在图3中，示出了使用大于第一剂量强度的第二剂量强度进行多阶段热ALD的第二阶段之后的衬底10。
现在参考图4，示出了用于使用多阶段热ALD沉积W层的衬底处理***50。虽然示出了特定的衬底处理***，但是也可以使用其他的衬底处理***。衬底处理***50包括室62。气体分配装置或喷头64位于室62中。喷头64限定接收处理气体的气室68。喷头64包括面板72，面板72包括间隔开的通孔76。处理气体流入气室68并通过面板72，面板72相对于衬底80均匀地分配处理气体。衬底80布置在位于喷头64下方的衬底支撑件84上。衬底支撑件84可以包括静电卡盘(ESC)、基座或任何其它合适的衬底支撑件。
气体输送***90包括气体源92-1,92-2，...和92-P(统称为气体源92)，其中P是大于1的整数。阀94-1和...和92-P(统称为阀94)和质量流量控制器(MFC)96-1和...以及96-P(统称为MFC 96)分别控制来自气体源92-1,92-2，...和92-P的气体的输送。MFC 96的输出被输入到歧管98，歧管98向喷头64提供处理气体。
诸如温度传感器和/或压力传感器的传感器102被布置在处理室62中以向控制器104提供温度和/或压力反馈信号。一个或多个加热器106可以用于加热处理室62、衬底支撑件84和/或喷头64的表面。例如，电阻加热器、循环冷却剂流体的流体通道、热电装置等可用于控制处理温度。可以使用可选的阀110和泵114(例如涡轮分子泵)来从处理室62排出反应物和/或控制处理室62内的压力。控制器104与传感器102通信并控制加热器106、气体输送***90、阀110和泵114，如下所述。
现在参考图5，示出了使用多阶段热ALD处理沉积W层的方法120。在122处，在处理室中布置有包括布置在一个或多个下层上的氮化钛(TiN)层的衬底。在124，室温和压力被设定为预定的温度和压力范围。在一些示例中，室温度设定在450℃至600℃的范围内。在一些示例中，室压力设定在1托至10托的压力范围内。在一些示例中，室压力设定为5托的压力。
在126处，执行多阶段热ALD处理的第一阶段。在第一阶段期间，使用热ALD以第一剂量强度、以第一预定数量的ALD循环沉积W。在130，执行多阶段热ALD处理的第二阶段。在第二阶段期间，使用热ALD以第二剂量强度(大于第一剂量强度)、以第二预定数量的ALD循环沉积W。在134，该方法确定是否应该重复该工艺。或者，可以在130之后使用连续更高剂量强度来执行附加阶段，而不是重复第一和第二剂量强度。如果134为真，则该方法返回到126。如果134为假，则该方法结束。
现在参考图6，示出了用于在多阶段热ALD的第一阶段期间沉积W层的方法160。在164处，N设置为等于1。在174处，衬底以第一剂量浓度暴露于前体气体持续第一剂量周期。在一些示例中，前体气体包括WClx或WClx反应物的混合物(其中x是诸如2,4,5,6……等整数)。在一些示例中，前体气体包括WCl5或WCL6，但是可以使用其它前体。在第一剂量周期后，在178处，排空或清洗处理室。在一些示例中，使用诸如氩(Ar)气或其他稀有气体的惰性气体清洗处理室。在其它示例中，使用分子氮(N2)气体清洗处理室。
在182处，将衬底暴露于反应气体持续第一反应物周期。在一些示例中，反应气体包括选自由分子氢(H2)、硅烷(SiH4)、乙硼烷(B2H6)和锗烷(GeH4)所组成的组中的至少一种气体。在一些示例中，使用H2作为反应气体。在一些示例中，使用气体的组合。仅作为示例，可以使用H2和SiH4的组合。在一些示例中，反应气体被氩(Ar)或稀有气体稀释。在第一反应物周期之后，在182处，排空或清洗处理室。在190，该方法确定N是否等于M(其中M等于期望的ALD循环数)。如果190为假，则该方法在194继续，并且设置N＝N+1。当190为真，则该方法结束。
现在参考图7，示出了用于在多阶段热ALD的第二阶段期间沉积W层的方法200。在204，X设置为等于1。在208，衬底以第二剂量浓度暴露于前体气体持续第二剂量周期。在一些示例中，前体气体包括WClx或WClx反应物的混合物(其中x是诸如2,4,5,6……等的整数)。在一些示例中，前体气体包括WCl5或WCL6，但可以使用其它前体。虽然在第二阶段(固然在不同的剂量强度下)可以提供相同类型的前体气体，但是对于第二阶段，前体气体混合物也可以是不同的。
在第二剂量周期之后，在212处，处理室被排空或清洗。在216处，衬底暴露于反应气体中持续第二反应物周期。在一些示例中，反应气体包括选自由分子氢(H2)、硅烷(SiH4)、乙硼烷(B2H6)和锗烷(GeH4)所组成的组中的至少一种气体。在一些示例中，使用H2作为反应气体。在一些示例中，使用气体的组合。例如，可以使用H2和SiH4的组合。在一些示例中，反应气体被氩(Ar)或稀有气体稀释。虽然在第二阶段可以提供相同的反应气体混合物，但是对于第二阶段，反应气体混合物也可以不同。
在第二反应物周期之后，在220处，处理室被排空或清除。在224，该方法确定X是否等于Y(其中Y等于第二阶段的期望的ALD循环数)。如果224为假，则该方法在228继续并且设置X＝X+1。当224为真时，该方法结束。
在一些示例中，第二(或后续)阶段的第二(和随后)剂量强度为第一(或之前)剂量强度的1.5至10倍。在其他示例中，第二(或后续)阶段的第二(和随后)剂量强度是第一(或之前)剂量强度的2至5倍。
在一些示例中，在第一阶段期间，WClx前体气体(例如WCl5或上述任何其它示例)的剂量浓度为0.1％至5％之间，且第一剂量周期为0.05秒至2秒范围内。在一些示例中，前体气体由氩气(Ar)、稀有气体、分子氮等稀释。在一些示例中，在第一阶段期间，WClx前体气体的第一剂量浓度为0.1％至5％之间，且剂量周期在0.05秒到2秒的范围内。例如，在第一阶段期间，WClx的剂量浓度可为0.3％持续0.3秒，在第二阶段期间为0.5％持续0.5秒。
在其他示例中，第一阶段期间的WClx前体气体(例如WCl6或上述任何其它示例)的剂量浓度为0.1％至1％之间，且第一剂量周期为0.05秒至1秒的范围内。
前面的描述在本质上仅仅是说明性的并且不意在以任何方式限制本公开、其应用或用途。本公开的广泛教导可以以各种形式来实现。因此，虽然本公开包括特定的实施例，但本公开的真实范围不应被如此限制，因为一旦研究附图、说明书和以下权利要求，其它的修改方案就会变得清楚。应当理解的是，方法中的一个或多个步骤可以以不同的顺序(或同时)进行，而不会改变本公开的原理。此外，虽然各实施方式在上面描述为具有某些特征，但相对于本公开的任何实施方式所描述的这些特征中的任何一个或多个可以在任何其它实施方式中实现和/或结合任何其它实施方式中的特征，即使这种结合未明确说明也如此。换言之，所描述的实施方式不是相互排斥的，并且一个或多个实施方式相互的更换方案保持在本公开的范围内。
在元件之间(例如，在模块、电路元件、半导体层等等之间)的空间和功能关系使用各种术语描述，这些术语包括“连接”、“接合”、“耦合”、“相邻”、“紧接”、“在……顶部”、“在……上面”、“在……下面”和“被设置”。除非明确地描述为“直接”，否则当第一和第二元件之间的关系在上述公开内容中描述时，这种关系可以是直接的关系，其中没有其它中间元件存在于第一和第二元件之间，但也可以是间接的关系，其中一个或多个中间元件(或者在空间上或功能上)存在于第一和第二元件之间。如本文所用的，短语“A、B和C中的至少一个”应当解释为意味着使用非排他逻辑“或”的逻辑(A或B或C)，并且不应当被解释为是指“至少一个A，至少一个B，和至少一个C”。
在一些实现方式中，控制器是***的一部分，该***可以是上述示例的一部分。这种***可以包括半导体处理设备，其包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台和/或具体的处理组件(晶片基座、气体流***等)。这些***可以与用于控制它们在处理半导体晶片或衬底之前、期间和之后的操作的电子器件一体化。电子器件可以称为“控制器”，该控制器可以控制一个或多个***的各种元件或子部件。根据处理要求和/或***的类型，控制器可以被编程以控制本文公开的任何工艺，包括控制工艺气体的输送、温度设置(例如，加热和/或冷却)、压强设置、真空设置、功率设置、射频(RF)发生器设置、RF匹配电路设置、频率设置、流率设置、流体输送设置、位置和操作设置、出入工具和其它传送工具和/或连接到特定***或与特定***交互的负载锁的晶片传送。
宽泛地讲，控制器可以被定义为接收指令、发布指令、控制操作、启用清洁操作、启用端点测量等等的具有各种集成电路、逻辑、存储器和/或软件的电子器件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片和/或一个或多个微处理器或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置(或程序文件)的形式传送到控制器的指令，该设置定义用于在半导体晶片或***上或针对半导体晶片或***执行特定过程的操作参数。在一些实施方式中，操作参数可以是由工艺工程师定义的用于在制备晶片的一个或多个层、材料、金属、氧化物、硅、氧化硅、表面、电路和/或管芯期间完成一个或多个处理步骤的配方的一部分。
在一些实现方式中，控制器可以是与***集成、耦合或者说是通过网络连接***或它们的组合的计算机的一部分或者与该计算机耦合。例如，控制器可以在“云”中或者是fab主机***的全部或一部分，其可以允许远程访问晶片处理。计算机可以启用对***的远程访问以监测制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的工艺。在一些示例中，远程计算机(例如，服务器)可以通过网络给***提供工艺配方，网络可以包括本地网络或互联网。远程计算机可以包括能够输入或编程参数和/或设置的用户界面，该参数和/或设置然后从远程计算机传送到***。在一些示例中，控制器接收数据形式的指令，该指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，参数可以针对将要执行的工艺类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而分布，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的工艺和控制)工作。用于这些目的的分布式控制器的示例可以是与结合以控制室上的工艺的一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的室上的一个或多个集成电路。
在非限制性的条件下，示例性***可以包括等离子体蚀刻室或模块、沉积室或模块、旋转清洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶片的制备和/或制造中可以关联上或使用的任何其它的半导体处理***。
如上所述，根据工具将要执行的一个或多个工艺步骤，控制器可以与一个或多个其它的工具电路或模块、其它工具组件、群集工具、其它工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者在将晶片的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具通信。

Claims (14)

1.一种用于沉积钨的方法，包括：
在衬底处理室中布置包括氮化钛层的衬底；
使用前体气体在所述衬底上执行钨的多阶段原子层沉积，所述前体气体包括氯化钨(WClx)气体，其中x是整数，并且其中所述执行包括：
在第一ALD阶段期间使用第一剂量强度的所述前体气体连续M次沉积钨，所述第一剂量强度包括范围在0.1％和5％之间的所述前体气体的第一剂量浓度和范围在0.05秒和2秒之间的剂量周期中的至少一个，其中M大于1；
在第二ALD阶段期间使用第二剂量强度的所述前体气体连续Y次沉积钨，其中Y大于1，
在第三ALD阶段期间使用第三剂量强度的所述前体气体沉积钨；
其中所述第一剂量强度是第一剂量浓度和第一剂量周期的乘积，
其中所述第二剂量强度是第二剂量浓度和第二剂量周期的乘积，
其中所述第二剂量强度是第一剂量强度的1.5至10倍，以及
其中所述第三ALD阶段具有比所述第二剂量强度大的剂量强度。
2.根据权利要求1所述的方法，其中所述第一ALD阶段包括：
a)以所述第一剂量浓度将所述衬底暴露于所述前体气体中持续所述第一剂量周期；
b)在所述第一剂量周期后清洗所述衬底处理室；
c)将所述衬底暴露于反应气体中持续第一反应物周期；和
d)在所述第一反应物周期之后，清洗所述衬底处理室。
3.根据权利要求2所述的方法，其中所述第二ALD阶段包括：
e)以所述第二剂量浓度将所述衬底暴露于所述前体气体中持续所述第二剂量周期；
f)在所述第二剂量周期后清洗所述衬底处理室；
g)将所述衬底暴露于所述反应气体中持续第二反应物周期；和
h)在所述第二反应物周期之后，清洗所述衬底处理室。
4.根据权利要求1所述的方法，还包括将所述衬底处理室中的处理温度设定在450℃至600℃的温度范围内。
5.根据权利要求1所述的方法，还包括将所述衬底处理室中的处理压力设定在1托至10托的压力范围内。
6.根据权利要求2所述的方法，其中所述反应气体包括选自由分子氢、乙硼烷、硅烷和锗烷所组成的组中的至少一种气体。
7.根据权利要求1所述的方法，其中所述第二剂量强度是所述第一剂量强度的2至5倍。
8.根据权利要求1所述的方法，其中在所述第一ALD阶段期间沉积的所述钨的第一厚度在
Figure FDA0002771848410000021
至
Figure FDA0002771848410000022
的范围内。
9.根据权利要求1所述的方法，其中在所述第二ALD阶段期间沉积的所述钨的第二厚度在
Figure FDA0002771848410000023
至
Figure FDA0002771848410000024
的范围内。
10.一种用于沉积钨的方法，包括：
在衬底处理室中布置包括氮化钛层的衬底；
使用包括氯化钨(WClx)气体的前体气体和包括选自由分子氢、乙硼烷、硅烷和锗烷所组成的组中的至少一种气体的反应气体在所述衬底上执行钨的多阶段原子层沉积，其中x是整数；
其中所述执行包括：
在第一ALD阶段期间使用第一剂量强度的所述前体气体连续M次沉积钨，所述第一剂量强度包括范围在0.1％和5％之间的所述前体气体的第一剂量浓度和范围在0.05秒和2秒之间的剂量周期中的至少一个，其中M大于1；
在第二ALD阶段期间使用第二剂量强度的所述前体气体连续Y次沉积钨，其中Y大于1，
在所述第二ALD阶段之后，执行第三ALD阶段；
其中所述第一剂量强度是第一剂量浓度和第一剂量周期的乘积，
其中所述第二剂量强度是第二剂量浓度和第二剂量周期的乘积，以及
其中所述第二剂量强度是所述第一剂量强度的1.5至10倍，以及
其中所述第三ALD阶段具有比所述第二剂量强度大的剂量强度。
11.根据权利要求10所述的方法，其中：
所述第一ALD阶段包括：
a)以所述第一剂量浓度将所述衬底暴露于所述前体气体持续第一剂量周期；
b)在所述第一剂量周期后，清洗所述衬底处理室；
c)将所述衬底暴露于所述反应气体中持续第一反应物周期；和
d)在所述第一反应物周期之后，清洗所述衬底处理室；和
所述第二ALD阶段包括：
e)以所述第二剂量浓度将所述衬底暴露于所述前体气体持续第二剂量周期；
f)在所述第二剂量周期后，清洗所述衬底处理室；
g)将所述衬底暴露于所述反应气体中持续第二反应物周期；和
h)在所述第二反应物周期之后，清洗所述衬底处理室。
12.根据权利要求10所述的方法，还包括：
将所述衬底处理室中的处理温度设定在450℃至600℃的温度范围内；和
将所述衬底处理室中的处理压力设定在1托至10托的压力范围内。
13.根据权利要求10所述的方法，其中所述第二剂量强度是所述第一剂量强度的2至5倍。
14.根据权利要求10所述的方法，其中：
在所述第一ALD阶段期间沉积的钨的第一厚度在
Figure FDA0002771848410000041
至
Figure FDA0002771848410000042
的范围内；和
在所述第二ALD阶段期间沉积的钨的第二厚度在
Figure FDA0002771848410000043
至
Figure FDA0002771848410000044
的范围内。
CN201710408151.4A 2016-06-02 2017-06-02 用于增强填充物和减少衬底撞击的原子层沉积 Active CN107460449B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/171,187 2016-06-02
US15/171,187 US10214807B2 (en) 2016-06-02 2016-06-02 Atomic layer deposition of tungsten for enhanced fill and reduced substrate attack

Publications (2)

Publication Number Publication Date
CN107460449A CN107460449A (zh) 2017-12-12
CN107460449B true CN107460449B (zh) 2021-03-12

Family

ID=60483034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710408151.4A Active CN107460449B (zh) 2016-06-02 2017-06-02 用于增强填充物和减少衬底撞击的原子层沉积

Country Status (4)

Country Link
US (2) US10214807B2 (zh)
KR (1) KR102410092B1 (zh)
CN (1) CN107460449B (zh)
TW (1) TW201819664A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6710089B2 (ja) * 2016-04-04 2020-06-17 東京エレクトロン株式会社 タングステン膜の成膜方法
US10214807B2 (en) * 2016-06-02 2019-02-26 Lam Research Corporation Atomic layer deposition of tungsten for enhanced fill and reduced substrate attack
JP6751631B2 (ja) * 2016-09-13 2020-09-09 東京エレクトロン株式会社 基板の凹部をタングステンで充填する方法
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
KR102504958B1 (ko) 2018-04-02 2023-03-03 삼성전자주식회사 박막 증착 방법 및 박막 증착 장치
TW202030859A (zh) 2018-10-26 2020-08-16 美商蘭姆研究公司 三端子記憶體元件的自對準垂直集成
CN116970925A (zh) 2019-01-28 2023-10-31 朗姆研究公司 金属膜的沉积

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213320A (zh) * 2005-07-01 2008-07-02 东京毅力科创株式会社 钨膜的形成方法、成膜装置、存储介质和半导体装置
CN102082119A (zh) * 2010-11-16 2011-06-01 复旦大学 一种选择性淀积钨接触孔或通孔的方法
CN103132046A (zh) * 2011-11-25 2013-06-05 东京毅力科创株式会社 钨膜的成膜方法
TWI428469B (zh) * 2005-01-19 2014-03-01 Applied Materials Inc 用以使用原子層沉積技術沉積鎢層之方法
WO2015080058A1 (ja) * 2013-11-27 2015-06-04 東京エレクトロン株式会社 タングステン膜の成膜方法
CN105097446A (zh) * 2014-05-09 2015-11-25 朗姆研究公司 使用氯化钨前体制备钨和氮化钨薄膜的方法
CN105448693A (zh) * 2014-09-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 钨电极的形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5729911B2 (ja) * 2010-03-11 2015-06-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ タングステン膜の製造方法およびタングステン膜を堆積させる装置
TWI602283B (zh) * 2012-03-27 2017-10-11 諾發系統有限公司 鎢特徵部塡充
US9546419B2 (en) * 2012-11-26 2017-01-17 Applied Materials, Inc. Method of reducing tungsten film roughness and resistivity
JP6494940B2 (ja) * 2013-07-25 2019-04-03 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 異なるサイズのフィーチャへのボイドフリータングステン充填
US20150348840A1 (en) * 2014-05-31 2015-12-03 Lam Research Corporation Methods of filling high aspect ratio features with fluorine free tungsten
JP6416679B2 (ja) * 2015-03-27 2018-10-31 東京エレクトロン株式会社 タングステン膜の成膜方法
JP6478813B2 (ja) * 2015-05-28 2019-03-06 東京エレクトロン株式会社 金属膜の成膜方法
US10214807B2 (en) * 2016-06-02 2019-02-26 Lam Research Corporation Atomic layer deposition of tungsten for enhanced fill and reduced substrate attack

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI428469B (zh) * 2005-01-19 2014-03-01 Applied Materials Inc 用以使用原子層沉積技術沉積鎢層之方法
CN101213320A (zh) * 2005-07-01 2008-07-02 东京毅力科创株式会社 钨膜的形成方法、成膜装置、存储介质和半导体装置
CN102082119A (zh) * 2010-11-16 2011-06-01 复旦大学 一种选择性淀积钨接触孔或通孔的方法
CN103132046A (zh) * 2011-11-25 2013-06-05 东京毅力科创株式会社 钨膜的成膜方法
WO2015080058A1 (ja) * 2013-11-27 2015-06-04 東京エレクトロン株式会社 タングステン膜の成膜方法
CN105097446A (zh) * 2014-05-09 2015-11-25 朗姆研究公司 使用氯化钨前体制备钨和氮化钨薄膜的方法
CN105448693A (zh) * 2014-09-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 钨电极的形成方法

Also Published As

Publication number Publication date
US11225712B2 (en) 2022-01-18
US20170350008A1 (en) 2017-12-07
KR20170136982A (ko) 2017-12-12
US20190185992A1 (en) 2019-06-20
TW201819664A (zh) 2018-06-01
CN107460449A (zh) 2017-12-12
US10214807B2 (en) 2019-02-26
KR102410092B1 (ko) 2022-06-16

Similar Documents

Publication Publication Date Title
CN107460449B (zh) 用于增强填充物和减少衬底撞击的原子层沉积
KR102609125B1 (ko) 리모트 플라즈마 프로세스를 위한 챔버 컨디셔닝
US20210140043A1 (en) Deposition of pure metal films
US9520295B2 (en) Metal doping of amorphous carbon and silicon films used as hardmasks in substrate processing systems
US9589835B2 (en) Method for forming tungsten film having low resistivity, low roughness and high reflectivity
KR102632800B1 (ko) 금속 옥사이드를 환원시키고 제거함으로써 저 저항률 금속 콘택트들 및 상호접속부들을 형성하는 시스템들 및 방법들
US20220205096A1 (en) Dielectric gapfill using atomic layer deposition (ald), inhibitor plasma and etching
CN113169056A (zh) 用于钨的钼模板
KR20170128123A (ko) 코발트에 대한 망간 배리어 층 및 접착 층
CN107045999B (zh) 使用ald和高密度等离子体cvd形成气隙密封件的***和方法
US20240084443A1 (en) Systems and methods for homogenous intermixing of precursors in alloy atomic layer deposition
CN112335016A (zh) 高深宽比结构的有效率的清洁和蚀刻
WO2019190795A1 (en) Intermediate layer for metal interconnect layer
KR20160130709A (ko) 금속 확산 배리어층으로서 비정질 탄소의 매우 선택적인 증착
KR102510611B1 (ko) 저 압축 응력, 고 막 (film) 안정성 및 저 수축성을 가진 두꺼운 테트라에틸 오르토실리케이트 막을 고 증착 레이트로 증착하기 위한 방법
KR102678471B1 (ko) 저 불소 함량을 가진 텅스텐 막들
WO2023038905A1 (en) Process gas ramp during semiconductor processing
WO2023211927A1 (en) Metal silicide contact formation
KR20210050583A (ko) 막 불안정성을 최소화하기 위한 듀얼 주파수 실란-기반 실리콘 다이옥사이드 증착
KR20160140458A (ko) 저 불소 함량을 가진 텅스텐 막들

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant