CN1960461A - 包括显示同步信号生成装置的视频信号接收器及控制方法 - Google Patents

包括显示同步信号生成装置的视频信号接收器及控制方法 Download PDF

Info

Publication number
CN1960461A
CN1960461A CNA2006101005760A CN200610100576A CN1960461A CN 1960461 A CN1960461 A CN 1960461A CN A2006101005760 A CNA2006101005760 A CN A2006101005760A CN 200610100576 A CN200610100576 A CN 200610100576A CN 1960461 A CN1960461 A CN 1960461A
Authority
CN
China
Prior art keywords
signal
output
synchronizing signal
frequency
input field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101005760A
Other languages
English (en)
Other versions
CN100456822C (zh
Inventor
金炳辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1960461A publication Critical patent/CN1960461A/zh
Application granted granted Critical
Publication of CN100456822C publication Critical patent/CN100456822C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

一种包括显示同步信号生成装置的视频信号接收器及其控制方法。该视频信号接收器包括：视频处理器，用于将输入的模拟视频信号转换为数字信号；显示处理器，用于利用输出分辨率按比例缩放视频处理器转换的视频信号；显示单元，用于显示由显示处理器按比例缩放的视频信号；检测单元，用于检测模拟视频信号的输入场同步信号和输出场同步信号是否匹配；PLL，用于根据检测单元的检测结果调整像素时钟；时序生成单元，用于通过利用由PLL调整的像素时钟生成输出行同步信号和输出场同步信号，并将生成的输出行同步信号和输出场同步信号提供给显示处理器和检测单元。因此，即使输入帧率和输出帧率不一致时，也能防止屏幕的抖动和定格。

Description

包括显示同步信号生成装置的视频信号接收器及控制方法
                           技术领域
本发明涉及一种包括显示同步信号生成装置的视频信号接收器及其控制方法。更具体地说，本发明涉及一种视频接收器及其控制方法，即使当输入帧率和输出帧率不一致时，该视频接收器也能防止屏幕抖动和定格。
                           背景技术
模拟视频信号接收器可接收的模拟视频信号通常包括CVBS(复合视频突发同步)、S-视频信号、以及分量信号。
可以通过包括在模拟视频信号接收器中的调谐器接收CVBS或通过VCR(盒式录像机)连接终端输入CVBS。
可以通过与能够输出S-视频的S-VHS(家用视频***)、VCR、或DVD(数字多功能盘)相连接的终端将S-视频信号输入到模拟视频信号接收器中。所述S-视频信号包括亮度信号Y和色度信号C。
分量信号可以为RGB(红、绿、蓝)信号。可选地，分量信号可以为Y/Pb/Pr/或Y/Cb/Cr形式。可以通过与诸如计算机的装置相连接的终端将分量信号输入到模拟视频信号接收器中。
模拟视频信号可以具有根据外部环境变化的行频和场频。例如，通过记录方法或走带机构速度，VCR的行频和场频在多个精确级上有这种变化。
然而，用于模拟视频信号接收器的显示像素时钟的频率是固定的。该显示像素时钟在适合显示面板的时间输出接收的视频信号。
因此，通过设置场模式(vertical mode)或行模式(horizontal mode)，在模拟视频信号接收器上显示的视频信号的行频和场频是可以变化的。场模式可以被定义为每帧的行总数，行模式可以被定义为每帧的像素总数。
模拟视频信号接收器具有固定频率的显示像素时钟，当输入的视频信号的行频和场频变化时，可能造成输入帧率和输出帧率之间的不同。
根据相关技术，当输入帧率比输出帧率快时，通过重复图像实现比显示器短的图像，这样就造成了屏幕抖动。
在相关技术中，当输入帧率比输出帧率慢时，通过跳过图像来处理将被显示的残留图像，这样就造成了屏幕定格。
因此，需要一种提供视频信号接收器的改进的***和方法来防止屏幕抖动和定格。
                           发明内容
本发明示例性实施例的一方面在于至少解决现有技术的上述问题和/或缺点，并且至少提供下面所描述的优点。本发明示例性实施例的一方面在于提供一种包括显示同步信号生成装置的视频信号接收器及其控制方法，即使当输入帧率和输出帧率不一致时，通过链接输出场同步信号和输入场同步信号，该视频信号接收器也能够防止屏幕的抖动和定格。
为了实现本发明示例性实施例的上述方面，提供一种视频信号接收器，包括：视频处理器，将输入的模拟视频信号转换为数字信号；显示处理器，利用输出分辨率按比例缩放在视频处理器转换的视频信号；显示单元，显示由显示处理器按比例缩放的视频信号；检测单元，检测模拟视频信号的输入场同步信号(In V-sync)和输出场同步信号(Out V-sync)是否匹配；PLL(锁相环)，根据检测单元的检测结果调整像素时钟；时序生成单元，通过利用由PLL调整的像素时钟生成输出行同步信号和输出场同步信号，并将生成的输出行同步信号和输出场同步信号提供给显示处理器和检测单元。
当输入场同步信号位于预置在输出场同步信号的每一周期中的预定部分之内时，检测单元确定输入场同步信号和输出场同步信号匹配并将第一控制信号提供给PLL以保持当前像素时钟。当输入场同步信号位于预置在输出场同步信号的每一周期中的预定部分之外时，检测单元确定输入场同步信号和输出场同步信号不匹配，并将用于增加像素时钟频率的第二控制信号和用于减小像素时钟频率的第三控制信号中的一个提供给PLL。
检测单元包括：计数器，对输出场同步信号(Out V-sync)边沿之间的部分中的输出行同步信号(Out H-sync)计数；锁存器，每当检测到输入场同步信号(In V-sync)的边沿时，确认输出行同步信号(Out H-sync)的计数值，并计算输入场同步信号(In V-sync)的位置；以及比较单元，用于对预置在输出场同步信号(Out V-sync)的一个周期中的预定部分的位置和输入场同步信号(In V-sync)的位置进行比较。当输入场同步信号位于该部分之内时，比较单元输出第一控制信号，当输入场同步信号位于该部分之前时，比较单元输出第二控制信号，当输入场同步信号位于该部分之后时，比较单元输出第三控制信号。
PLL包括：前置缩放器、相位检测器、环路滤波器、VCO(电压控制振荡器)、主缩放器、和后置缩放器。前置缩放器利用预定的第一缩放比例系数按比例缩放输入的基本时钟。相位检测器检测由前置缩放器按比例缩放的基本时钟和预定的反馈频率之间的相位差。环路滤波器利用由相位检测器检测的相位差的被限定的频率成分输出控制电压。VCO相应于由环路滤波器输出的控制电压使频率振荡。主缩放器通过利用主缩放比例系数按比例缩放从VCO输出的振荡频率生成反馈频率，并将生成的反馈频率提供给相位检测器。后置缩放器利用预定的第二缩放比例系数按比例缩放从VCO输出的振荡频率并生成像素时钟。当从检测单元接收到第一控制信号时，主缩放器保持主缩放比例系数，当从检测单元接收到第二控制信号时，主缩放器根据预定量增加主缩放比例系数，以及当从检测单元接收到第三控制信号时，主缩放器根据预定量减小主缩放比例系数。
时序生成单元包括：第一划分器、行同步信号生成单元、第二划分器、场同步信号生成单元。第一划分器通过将像素时钟划分为行总像素数生成行频。行同步信号生成单元根据由第一划分器生成的行频生成输出行同步信号。第二划分器通过将行同步信号生成单元生成的行频划分为场总行数生成场频。场同步信号生成单元根据由第二划分器提供的场频生成输出场同步信号。
根据本发明示例性实施例，显示同步信号生成装置和视频信号接收器相连接。该显示同步信号生成装置包括：检测单元、PLL(锁相环)、和时序生成单元。检测单元检测输入到视频信号接收器中的广播信号的输入场同步信号和输出场同步信号是否匹配。PLL根据检测单元的检测结果调整像素时钟。时序生成单元通过利用由PLL调整的像素时钟生成输出行同步信号和输出场同步信号，并将生成的输出行同步信号和输出场同步信号提供给视频信号接收器和检测单元。
当输入场同步信号位于预置在输出场同步信号的每一周期中的预定部分之内时，检测单元确定输入场同步信号和输出场同步信号匹配并将第一控制信号提供给PLL以保持当前像素时钟，当输入场同步信号位于预置在输出场同步信号的每一周期中的预定部分之外时，检测单元确定输入场同步信号和输出场同步信号不匹配，并将用于增加像素时钟的第二控制信号和用于减小像素时钟的第三控制信号中的一个提供给PLL。
检测单元包括：计数器、锁存器、和比较单元。计数器对输出场同步信号(Out V-sync)边沿间的部分中的输出行同步信号(Out H-sync)计数。每当检测到输入场同步信号(In V-sync)的边沿时，锁存器确认输出行同步信号(OutH-sync)的计数值，并计算输入场同步信号(In V-sync)的位置。比较单元对预置在输出场同步信号(Out V-sync)的一个周期中的预定部分的位置和输入场同步信号的位置进行比较，当输入场同步信号位于该部分之内时，输出第一控制信号，当输入场同步信号位于该部分之前时输出第二控制信号，当输入场同步信号位于该部分之后时输出第三控制信号。
PLL包括前置缩放器、相位检测器、环路滤波器、VCO(电压控制振荡器)、主缩放器以及后置缩放器。前置缩放器利用预定的第一缩放比例系数按比例缩放输入的基本时钟。相位检测器检测由前置缩放器按比例缩放的基本时钟和预定的反馈频率之间的相位差。环路滤波器利用由相位检测器检测的相位差的被限定的频率成分输出控制电压。VCO相应于环路滤波器输出的控制电压使频率振荡。主缩放器通过利用主缩放比例系数按比例缩放从VCO输出的振荡频率生成反馈频率，并将生成的反馈频率提供给相位检测器。后置缩放器利用预定的第二缩放比例系数按比例缩放从VCO输出的振荡频率并生成像素时钟。当从检测单元接收到第一控制信号时，主缩放器保持主缩放比例系数，当从检测单元接收到第二控制信号时，主缩放器根据预定量增加主缩放比例系数，以及当从检测单元接收到第三控制信号时，主缩放器根据预定量减小主缩放比例系数。
时序生成单元包括第一划分器、行同步信号生成单元、第二划分器、场同步信号生成单元。第一划分器通过将像素时钟划分为行总像素数生成行频。行同步信号生成单元根据由第一划分器生成的行频生成输出行同步信号。第二划分器通过将行同步信号生成单元生成的行频划分为场总行数生成场频。场同步信号生成单元根据由第二划分器提供的场频生成输出场同步信号。
根据本发明示例性实施例，视频信号接收器的控制方法包括：(a)通过比较输入场同步信号(In V-sync)和输出场同步信号来确定二者是否匹配；(b)根据确定结果调整像素时钟；和(c)通过利用调整的像素时钟调整输出场同步信号和输出行同步信号。
当输入场同步信号位于预置在输出场同步信号的每一周期中的预定部分之内时，操作(a)确定输入场同步信号和输出场同步信号匹配。当输入场同步信号位于预置在输出场同步信号的每一周期中的预定部分之外时，检测单元确定输入场同步信号和输出场同步信号不匹配。
当确定输入场同步信号和输出场同步信号匹配时，操作(b)保持当前像素时钟；当确定输入场同步信号和输出场同步信号不匹配，则调整像素时钟的频率。
当确定输入场同步信号和输出场同步信号不匹配并且输入场同步信号位于所述预定部分之前时，操作(b)增加像素时钟的频率。当确定输入场同步信号和输出场同步信号不匹配并且输入场同步信号位于所述预定部分之后时，操作(b)减小像素时钟的频率。
通过下面结合附图对本发明示例性实施例的详细描述，对本领域的技术人员来说，本发明的其他目的、优点和显著特征将会变得更加清楚。
                           附图说明
通过下面结合附图进行的描述，本发明特定实施例的以上方面和其他示例性目的、特征和优点将会变得更加清楚，其中：
图1是根据本发明示例性实施例的视频信号接收器的框图；
图2示出了图1的检测单元；
图3是输入到图1的检测单元中的同步信号的时序图；
图4示出了图1的PLL(锁相环)；
图5示出了图1的时序生成单元；以及
图6是根据本发明示例性实施例的视频信号接收器的控制方法的流程图。
在整个附图中，相同的附图标号表示相同的部件、特征以及结构。
                         具体实施方式
提供在说明书中定义的诸如详细结构和部件的实体来帮助充分理解本发明的示例性实施例。因此，本领域内的普通技术人员应该理解，不用脱离本发明的范围和精神的情况下，可以对在此描述的实施例作出多种改变和修改。此外，为了清楚和简明起见，忽略对公知功能和结构的描述
图1是根据本发明示例性实施例的视频信号接收器的框图。
如图1所示，视频信号接收器100包括视频处理器110、显示处理器120、显示单元130和显示同步信号生成装置200。
显示同步信号生成装置200包括检测单元140、PLL(锁相环)150、晶振单元170和时序生成单元160。
视频处理器110将输入的模拟视频信号转换为数字信号。模拟视频信号被分解为亮度信号Y和色度信号C。以ITU-R 656或ITU-601的一种形式分别格式化亮度信号Y和色度信号C。
当输入模拟视频信号的CVBS(复合电视广播信号)时，视频处理器110将接收的模拟信号分解为Y/C/Sync，将C信号分解为U/V，并以ITU-R 656或ITU-601的一种形式格式化U/V并将其作为数字视频信号输出。
当输入S-视频信号时，视频处理器110从Y信号分离出同步信号(Sync)，将C信号分解为U/V，并以ITU-R 656或ITU-601的一种形式格式化U/V并将其作为数字视频信号输出。
当输入分量信号时，视频处理器110从Y信号分离出同步信号(Sync)，将C信号再一次分解为U/V，以ITU-R 656或ITU-601的一种形式格式化U/V并将其作为数字视频信号输出。
输入的视频信号可以具有根据***环境变化的行频和场频。
显示处理器120接收从视频处理器110输出的视频信号。当输出的视频信号是交错信号时，显示处理器120对该信号解交错，利用适合于显示面板的分辨率(例如，输出分辨率)按比例放大或缩小解交错的信号并将放大或缩小的信号作为数字RGB输出。
要求显示像素时钟在适合于显示单元130的时间输出信号，通过下面的公式1生成显示像素时钟。
[公式1]：像素时钟＝(H-总像素数数)×(V-总行数)×(场频)
H-总像素数是全部行像素数，V-总行数是场行数。
显示单元130可以是储如LCD(液晶显示器)或PDP(等离子体显示板)的装置，显示从显示处理器120输出的数字RGB。
检测单元140确定输入场同步信号的位置并输出相应的控制信号。例如，检测单元140确定从视频处理器110输出的输入场同步信号位于输出场同步信号的哪一部分中，并输出相应的控制信号。即，检测单元140检测输入场同步信号(In V-sync)和输出场同步信号(Out V-sync)是否匹配。
PLL(锁相环)150根据从检测单元140输出的控制信号调整晶振单元170输出的基本像素时钟。
时序生成单元160利用从PLL 150输出的像素时钟生成行同步信号和场同步信号。时序生成单元160将生成的行同步信号和场同步信号输出到显示处理器120和检测单元140。
图2示出了图1的检测单元140。
图3是输入到图1的检测单元140中的同步信号的时序图。
如图2所示，检测单元140包括计数器141、锁存器142和比较单元143。
如图3所示，以预定的时间间隔，将输出场同步信号(Out V-sync)、输出行同步信号(Out H-sync)、以及输入场同步信号(In V-sync)输入到检测单元140中。
每当检测到输出场同步信号(Out V-sync)的边沿时，计数器141被复位。计数器141从检测到Out V-sync的边沿的时间点开始，对输出行同步信号(OutH-sync)计数。
每当检测到输入场同步信号(In V-sync)的边沿时，锁存器142根据输出行同步信号(Out H-sync)的计数值计算输入场同步信号(In V-sync)的位置信息A。
用户在输出场同步信号(Out V-sync)的一个周期中设置预定的第一位置信息B和比第一位置信息B大的第二位置信息C。即，用户在输出的一个帧中设置预定的第一位置信息B和第二位置信息C并将其输入到比较单元143中。第一位置信息B和第二位置信息C可由显示单元130适当地决定。
当输入场同步信号(In V-sync)的位置信息A位于第一位置信息B和第二位置信息C之间时，比较单元143将保持当前控制信号的第一控制信号D发送到PLL 150。
当输入场同步信号(In V-sync)的位置信息A比第一位置信息B小时，比较单元143将第二控制信号D发送到PLL 150以将缩放比例系数加1。
当输入场同步信号(In V-sync)的位置信息A比第二位置信息C大时，比较单元143将第三控制信号D发送到PLL 150以将缩放比例系数减1。
图4示出了图1的PLL 150。
如图4所示，PLL 150包括：前置缩放器151、相位检测器152、环路滤波器153、VCO(电压控制振荡器)154、主缩放器155、和后置缩放器156。
前置缩放器151利用预定的第一缩放比例系数P按比例缩放从晶振单170输出的预定基本时钟。
相位检测器152检测从前置缩放器151输出的按比例缩放的基本时钟和预定的反馈频率之间的相位差。所述反馈频率由主缩放器155按比例缩放。
环路滤波器153输出具有从相位检测器152输出的相位差的被限定的频率成分的控制电压。VCO 154相应于从环路滤波器153输出的控制电压振荡频率。
主缩放器155利用主缩放比例系数M按比例缩放从VCO 154输出的振荡频率，并将预定的反馈频率提供给相位检测器152。
当输入场同步信号(In V-sync)的位置信息A位于第一位置信息B和第二位置信息C之间时，比较单元143将第一控制信号D发送到主缩放器155以保持主缩放比例系数M。。
当输入场同步信号(In V-sync)的位置信息A比第一位置信息B小时，比较单元143将第二控制信号D发送到主缩放器155以将主缩放比例系数M加1。即，当输出帧率慢时，增加主缩放比例系数M并使反馈频率减慢。因此，从VCO 154输出的像素时钟加快，从而导致较快的输出帧率。
当输入场同步信号(In V-sync)的位置信息A比第二位置信息C大时，比较单元143将第三控制信号D发送到主缩放器155以将主缩放比例系数M减1。即，当输出帧率快时，减小主缩放比例系数M并加快反馈频率。因此，从VCO 154输出的像素时钟减慢，从而导致较慢的输出帧率。
后置缩放器152利用第二缩放比例系数S按比例缩放从VCO 154输出的振荡频率。按比例缩放的频率作为像素时钟被发送到时序生成单元160。
图5示出了图1的时序生成单元160。
如图5所示，时序生成单元160包括：第一划分器161、行同步信号生成单元162、第二划分器163、以及场同步信号生成单元164。
时序生成单元160基于储如H-总像素数、V-总行数、H sync宽度、V sync宽度，H前/后边沿、V前/后边沿、H有效开始/结束、V有效开始/结束的信息生成H sync、V sync和DE(数据使能)信号。
通过下面公式2生成行频。
[公式2]：行频＝像素时钟/H-总像素数
通过下面公式3生成场频
[公式3]：场频＝行频/V-总行数
第一划分器161通过将像素时钟(Pix Clk)划分为行总像素数(H-总像素数)生成行频。行同步信号生成单元162根据由第一划分器161提供的行频生成行同步信号(H-sync)。
第二划分器163通过将行同步信号生成单元162提供的行频划分为场总行数(V-总行数)生成场频。场同步信号生成单元164根据由第二划分器163提供的场频生成场同步信号(V-sync)。
因此，时序生成单元160将像素时钟(Pix Clk)、行同步信号(H-sync)、以及场同步信号(V-sync)提供给显示处理器120。时序生成单元160还将行同步信号(H-sync)和场同步信号(V-sync)提供给检测单元140。
图6是根据本发明示例性实施例的视频信号接收器的控制方法的流程图。
如图6所示，在输出场同步信号(Out V-sync)的一个周期中(例如，在输出的一个帧中)，设置预定的第一位置信息B和比第一位置信息B大的第二位置信息C，并将其输入到视频信号接收器100中(S610)。
因此，在输出场同步信号的每一周期中设置了第一位置信息B和第二位置信息C之间的部分。第一位置信息B和第二位置信息C可以作为用户任意设置的值或作为在生产步骤期间设置的值被输入并被固定。
视频信号接收器100读取输入场同步信号(In V-sync)的位置信息A(S620)。
通过比较第一位置信息B、第二位置信息C、和输入场同步信号的位置信息A(S630，S640)，作出有关将被发送到PLL(锁相环)的控制信号D的决定(S650，S660，S670)。
当输入场同步信号(In V-sync)的位置信息A比第一位置信息B大而比第二位置信息C小时，保持当前第一控制信号D(S650)。即，当输入场同步信号位于输出场同步信号的预置部分之内时，则确定输入场同步信号和输出场同步信号相匹配，这时保持当前状态。
当输入场同步信号(In V-sync)的位置信息A比第一位置信息B小时，发送第二控制控制信号D以使主缩放比例系数加1(S660)。即，当输入场同步信号位于输出场同步信号的预置部分之前时，确定输入场同步信号和输出场同步信号不匹配，这时增加像素时钟。
当输入场同步信号(In V-sync)的位置信息A比第二位置信息C大时，发送第三控制信号D以使主缩放比例系数减1(S670)。即，当输入场同步信号位于输出场同步信号的预置部分之后时，确定输入场同步信号和输出场同步信号不匹配，这时减小像素时钟。
当输出场同步信号(Out V-sync)“高”时(S680)，在操作S620重复操作S670。因此，当输出场同步信号(Out V-sync)被输入时，调整像素时钟的频率是可能的。因此，输入场同步信号和输出场同步信号匹配，从而防止了屏幕的抖动和定格。
如上所述，通过链接输出场同步信号和输入场同步信号，能够稳定地锁定输入帧率和输出帧率之间的所有不匹配的情况。所述所有不匹配的情况可以包括：输入的视频信号的行频和场频的变化、因为晶振错误导致的时钟变化、随着相同步环温度和时间流逝发生的时钟变化，以及当变化时输入59.94Hz和60Hz的帧率。即，防止了屏幕抖动和定格。
尽管已参照本发明的特定示例性实施例表示和描述了本发明，但本领域技术人员应该理解，在不脱离由权利要求及其等同物限定其范围的本发明的精神和范围的情况下，可以对这些实施例进行各种形式和细节上的修改。

Claims (14)

1、一种视频信号接收器，包括：
视频处理器，用于将输入的模拟视频信号转换为数字信号；
显示处理器，用于利用输出分辨率按比例缩放在视频处理器转换的视频信号；
显示单元，用于显示由显示处理器按比例缩放的视频信号；
检测单元，用于检测模拟视频信号的输入场同步信号和输出场同步信号是否匹配；
PLL，用于根据检测单元的检测结果调整像素时钟；和
时序生成单元，用于通过利用由PLL调整的像素时钟生成输出行同步信号和输出场同步信号，并将生成的输出行同步信号和输出场同步信号提供给显示处理器和检测单元。
2、如权利要求1所述的视频信号接收器，其中，当输入场同步信号位于预置在输出场同步信号的每一周期中的预定部分之内时，检测单元确定输入场同步信号和输出场同步信号匹配并将第一控制信号提供给PLL以保持当前像素时钟；当输入场同步信号位于预置在输出场同步信号的每一周期的预定部分之外时，检测单元确定输入场同步信号和输出场同步信号不匹配并将用于增加像素时钟频率的第二控制信号和用于减小像素时钟频率的第三控制信号中的一个提供给PLL。
3、如权利要求2所述的视频信号接收器，其中，所述检测单元包括：
计数器，用于对输出场同步信号边沿间的部分中的输出行同步信号计数；
锁存器，当检测到输入场同步信号的边沿时，确认输出行同步信号的计数值，并计算输入场同步信号的位置；和
比较单元，用于比较预置在输出场同步信号的每一周期中的预定部分的位置和输入场同步信号的位置，当输入场同步信号位于该部分之内时，输出第一控制信号；当输入场同步信号位于该部分之前时，输出第二控制信号；以及当输入场同步信号位于该部分之后时，输出第三控制信号。
4、如权利要求3所述的视频信号接收器，其中，所述PLL包括：
前置缩放器，用于利用第一缩放比例系数按比例缩放输入的基本时钟；
相位检测器，用于检测由前置缩放器按比例缩放的基本时钟和反馈频率之间的相位差；
环路滤波器，用于利用由相位检测器检测的相位差的被限定的频率成分输出控制电压；
VCO，用于相应于环路滤波器输出的控制电压使频率振荡；
主缩放器，用于通过利用主缩放比例系数按比例缩放从VCO输出的振荡频率生成反馈频率，并将生成的反馈频率提供给相位检测器；和
后置缩放器，用于利用第二缩放比例系数按比例缩放从VCO输出的振荡频率并生成像素时钟，
其中，当从检测单元接收到第一控制信号时，主缩放器保持主缩放比例系数；当从检测单元接收到第二控制信号时，主缩放器根据预定量增加主缩放比例系数；当从检测单元接收到第三控制信号时，主缩放器根据预定量减小主缩放比例系数。
5、如权利要求1所述的视频信号接收器，其中，所述时序生成单元包括：
第一划分器，用于通过将像素时钟划分为行总像素数生成行频；
行同步信号生成单元，用于根据由第一划分器生成的行频生成输出行同步信号；
第二划分器，用于通过将由行同步信号生成单元生成的行频划分为场总行数生成场频；
场同步信号生成单元，用于根据由第二划分器生成的场频生成输出场同步信号。
6、一种和视频信号接收器相连接的显示同步信号生成装置，该显示同步信号生成装置包括：
检测单元，用于检测输入到视频信号接收器中的广播信号的输入场同步信号和输出场同步信号是否匹配；
PLL，用于根据检测单元的检测结果调整像素时钟；和
时序生成单元，用于通过利用由PLL调整的像素时钟生成输出行同步信号和输出场同步信号，并将生成的输出行同步信号和输出场同步信号提供给视频信号接收器和检测单元。
7、如权利要求6所述的显示同步信号生成装置，其中，当输入场同步信号位于预置在输出场同步信号的每一周期中的预定部分之内时，检测单元确定输入场同步信号和输出场同步信号匹配并将第一控制信号提供给PLL以保持当前像素时钟，当输出场同步信号位于预置在输出场同步信号的每一周期中的预定部分之外时，检测单元确定输入场同步信号和输出场同步信号不匹配并将用于增加像素时钟的第二控制信号和用于减小像素时钟的第三控制信号中的一个提供给PLL。
8、如权利要求7所述的显示同步信号生成装置，其中，检测单元包括：
计数器，用于对输出场同步信号边沿间的部分中的输出行同步信号计数；
锁存器，当检测到输入场同步信号的边沿时，所述锁存器确认输出行同步信号的计数值，并计算输入场同步信号的位置；和
比较单元，用于比较预置在输出场同步信号的每一周期中的预定部分的位置和输入场同步信号的位置，当输入场同步信号位于该部分之内时输出第一控制信号，当输入场同步信号位于该部分之前时输出第二控制信号，以及当输入场同步信号位于该部分之后时输出第三控制信号。
9、如权利要求8所述的显示同步信号生成装置，其中，PLL包括：
前置缩放器，用于利用第一缩放比例系数按比例缩放输入的基本时钟；
相位检测器，用于检测由前置缩放器按比例缩放的基本时钟和反馈频率之间的相位差；
环路滤波器，用于利用由相位检测器检测的相位差的被限定的频率成分输出控制电压；
VCO，用于相应于环路滤波器输出的控制电压使频率振荡；
主缩放器，用于通过利用主缩放比例系数按比例缩放从VCO输出的振荡频率生成反馈频率，并将生成的反馈频率提供给相位检测器；和
后置缩放器，用于利用第二缩放比例系数按比例缩放从VCO输出的振荡频率并生成像素时钟，
其中，当从检测单元接收到第一控制信号时主缩放器保持主缩放比例系数，当从检测单元接收到第二控制信号时主缩放器根据预定量增加主缩放比例系数，当从检测单元接收到第三控制信号时主缩放器根据预定量减小主缩放比例系数。
10、如权利要求6所述的显示同步信号生成装置，其中，时序生成单元包括：
第一划分器，用于通过将像素时钟划分为行总像素数生成行频；
行同步信号生成单元，用于根据由第一划分器生成的行频生成输出行同步信号；
第二划分器，用于通过将由行同步信号生成单元生成的行频划分为场总行数生成场频；
场同步信号生成单元，用于根据由第二划分器生成的场频生成输出场同步信号。
11、一种视频信号接收器的控制方法，包括：
通过比较输入场同步信号和输出场同步信号信号来确定输入场同步信号和输出场同步信号是否匹配；
根据确定结果调整像素时钟；和
通过利用调整的像素时钟调整输出场同步信号和输出行同步信号。
12、如权利要求11所述的视频信号控制器的控制方法，其中，当输入场同步信号位于预置在输出场同步信号的每一周期中的部分之内时，确定步骤确定输入场同步信号和输出场同步信号匹配，当输入场同步信号位于预置在输出场同步信号的每一周期中的预定部分之外时，确定步骤确定输入场同步信号和输出场同步信号不匹配。
13、如权利要求12的视频信号接收器的控制方法，其中，当确定输出场同步信号和输入场同步信号匹配时，像素时钟调整操作保持当前像素时钟，当确定输出场同步信号和输入场同步信号不匹配时，像素时钟调整操作调整像素时钟的频率。
14、如权利要求13所述的视频信号接收器的控制方法，其中，当输入场同步信号和输出场同步信号不匹配并且确定输入场同步信号位于所述预定部分之前时，则根据匹配结果调整像素时钟的操作增加像素时钟的频率，当输入场同步信号和输出场同步信号不匹配并且确定输入场同步信号位于所述预定部分之后时，减小像素时钟的频率。
CNB2006101005760A 2005-10-31 2006-07-06 包括显示同步信号生成装置的视频信号接收器及控制方法 Active CN100456822C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050103193 2005-10-31
KR1020050103193A KR100747668B1 (ko) 2005-10-31 2005-10-31 디스플레이 동기 신호 생성 장치를 포함하는 영상 신호수신장치 및 그 제어방법

Publications (2)

Publication Number Publication Date
CN1960461A true CN1960461A (zh) 2007-05-09
CN100456822C CN100456822C (zh) 2009-01-28

Family

ID=37995764

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101005760A Active CN100456822C (zh) 2005-10-31 2006-07-06 包括显示同步信号生成装置的视频信号接收器及控制方法

Country Status (3)

Country Link
US (1) US7969507B2 (zh)
KR (1) KR100747668B1 (zh)
CN (1) CN100456822C (zh)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102063695A (zh) * 2009-11-12 2011-05-18 马维尔国际贸易有限公司 通过优化帧率输出的移动设备功率节省
CN102376289A (zh) * 2010-08-06 2012-03-14 晨星软件研发(深圳)有限公司 显示时序控制电路及其方法
CN103024430A (zh) * 2012-12-07 2013-04-03 广东威创视讯科技股份有限公司 模拟rgb信号的控制显示方法和***
CN103647918A (zh) * 2013-12-20 2014-03-19 广东威创视讯科技股份有限公司 一种视频同步化的方法及装置
WO2014101642A1 (zh) * 2012-12-28 2014-07-03 深圳艾科创新微电子有限公司 视频缩放装置和方法
CN103945157A (zh) * 2013-01-21 2014-07-23 索尼公司 转换电路、图像处理装置和转换方法
CN104617927A (zh) * 2013-11-01 2015-05-13 瑞昱半导体股份有限公司 像素时钟脉冲产生电路与方法
CN104754371A (zh) * 2013-12-27 2015-07-01 英特尔公司 基于时钟调整的视频同步
CN104835434A (zh) * 2015-05-20 2015-08-12 昆山龙腾光电有限公司 信号产生装置
US9147375B2 (en) 2010-07-27 2015-09-29 Mstar Semiconductor, Inc. Display timing control circuit with adjustable clock divisor and method thereof
WO2016065571A1 (en) * 2014-10-30 2016-05-06 Lattice Semiconductor Corporation Timing based corrector for video
CN106060425A (zh) * 2015-12-03 2016-10-26 大连科迪视频技术有限公司 一种基于fpga的串行视频信号时钟恢复***及方法
CN106293591A (zh) * 2015-06-23 2017-01-04 罗姆股份有限公司 时序控制器、使用时序控制器的电子设备、图像数据的处理方法
US9571880B2 (en) 2013-10-29 2017-02-14 Realtek Semiconductor Corporation Pixel clock generation circuit and method thereof
CN107784992A (zh) * 2016-08-25 2018-03-09 晨星半导体股份有限公司 显示器控制装置与控制方法
CN109256072A (zh) * 2018-09-19 2019-01-22 昆山龙腾光电有限公司 显示装置的点灯测试***
CN110475137A (zh) * 2019-09-06 2019-11-19 北京市博汇科技股份有限公司 一种高精度分布式显控帧同步方法和***
CN111292668A (zh) * 2020-03-30 2020-06-16 Tcl华星光电技术有限公司 显示面板的刷新频率调整方法及装置
CN111327789A (zh) * 2020-03-05 2020-06-23 珠海亿智电子科技有限公司 一种显示信号同步方法和转换装置
CN111354295A (zh) * 2020-04-14 2020-06-30 Tcl华星光电技术有限公司 显示装置中信号传输的控制方法及装置以及电子设备
CN111526398A (zh) * 2019-11-04 2020-08-11 海信视像科技股份有限公司 显示设备
CN111711842A (zh) * 2020-05-18 2020-09-25 深圳市东微智能科技股份有限公司 同步显示控制方法、装置及计算机可读存储介质

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7778789B2 (en) * 2006-07-28 2010-08-17 Mediatek Inc. Digital phase calibration method and system
KR100838024B1 (ko) * 2007-01-05 2008-06-12 주식회사 대우일렉트로닉스 텔레비전의 동기 자동매칭 시스템 및 방법
US9122443B1 (en) * 2008-05-01 2015-09-01 Rockwell Collins, Inc. System and method for synchronizing multiple video streams
JP5458556B2 (ja) * 2008-11-27 2014-04-02 ソニー株式会社 タイミング調整回路、固体撮像素子、およびカメラシステム
CN102263964B (zh) * 2010-05-31 2014-04-09 北京创毅视讯科技有限公司 一种移动模拟电视图像稳定显示的方法和装置
KR101332484B1 (ko) * 2010-12-13 2013-11-26 엘지디스플레이 주식회사 타이밍 콘트롤러와 이를 이용한 표시장치, 및 그 타이밍 콘트롤러의 구동방법
EP2685706A4 (en) * 2011-03-10 2014-09-24 Panasonic Corp VIDEO PROCESSING DEVICE AND CORRESPONDING VIDEO DISPLAY DEVICE, AND SYNCHRONIZATION SIGNAL OUTPUT METHOD
KR102105873B1 (ko) 2014-04-11 2020-06-02 삼성전자 주식회사 디스플레이 시스템
US10270630B2 (en) * 2014-09-15 2019-04-23 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US10536309B2 (en) 2014-09-15 2020-01-14 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US9998301B2 (en) 2014-11-03 2018-06-12 Analog Devices, Inc. Signal isolator system with protection for common mode transients
KR102510446B1 (ko) 2016-01-15 2023-03-15 삼성전자주식회사 외부 클락을 이용하여 비디오 동기 신호를 발생시키는 디스플레이 컨트롤러, 이를 포함하는 애플리케이션 프로세서, 및 이를 포함하는 전자 시스템
TWM575585U (zh) * 2018-12-04 2019-03-11 精拓科技股份有限公司 Video automatic detection phase synchronization system
CN112511861B (zh) * 2020-12-03 2022-05-03 威创集团股份有限公司 一种低延时视频传输方法及其***、储存介质
KR20230056092A (ko) 2021-10-19 2023-04-27 삼성디스플레이 주식회사 신호 생성부, 신호 생성 방법, 및 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006989A (ko) * 1997-06-16 1999-01-25 츄-창 리 자동 클럭 복구 시스템 및 픽셀 클럭 복구 방법
KR100311477B1 (ko) * 1999-08-21 2001-10-18 구자홍 디지털 티브이(Ｄｉｇｉｔａｌ ＴＶ)의 동기신호 발생장치
KR200169082Y1 (ko) 1999-08-25 2000-02-15 주식회사태림테크 유류저장탱크의 누유검사 장치.
KR100741764B1 (ko) 2000-01-12 2007-07-24 엘지전자 주식회사 디지털 티브이의 프레임 레이트 검출 장치 및 그 방법
US6316974B1 (en) * 2000-08-26 2001-11-13 Rgb Systems, Inc. Method and apparatus for vertically locking input and output signals
KR20030033828A (ko) 2001-10-25 2003-05-01 엘지전자 주식회사 입력 영상 포맷 검출 장치
US7071992B2 (en) * 2002-03-04 2006-07-04 Macronix International Co., Ltd. Methods and apparatus for bridging different video formats
KR100548242B1 (ko) 2003-01-11 2006-02-02 엘지전자 주식회사 디스플레이 장치의 프레임 비율 변환 장치 및 방법
KR200333828Y1 (ko) 2003-08-26 2003-11-17 전동현 광촉매식 공기정화기
KR100580176B1 (ko) 2003-09-17 2006-05-15 삼성전자주식회사 디지털 방송 수신 시스템에서 디스플레이 동기 신호 생성장치
KR100580177B1 (ko) 2003-09-22 2006-05-15 삼성전자주식회사 디지털 방송 수신 시스템에서 디스플레이 동기 신호 생성 장치 및 디코더와 그 방법

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102063695A (zh) * 2009-11-12 2011-05-18 马维尔国际贸易有限公司 通过优化帧率输出的移动设备功率节省
US9147375B2 (en) 2010-07-27 2015-09-29 Mstar Semiconductor, Inc. Display timing control circuit with adjustable clock divisor and method thereof
CN102376289A (zh) * 2010-08-06 2012-03-14 晨星软件研发(深圳)有限公司 显示时序控制电路及其方法
CN102376289B (zh) * 2010-08-06 2014-01-08 晨星软件研发(深圳)有限公司 显示时序控制电路及其方法
CN103024430A (zh) * 2012-12-07 2013-04-03 广东威创视讯科技股份有限公司 模拟rgb信号的控制显示方法和***
CN104782118A (zh) * 2012-12-28 2015-07-15 深圳艾科创新微电子有限公司 视频缩放装置和方法
WO2014101642A1 (zh) * 2012-12-28 2014-07-03 深圳艾科创新微电子有限公司 视频缩放装置和方法
CN104782118B (zh) * 2012-12-28 2018-05-15 深圳开阳电子股份有限公司 视频缩放装置和方法
CN103945157A (zh) * 2013-01-21 2014-07-23 索尼公司 转换电路、图像处理装置和转换方法
US9571880B2 (en) 2013-10-29 2017-02-14 Realtek Semiconductor Corporation Pixel clock generation circuit and method thereof
CN104617927A (zh) * 2013-11-01 2015-05-13 瑞昱半导体股份有限公司 像素时钟脉冲产生电路与方法
CN104617927B (zh) * 2013-11-01 2017-09-19 瑞昱半导体股份有限公司 像素时钟脉冲产生电路与方法
CN103647918A (zh) * 2013-12-20 2014-03-19 广东威创视讯科技股份有限公司 一种视频同步化的方法及装置
CN103647918B (zh) * 2013-12-20 2017-04-12 广东威创视讯科技股份有限公司 一种视频同步化的方法及装置
CN104754371A (zh) * 2013-12-27 2015-07-01 英特尔公司 基于时钟调整的视频同步
CN104754371B (zh) * 2013-12-27 2019-08-06 英特尔公司 用于促进呈现同步视频的计算机实现的方法及其装置
WO2016065571A1 (en) * 2014-10-30 2016-05-06 Lattice Semiconductor Corporation Timing based corrector for video
US9883082B2 (en) 2014-10-30 2018-01-30 Lattice Semiconductor Corporation Timing based corrector for video
CN104835434B (zh) * 2015-05-20 2018-03-09 昆山龙腾光电有限公司 信号产生装置
CN104835434A (zh) * 2015-05-20 2015-08-12 昆山龙腾光电有限公司 信号产生装置
CN106293591A (zh) * 2015-06-23 2017-01-04 罗姆股份有限公司 时序控制器、使用时序控制器的电子设备、图像数据的处理方法
CN106060425A (zh) * 2015-12-03 2016-10-26 大连科迪视频技术有限公司 一种基于fpga的串行视频信号时钟恢复***及方法
CN107784992A (zh) * 2016-08-25 2018-03-09 晨星半导体股份有限公司 显示器控制装置与控制方法
CN109256072A (zh) * 2018-09-19 2019-01-22 昆山龙腾光电有限公司 显示装置的点灯测试***
CN109256072B (zh) * 2018-09-19 2022-03-25 昆山龙腾光电股份有限公司 显示装置的点灯测试***
CN110475137B (zh) * 2019-09-06 2021-05-14 北京市博汇科技股份有限公司 一种高精度分布式显控帧同步方法和***
CN110475137A (zh) * 2019-09-06 2019-11-19 北京市博汇科技股份有限公司 一种高精度分布式显控帧同步方法和***
CN111526398A (zh) * 2019-11-04 2020-08-11 海信视像科技股份有限公司 显示设备
CN111526398B (zh) * 2019-11-04 2022-04-12 海信视像科技股份有限公司 显示设备
CN111327789A (zh) * 2020-03-05 2020-06-23 珠海亿智电子科技有限公司 一种显示信号同步方法和转换装置
CN111327789B (zh) * 2020-03-05 2022-04-26 珠海亿智电子科技有限公司 一种显示信号同步转换装置
CN111292668A (zh) * 2020-03-30 2020-06-16 Tcl华星光电技术有限公司 显示面板的刷新频率调整方法及装置
CN111354295A (zh) * 2020-04-14 2020-06-30 Tcl华星光电技术有限公司 显示装置中信号传输的控制方法及装置以及电子设备
CN111354295B (zh) * 2020-04-14 2022-11-01 Tcl华星光电技术有限公司 显示装置中信号传输的控制方法及装置以及电子设备
CN111711842A (zh) * 2020-05-18 2020-09-25 深圳市东微智能科技股份有限公司 同步显示控制方法、装置及计算机可读存储介质

Also Published As

Publication number Publication date
US20070097263A1 (en) 2007-05-03
US7969507B2 (en) 2011-06-28
KR20070046460A (ko) 2007-05-03
CN100456822C (zh) 2009-01-28
KR100747668B1 (ko) 2007-08-08

Similar Documents

Publication Publication Date Title
CN1960461A (zh) 包括显示同步信号生成装置的视频信号接收器及控制方法
US6130721A (en) Video format mode detector
JP4182124B2 (ja) 画像表示装置、ドットクロック位相調整回路及びクロック位相調整方法
CN100350795C (zh) 将原始影像帧转换并产生目标影像帧的***及方法
US9147375B2 (en) Display timing control circuit with adjustable clock divisor and method thereof
CN1725846A (zh) 序列自适应同步信号生成器
US6300982B1 (en) Flat panel display apparatus and method having on-screen display function
US20070188645A1 (en) Image output apparatus, method and program thereof, and imaging apparatus
CN100527785C (zh) 数字广播接收机中的显示同步信号产生装置和解码器
KR100790979B1 (ko) 동기검출장치
US20120019720A1 (en) Video display device
KR100510148B1 (ko) 아날로그 영상신호 수신 시스템에서 디스플레이 동기 신호생성 장치 및 방법
JP4509465B2 (ja) 映像処理のためのコスト信号発生方法及び装置
JP2003209768A (ja) 映像信号処理装置及び方法
US6339435B1 (en) Device to automatically adjust video signals to a blanking level and method therefor
KR100661167B1 (ko) 픽셀 클럭을 고정한 영상 신호 수신장치 및 그 제어방법
JP4541976B2 (ja) 表示装置
CN1875619A (zh) 显示器及其控制方法
JP4114630B2 (ja) 映像信号処理装置
TWI423243B (zh) 動態設定顯示模式之方法及顯示裝置
CN2427035Y (zh) 一种图像信号变换装置
TWM575585U (zh) Video automatic detection phase synchronization system
KR20010081557A (ko) 평면 모니터의 동기신호 안정화장치
JPH11202839A (ja) 映像表示装置
JPH11167371A (ja) 液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant