CN1956145B - 半导体处理室 - Google Patents

半导体处理室 Download PDF

Info

Publication number
CN1956145B
CN1956145B CN2006101507127A CN200610150712A CN1956145B CN 1956145 B CN1956145 B CN 1956145B CN 2006101507127 A CN2006101507127 A CN 2006101507127A CN 200610150712 A CN200610150712 A CN 200610150712A CN 1956145 B CN1956145 B CN 1956145B
Authority
CN
China
Prior art keywords
substrate
substrate supports
roughness
metal
supports
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101507127A
Other languages
English (en)
Other versions
CN1956145A (zh
Inventor
克雷格·迈特则尔
佩－奥夫·汉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1956145A publication Critical patent/CN1956145A/zh
Application granted granted Critical
Publication of CN1956145B publication Critical patent/CN1956145B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种用于半导体处理室的工艺配件。在一个实施例中，用于半导体处理室的工艺配件包括一个或者多个由不含金属的烧结碳化硅材料制成的部件。该工艺配件包括衬底支撑、预热环、提升销和衬底支撑销中的至少之一。在另一个实施例中，提供了一种半导体处理室，其具有室主体和布置在所述室主体中的衬底支撑。衬底支撑由不含金属的烧结碳化硅制成。任选地，处理室可以包括具有至少一个由不含金属的烧结碳化硅制成的部件的工艺配件。

Description

半导体处理室
技术领域
本发明的实施例一般地涉及用于制造集成电路的装置。更具体地，本发明涉及用于在衬底上制备薄膜的处理室。
背景技术
多层薄膜一般在多个处理室中被制备在诸如硅(Si)晶片、砷化镓(GaAs)晶片、玻璃或者蓝宝石衬底等之类的衬底上，所述多个处理室被选择性地用于进行各种沉积、刻蚀和热处理，以及其它工艺。这些工艺常常使用或者利用可能逐渐腐蚀、消耗或者污染处理室的各种暴露部件(诸如衬底支撑、衬底提升销、工艺配件(例如加热环、沉积环、保持环等))、工艺护罩(加热护罩、等离子体护罩等)等的工艺环境(例如，包含侵蚀化学剂、等离子体、副产物等的环境)。
因此，这些部件被定期检察、刷新(例如清洁)、和/或更换-通常按照设定的维护计划(例如，在预定次数的制造周期之后)进行。为了增长总的寿命和维护间隔，并由此增长处理设备的运行时间和减小生产成本，这些部件一般是由耐处理室中存在的特定处理环境的材料制成的。
一种这样的耐处理环境材料是碳化硅(SiC)。作为实例，大多数用于硅膜的外延沉积的处理室使用由具有碳化硅涂层的石墨制成的部件。该碳化硅涂层一般通过化学气相沉积(CVD)形成在石墨部件上。但是，通过CVD沉积的碳化硅通常具有较小的厚度和较低的耐久性，其可能很快磨损并且更容易损坏。CVD涂层的快速劣化导致被涂层部件的更频繁的刷新和/或更换。此外，较厚的CVD涂层往往具有更高的内应力，导致破裂、剥落和/或分层等。并且，较厚涂层的CVD部件可以扩大非均匀CVD涂层的热效应，这可以导致不均匀的处理结果。
碳化硅部件还可以由具有金属粘结剂(诸如铝(Al)、硼(B)、铍(Be)等)的烧结热压碳化硅形成。但是，在烧结过程中添加到碳化硅的金属粘结剂通常在高温工艺(诸如，外延硅沉积工艺、化学气相沉积(CVD)工艺、快速热处理(RTP)等)过程中被释放到处理室中。从粘结剂释放出的金属在处理过程中导致薄膜、衬底、和/或处理室内部的金属污染，并且可能损坏晶片上的器件。
因此，在本领域中存在对于改进的半导体衬底处理反应器的需要。
发明内容
本发明提供一种用于半导体处理室的工艺配件。在一个实施例中，用于半导体处理室的工艺配件包括一个或者多个由不含金属的烧结碳化硅材料制成的部件。该工艺配件包括衬底支撑、预热环、提升销和衬底支撑销中的至少之一。
在另一个实施例中，提供了一种半导体处理室，其具有室主体和布置在所述室主体中的衬底支撑。衬底支撑由不含金属的烧结碳化硅制成。
在另一个实施例中，半导体处理室包括：室主体；布置在所述室主体中的衬底支撑，其中该衬底支撑由使用非金属烧结剂的烧结碳化硅制成；以及预热环、提升销和衬底支撑销中的一个或多个，其中预热环、提升销和衬底支撑销中的至少之一由使用非金属烧结剂烧结的固体碳化硅(SiC)材料制成。
附图说明
通过结合附图来考虑下面的详细描述，本发明的教导将变得清楚，在附图中：
图1描绘了根据本发明的一个实施例的半导体衬底处理室的示意性剖视图；
图2描绘了可以用于图1的处理室的一类衬底支撑的示意性剖视图；
图3描绘了可以用于图1的处理室的一类提升销的示意性剖视图；
图4描绘了可以用于图1的处理室的一类预热环的示意性剖视图；以及
图5描绘了可以用于图1的处理室的一类衬底支撑销的示意性剖视图。
如果可以的话，在本文中所使用的相同的标号指代附图中共用的相同元件。附图中的图像为了说明的目的而被简化，没有按比例绘制。
附图图示了本发明的示例性实施例，因此，不因被认为是对本发明的范围的限制，本发明可以允许其它等效实施例。
具体实施方式
本发明提供了适用于在诸如半导体晶片、玻璃或蓝宝石衬底等之类的衬底(共同地和一般地称为“衬底”)上制备和/或处理薄膜的处理室。处理室包含至少一个由不含金属的烧结碳化硅制成的部件。在一个实施例中，本发明可以被用于制造集成半导体器件和电路。
图1是根据本发明的一个实施例的半导体衬底处理室100的示意性剖视图。在所描绘的实施例中，处理室100适用于执行外延硅沉积工艺。一个这样的合适的反应器是可从加利福尼亚Santa Clara的应用材料公司得到的RP Epi反应器。
在可作为一种选择的实施例中，处理室100可以适用于执行沉积工艺、刻蚀工艺、等离子体增强沉积和/或刻蚀工艺和热处理以及其它在制造集成半导体器件和电路中执行的工艺中的至少之一。具体地，这样的工艺可以包括但不限于，快速热处理(RTP)、化学气相沉积(CVD)工艺、退火工艺等。
处理室100示例性地包括室主体110、辅助***130和控制器140。室主体110一般包括上部102、下部104和外壳120。
上部102布置在下部104上，并且包括盖106、夹紧环108、衬垫116、基板112、一个或者多个上部灯136和一个或多个下部灯138、以及上部高温计156。在一个实施例中，盖106具有圆顶形形状因子，但是也可以想到具有其它形状因子的盖(例如平的或者反向弯曲的盖)。下部104被耦合到处理气体进气端口114和排出端口118，并且包括基板组件121、下部圆顶132、衬底支撑124、预热环122、衬底提升组件160、衬底支撑组件164、一个或多个上部灯152和一个或多个下部灯154、以及下部高温计158。虽然术语“环”用于描述处理室的特定部件，诸如预热环122，但是可以想到这些部件的形状不必是圆环形的，并且可以包括任何形状，包括但不限于矩形、多边形、椭圆形等。
在处理过程中，衬底125被置于衬底支撑124上。灯136、138、152和154是红外(IR)辐射(即加热)源，并且在操作中在衬底125上产生预定的温度分布。在一个实施例中，盖106、夹紧环116和下部圆顶132由石英形成；但是也可以使用其它的IR透明和工艺相容材料来形成这些部件。
衬底支撑组件164一般包括支撑架134，支撑架134具有多个耦合到衬底支撑124的支撑销166。衬底提升组件160包括衬底提升轴126和多个提升销模块161，所述多个提升销模块161选择性安置在衬底提升轴126的相应的垫127上。在一个实施例中，提升销模块161包括任选的基部129和耦合到基部129的提升销128。或者，提升销128的底部可以被直接安置在垫127上。此外，可以使用用于升高和降低提升销128的其它机构。提升销128的上部布置为可移动地穿过衬底支撑124的第一开口162。在操作中，衬底提升轴126被移动以配合提升销128。当配合时，提升销128可以将衬底125抬升到衬底支撑124上方或者将衬底125降低到衬底支撑124上。
辅助***130包括用于执行和监控处理室100中的预定工艺(例如，生长外延硅膜)的部件。这样的部件一般包括处理室100的各种子***(例如，气体面板、气体分配导管、真空和排气子***等)和装置(例如，功率供应装置、工艺控制仪器等)。这些部件对于本领域的技术人员是公知的并且为了清楚的目的而被从图中省略。
控制器140一般包括中央处理单元(CPU)142、存储器144、和辅助电路146，并且被直接(如图1所示)或者经由与处理室和/或辅助***相关联的计算机(或者控制器)耦合到并控制处理室100和辅助***130。
类似于上述的处理室中的某些部件通常被定期更换，以便使这些部件的磨损效果最小化。这样的可更换部件一般被称为工艺配件。在一个实施例中，处理室100的工艺配件可以包括衬底支撑124、预热环122、提升销128或者衬底支撑销166中的一个或者多个。
在一个实施例中，工艺配件部件中的一个或多个(例如，衬底支撑124、预热环122、提升销128或者支撑销166中的一个或多个)可以部分地或者全部地由不含金属的烧结碳化硅制成。通常，至少该部件的暴露于处理室或者处理室内部的工艺环境的部分由不含金属的烧结碳化硅制成。不含金属的烧结碳化硅可以使用诸如具有基于硅的添加剂的酚树脂之类的不含金属的烧结剂来形成。在一个实施例中，不含金属的烧结碳化硅可以是碳化硅，其可从位于日本东京的Bridgestone Corporation，Advanced Materials Division得到。
任选地，其它的处理室部件也可以由此材料制成。具体地，布置在处理室的处理空间中、处理空间之外和/或处理室之外的部件，包括静电卡盘、护罩(例如，衬底、溅射靶、和/或室壁护罩等)、喷淋头、衬底机械手的接收器和其它可能接触处理环境和/或正在处理的衬底的类似部件的至少一部分，可以由不含金属的烧结碳化硅材料制成。
不含金属的烧结碳化硅的优点包括高的导热性、优异的可机械加工性和硬度、化学纯度和在大多数处理环境中的惰性、以及与低污染膜处理的相容性。在图1所描绘的示例性处理室100中，由不含金属的烧结碳化硅制成的部件有利于在衬底125上提供高均一性的温度分布和外延硅膜的低污染沉积。下面参考图2-5讨论使用具有由不含金属的烧结SiC制成的部件的工艺配件的这些和其它优点。
图2描绘了由不含金属的烧结碳化硅制成的参考图1所描述的衬底支撑124的一个实施例的示意性剖视图。不含金属的烧结碳化硅具有比CVD碳化硅涂层的石墨更大的导热性，由此有利于改善从衬底支撑124到衬底125的传热。与CVD SiC涂层衬底支撑相比，不含金属的烧结碳化硅的衬底支撑124的高导热性有利于制造和使用更薄的衬底支撑124，同时保持或者改善了衬底上的温度均一性。更薄的衬底支撑124有利地允许更快的加热和冷却时间，这提高了工艺产量，还有利于温度均一性和控制。例如，衬底支撑124的厚度可以被控制，使得衬底的某些区域以较大或者较小的速率被选择性地加热，以更好地调节工艺。在一个实施例中，衬底支撑124的厚度范围为约0.04-0.25英寸。在另一个实施例中，衬底支撑124的厚度范围为约0.07-0.12英寸。
在所描绘的实施例中，衬底支撑124具有盘状的形状因子，并且包括凹入上表面202、衬底安放表面204、第一组多个开口162(在图2中示出了一个第一开口162)、以及背表面216。凹入上表面202具有一个中心区域210和一个***区域212。任选地，一个或者多个开口230(在图2中示出了3个开口230)可以在凹入上表面202和背表面216之间穿过衬底支撑124形成。开口230可以具有任何尺寸和形状(例如，圆孔、狭长的孔或狭缝、矩形或者其它多边形开口等)，并且可以随机或者以任何几何图形布置。在一个实施例中，约2-700个之间的开口230被穿过衬底支撑124形成。在另一个实施例中，约50-500个之间的开口230被穿过衬底支撑124形成。开口230的尺寸和数量一般在衬底支撑124中提供约5-15％的百分比开口面积。在一个实施例中，开口230包括直径在约0.02-0.375英寸之间的圆孔。在一个实施例中，开口230被径向地布置在衬底支撑124上。开口230有利于减小衬底125上的自动掺杂、背面雾化、和/或晕圈缺陷。此外，开口230完全地形成在不含金属的烧结碳化硅中，由此避免了在形成在石墨衬底中的孔的侧壁上沉积碳化硅的困难，通常在该侧壁上难以获得令人满意的CVD涂层。
任选地，可以选择性地变化衬底支撑124的厚度分布，以控制沉积在衬底125上的膜的均一性。衬底支撑124较厚的区域将导致衬底125更热，衬底支撑124较薄的区域将导致衬底125更冷。衬底125的不同区域的相对温度的选择性控制有利于对衬底125上形成膜的控制。作为另一种选择或者相结合地，可以选择性地形成衬底125和衬底支撑124之间的间隙222的尺寸，以控制沉积在衬底125上的膜的均一性。例如，在希望4衬底125较冷的区域，间隙222可以较宽(以减小传热)。在一个实施例中，间隙222的外形可以发生达约0.012英寸的变化。衬底支撑124和/或间隙222的厚度分布可以由衬底支撑124的凹入上表面202的形状和/或由背表面216的选择性轮廓来控制。
与CVD涂层部件相比，由不含金属的烧结碳化硅制备衬底支撑124(或者工艺配件的其它部件)还有利地允许对抛光部件的更大程度的控制，以进一步控制通过特定部件的传热率。难以抛光薄的CVD碳化硅涂层，薄的CVD碳化硅涂层往往被抛光工艺非有意地部分或者完全去除，由此令人不满意地暴露下方的石墨或者其它基底材料。此外，抛光工艺可能在碳化硅涂层中导致极薄的区域，其可能在短的时间段内被蚀穿或者磨损。
在一个实施例中，凹入上表面202的一些区域可以被选择性加工以控制衬底支撑124的不同区域的传热率。例如，***区域212可以被加工到具有便于减小到布置在***区域212上的衬底125的***部分的传热的粗糙度。选择性减小传热便于控制衬底125上的温度分布。作为另一种选择或者相结合地，中心区域210可以被加工到比***区域212的粗糙度小的粗糙度，以增大到布置在中心区域210上的衬底125的中心部分的传热或者相对传热。对于到衬底125的传热的选择性控制以及由此对衬底温度分布的控制有利于控制沉积在衬底125上的膜的厚度分布。
例如，衬底支撑124可以被选择性地加工，以在中心区域210中提供预定小于***区域212中的粗糙度的凹入上表面202粗糙度。在一个实施例中，中心区域210中凹入上表面202的粗糙度为约0.2-8μm，并且***区域212中凹入上表面202的粗糙度为约8-20μm。在一个实施例中，中心区域210中凹入上表面202的粗糙度为约40μm，并且***区域212中凹入上表面202的粗糙度为约16μm。
衬底安放表面204提供如下的区域，在该区域中，衬底125的背表面220接触并且安置在衬底支撑124上。衬底安放表面204可以被抛光或者被光滑加工。光滑的衬底安放表面204有利于在处理过程中形成与衬底125的背表面220的紧密密封，由此防止了沉积气体接触衬底125的背表面220。
例如，衬底支撑124的衬底安放表面204可以被选择性地加工到预定的粗糙度。在一个实施例中，衬底安放表面204的粗糙度为约0.2-10μm。在一个实施例中，衬底安放表面204的粗糙度为约6μm。
此外，不含金属的烧结碳化硅的纯度有利地提供了与衬底125的背表面220的化学惰性接触，由此减小了衬底125的自动掺杂缺陷。
第一组多个开口162容纳提升销128(一个提升销128以虚线示出)，并且构造成与提升销128的外形匹配，例如来防止提升销128穿过第一开口162掉落并且防止和/或减小到或从衬底125和衬底支撑124的凹入表面202之间的区域气体泄漏。在一个实施例中，第一开口162包括圆柱形表面206和圆锥形表面208，其中提升销128可以通过圆柱形表面206移动，而圆锥形表面208与提升销128的安放表面214的外形相匹配，由此有利于形成与提升销128的安放表面214的紧密密封。
例如，衬底支撑124的圆锥表面208可以被加工或者抛光到预定的粗糙度，以提高在圆锥表面208和提升销128的安放表面214之间形成的密封。在一个实施例中，圆锥表面208的粗糙度为约0.2-5μm。在一个实施例中，圆锥表面208的粗糙度为约0.2μm。
背表面216包括区域218，区域218适用于将衬底支撑124设置在衬底支撑销166上(在图2中示出了一个区域219和一个销166)。背表面216也可以被抛光。在一个实施例中，至少背表面216的区域218被抛光到约0.2-10μm的粗糙度。在一个实施例中，背表面216的区域218被抛光到约6μm的粗糙度。
图3描绘了由不含金属的烧结碳化硅制成的图1中所描绘的提升销128的一个实施例的示意性剖视图。在一个实施例中，提升销128包括耦合到基部129(以虚线示出)的杆部分310和上部312。可以想到也可以使用其它的提升销设计，例如没有单独的基部129。杆部分310穿过衬底支撑124中的开口206(图2中所描绘的)。上部312包括安放表面214和平坦顶表面302。
如上面参考图2所讨论的，当缩回时，提升销128的安放表面214安置在衬底支撑124的凹入上表面202上(见图2)。为了进一步有利于在其之间形成紧密密封，提升销128的安放表面214可以被加工或抛光到预定的粗糙度。在一个实施例中，安放表面214被抛光到约0.2-5μm的粗糙度。在一个实施例中，安放表面214被抛光到约0.2μm的粗糙度。
当伸出提升销128时，例如当升高或者降低衬底125时，平坦顶表面302与衬底125的背表面220配合(以虚线示出)。提升销128的平坦顶表面302可以被加工或者抛光到预定的粗糙度，以有利于与衬底125的平滑接触。在一个实施例中，平坦顶表面302被抛光到约0.2-10μm的粗糙度。在一个实施例中，平坦顶表面302被抛光到约8μm的粗糙度。
此外，如上面所讨论的，不含金属的烧结碳化硅的纯度有利地提供了与衬底125的背表面220的化学惰性接触，由此减小了由具有金属粘结剂的烧结碳化硅中存在的杂质导致的衬底125的污染。
图4描绘了上面参考图1所述的预热环122的一个实施例的示意性剖视图。预热环122可以由如上所讨论的不含金属的烧结碳化硅材料制成。预热环122的宽度402和厚度404可以被选择以提供预定质量，用于从灯136、138、152和154(图1所示)吸收热，以在处理过程中预热引入到处理室主体110中的气体。如上面所讨论的，不含金属的烧结碳化硅具有比CVD碳化硅涂层石墨更大的导热性，由此便于提高从灯到处理气体的传热。
图5描绘了上面参考图1所描述的支撑销166的一个实施例的示意性剖视图。支撑销166可以由不含金属的烧结碳化硅制成。支撑销166具有顶表面502，顶表面502沿着背表面216的区域218接触和支撑衬底支撑124。支撑销166的顶表面502形成与背表面216的区域218的无粒子接触。在一个实施例中，顶表面502被加工或抛光到约1-16μm的粗糙度。在一个实施例中，顶表面502被加工或抛光到约5μm的粗糙度。任选地，支撑销166可以仅仅部分地由不含金属的烧结碳化硅制成，例如，仅仅支撑销166的靠近背表面216的上部由不含金属的烧结碳化硅制成。
虽然上面的描述描述了特定的部件由不含金属的烧结碳化硅制成，但是可以想到，接触或者靠近衬底布置的处理室的其它部件也可以由不含金属的烧结碳化硅的制成。此外，本发明可以由本领域技术人员通过使用在此所公开的教导，在不偏离本发明的精神的情况下，在其它的处理反应器中实施。虽然前面的讨论针对的是半导体器件的制造，但是用于集成电路的其它器件和结构的制造也可受益于本发明。
虽然前述内容涉及本发明的多个实施例，但是可以在不偏离本发明的基本范围的情况下设计本发明的其它和进一步的实施例，并且本发明的范围由所附权利要求确定。

Claims (19)

1.一种处理半导体衬底的装置，包括：
反应器，其包括室主体；
工艺配件，其包括一个或者多个由不含金属的烧结碳化硅材料制成的部件，其中，所述工艺配件至少包括布置在所述室主体中的衬底支撑，其中所述衬底支撑由不含金属的固体烧结碳化硅制成，其中，所述衬底支撑还包括凹入上表面，所述凹入上表面被加工以在布置在所述凹入上表面上的衬底的表面上实现预定的温度分布，并且其中，所述凹入上表面在所述凹入上表面的中心区域具有第一粗糙度，在所述凹入上表面的***区域具有第二粗糙度。
2.如权利要求1所述的装置，其中，所述工艺配件的所述部件还包括预热环、提升销和衬底支撑销中的至少之一。
3.如权利要求1所述的装置，其中，所述工艺配件的所述部件包括预热环。
4.如权利要求1所述的装置，其中，所述反应器适用于执行沉积工艺、刻蚀工艺、以及热处理中的至少之一。
5.如权利要求1所述的装置，其中，所述反应器适用于执行化学气相沉积工艺、快速热处理、或外延硅沉积工艺中的至少之一。
6.如权利要求1所述的装置，其中，所述第一粗糙度为0.2-8μm，所述第二粗糙度为8-20μm。
7.如权利要求1所述的装置，其中，所述衬底支撑还包括：
衬底安放表面，其适用于接触布置在其上的衬底的外周缘。
8.如权利要求1所述的装置，其中，所述衬底支撑还包括：
多个开口，其适用于容纳多个衬底提升销，其中所述多个开口的提升销配合表面被抛光到0.2-5μm的粗糙度。
9.如权利要求1所述的装置，还包括：
多个由不含金属的烧结碳化硅制成的提升销。
10.如权利要求9所述的装置，其中，所述提升销的衬底配合表面被抛光到0.2-5μm的粗糙度。
11.如权利要求1所述的装置，其中，所述衬底支撑由多个衬底支撑销支撑，其中所述多个衬底支撑销中的至少之一由不含金属的烧结碳化硅制成。
12.如权利要求1所述的装置，还包括：
布置在所述室主体中并且围绕所述衬底支撑的气体预热环，其中，所述气体预热环由不含金属的烧结碳化硅制成。
13.如权利要求1所述的装置，其中，所述衬底支撑还包括：
一个或者多个开口，其穿过所述衬底支撑形成并布置在衬底支撑区域中。
14.如权利要求13所述的装置，其中，所述开口被径向地布置在衬底支撑上。
15.如权利要求13所述的装置，其中，所述开口在所述衬底支撑的表面上提供5-15％之间的百分比开口面积。
16.如权利要求1所述的装置，其中，所述衬底支撑具有预定的变化厚度分布。
17.如权利要求1所述的装置，还包括间隙，所述间隙被限定在所述衬底支撑的上表面和对应于衬底背面的在被布置在所述衬底支撑上时的位置之间。
18.如权利要求17所述的装置，其中，所述间隙具有预定的变化外形。
19.如权利要求18所述的装置，其中，所述间隙的所述预定的变化外形发生0.012英寸的变化。
CN2006101507127A 2005-10-24 2006-10-24 半导体处理室 Expired - Fee Related CN1956145B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/258,345 US20070089836A1 (en) 2005-10-24 2005-10-24 Semiconductor process chamber
US11/258,345 2005-10-24

Publications (2)

Publication Number Publication Date
CN1956145A CN1956145A (zh) 2007-05-02
CN1956145B true CN1956145B (zh) 2013-09-11

Family

ID=37968117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101507127A Expired - Fee Related CN1956145B (zh) 2005-10-24 2006-10-24 半导体处理室

Country Status (7)

Country Link
US (1) US20070089836A1 (zh)
EP (1) EP1940560A4 (zh)
JP (1) JP2009513027A (zh)
KR (2) KR20110046579A (zh)
CN (1) CN1956145B (zh)
TW (1) TWI382450B (zh)
WO (1) WO2007050309A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5412759B2 (ja) * 2008-07-31 2014-02-12 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの保持具及びそのウェーハの製造方法
CN101660143B (zh) * 2008-08-28 2011-08-17 北京北方微电子基地设备工艺研究中心有限责任公司 平板加热器及等离子体加工设备
CN102308381B (zh) * 2009-02-11 2014-08-13 应用材料公司 非接触性基板处理
KR101105697B1 (ko) * 2010-03-02 2012-01-17 주식회사 엘지실트론 반도체 제조 장치
EP2588107A1 (en) 2010-07-01 2013-05-08 Takeda Pharmaceutical Company Limited COMBINATION OF A cMET INHIBITOR AND AN ANTIBODY TO HGF AND/OR cMET
US20120148760A1 (en) * 2010-12-08 2012-06-14 Glen Eric Egami Induction Heating for Substrate Processing
DE102011007632B3 (de) 2011-04-18 2012-02-16 Siltronic Ag Verfahren und Vorrichtung zum Abscheiden einer von Prozessgas stammenden Materialschicht auf einer Substratscheibe
US20130025538A1 (en) * 2011-07-27 2013-01-31 Applied Materials, Inc. Methods and apparatus for deposition processes
TWI505400B (zh) * 2011-08-26 2015-10-21 Lg Siltron Inc 基座
TWI541928B (zh) * 2011-10-14 2016-07-11 晶元光電股份有限公司 晶圓載具
US9273408B2 (en) * 2012-09-12 2016-03-01 Globalfoundries Inc. Direct injection molded solder process for forming solder bumps on wafers
EP2923376A4 (en) * 2012-11-21 2016-06-22 Ev Group Inc ADJUSTMENT DEVICE FOR ADJUSTING AND ASSEMBLING A WATER
CN105431928B (zh) * 2013-02-06 2018-02-16 应用材料公司 气体注入装置及并入气体注入装置的基板处理腔室
US9799548B2 (en) * 2013-03-15 2017-10-24 Applied Materials, Inc. Susceptors for enhanced process uniformity and reduced substrate slippage
US9551070B2 (en) 2014-05-30 2017-01-24 Applied Materials, Inc. In-situ corrosion resistant substrate support coating
US20160056059A1 (en) * 2014-08-22 2016-02-25 Applied Materials, Inc. Component for semiconductor process chamber having surface treatment to reduce particle emission
CN107574425A (zh) * 2014-09-05 2018-01-12 应用材料公司 用于基板热处理的基座与预热环
EP3229836B1 (en) 2014-12-09 2019-11-13 Institut National de la Sante et de la Recherche Medicale (INSERM) Human monoclonal antibodies against axl
SG11201705507TA (en) * 2015-01-09 2017-08-30 Applied Materials Inc Substrate transfer mechanisms
WO2016135041A1 (en) 2015-02-26 2016-09-01 INSERM (Institut National de la Santé et de la Recherche Médicale) Fusion proteins and antibodies comprising thereof for promoting apoptosis
JP7008509B2 (ja) * 2015-05-27 2022-02-10 アプライド マテリアルズ インコーポレイテッド 高成長率のｅｐｉチャンバのための遮熱リング
JP6435992B2 (ja) * 2015-05-29 2018-12-12 株式会社Sumco エピタキシャル成長装置、エピタキシャルウェーハの製造方法およびエピタキシャル成長装置用リフトピン
US20170076972A1 (en) * 2015-09-15 2017-03-16 Veeco Instruments Inc. Planetary wafer carriers
KR102632725B1 (ko) 2016-03-17 2024-02-05 에이에스엠 아이피 홀딩 비.브이. 기판 지지 플레이트 및 이를 포함하는 박막 증착 장치 및 박막 증착 방법
CN107201507B (zh) * 2016-03-17 2019-09-17 Asm知识产权私人控股有限公司 衬底支撑板和包含其的薄膜沉积设备
KR102040378B1 (ko) * 2016-12-20 2019-11-05 주식회사 티씨케이 지그를 이용한 반도체 제조용 부품의 제조방법 및 제조장치
US10629416B2 (en) * 2017-01-23 2020-04-21 Infineon Technologies Ag Wafer chuck and processing arrangement
US11018047B2 (en) * 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
JP7329960B2 (ja) * 2019-05-14 2023-08-21 東京エレクトロン株式会社 載置台およびプラズマ処理装置
CN111501042B (zh) * 2020-06-02 2023-09-01 海南师范大学 一种边发射半导体激光芯片腔面镀膜夹具
EP4335951A1 (de) 2022-09-08 2024-03-13 Siltronic AG Suszeptor mit austauschbaren auflageelementen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910221A (en) * 1997-06-18 1999-06-08 Applied Materials, Inc. Bonded silicon carbide parts in a plasma reactor
US6001756A (en) * 1996-02-29 1999-12-14 Bridgestone Corporation Process for making a silicon carbide sintered body

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62100477A (ja) * 1985-10-25 1987-05-09 イビデン株式会社 ドライ・エツチング装置用の炭化珪素質部品
US5589116A (en) * 1991-07-18 1996-12-31 Sumitomo Metal Industries, Ltd. Process for preparing a silicon carbide sintered body for use in semiconductor equipment
US5536918A (en) * 1991-08-16 1996-07-16 Tokyo Electron Sagami Kabushiki Kaisha Heat treatment apparatus utilizing flat heating elements for treating semiconductor wafers
JP3317781B2 (ja) * 1994-06-08 2002-08-26 東芝セラミックス株式会社 半導体ウエハの熱処理用サセプタの製造方法
US5915310A (en) * 1995-07-27 1999-06-29 Consolidated Natural Gas Service Company Apparatus and method for NOx reduction by selective injection of natural gas jets in flue gas
JPH0964158A (ja) * 1995-08-29 1997-03-07 Toshiba Mach Co Ltd 試料昇降装置
US6113702A (en) * 1995-09-01 2000-09-05 Asm America, Inc. Wafer support system
US6440221B2 (en) * 1996-05-13 2002-08-27 Applied Materials, Inc. Process chamber having improved temperature control
JPH10101432A (ja) * 1996-08-05 1998-04-21 Bridgestone Corp ドライエッチング装置用部品
JP4390872B2 (ja) * 1997-06-20 2009-12-24 株式会社ブリヂストン 半導体製造装置用部材および半導体製造装置用部材の製造方法
US6007635A (en) * 1997-11-26 1999-12-28 Micro C Technologies, Inc. Platform for supporting a semiconductor substrate and method of supporting a substrate during rapid high temperature processing
US6090733A (en) * 1997-08-27 2000-07-18 Bridgestone Corporation Sintered silicon carbide and method for producing the same
WO1999023276A1 (en) * 1997-11-03 1999-05-14 Asm America, Inc. Long life high temperature process chamber
WO1999042748A1 (fr) * 1998-02-18 1999-08-26 Nippon Pillar Packing Co., Ltd. Joint rotatif
US6277194B1 (en) * 1999-10-21 2001-08-21 Applied Materials, Inc. Method for in-situ cleaning of surfaces in a substrate processing chamber
US6534751B2 (en) * 2000-02-28 2003-03-18 Kyocera Corporation Wafer heating apparatus and ceramic heater, and method for producing the same
JP2002231713A (ja) * 2001-01-30 2002-08-16 Ibiden Co Ltd 半導体製造装置用治具
JP3931578B2 (ja) * 2001-03-30 2007-06-20 信越半導体株式会社 気相成長装置
JP2003197532A (ja) * 2001-12-21 2003-07-11 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長方法及びエピタキシャル成長用サセプター
EP1484787A1 (en) * 2002-03-13 2004-12-08 Sumitomo Electric Industries, Ltd. Holder for semiconductor production system
JP4003527B2 (ja) * 2002-04-25 2007-11-07 信越半導体株式会社 サセプタおよび半導体ウェーハの製造方法
JP4354243B2 (ja) * 2003-04-21 2009-10-28 東京エレクトロン株式会社 被処理体の昇降機構及び処理装置
US7585371B2 (en) * 2004-04-08 2009-09-08 Micron Technology, Inc. Substrate susceptors for receiving semiconductor substrates to be deposited upon

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001756A (en) * 1996-02-29 1999-12-14 Bridgestone Corporation Process for making a silicon carbide sintered body
US5910221A (en) * 1997-06-18 1999-06-08 Applied Materials, Inc. Bonded silicon carbide parts in a plasma reactor

Also Published As

Publication number Publication date
TW200717593A (en) 2007-05-01
US20070089836A1 (en) 2007-04-26
EP1940560A1 (en) 2008-07-09
CN1956145A (zh) 2007-05-02
EP1940560A4 (en) 2010-09-15
WO2007050309A1 (en) 2007-05-03
KR20080071148A (ko) 2008-08-01
TWI382450B (zh) 2013-01-11
JP2009513027A (ja) 2009-03-26
KR20110046579A (ko) 2011-05-04

Similar Documents

Publication Publication Date Title
CN1956145B (zh) 半导体处理室
US11417561B2 (en) Edge ring for a substrate processing chamber
CN103890911B (zh) 气体分散设备
US10453733B2 (en) Substrate transfer mechanisms
US7186298B2 (en) Wafer support system
CN106463450B (zh) 在epi腔室中的基板热控制
TWI529847B (zh) 晶圓處理系統及晶圓處理方法
WO2018067191A1 (en) Multi-channel flow ratio controller and processing chamber
JP2004533117A (ja) 基板サポートアセンブリと基板処理用装置
CN211045385U (zh) 基座
CN104911565B (zh) 一种化学气相沉积装置
CN108352353A (zh) 用于最小化跨越基板的温度分布的具有凹槽的平板基座
WO2012021321A2 (en) Composite substrates for direct heating and increased temperature uniformity
CN110797291A (zh) 用于使预热构件自定中心的装置
CN109841541B (zh) SiC外延生长装置
TWI697364B (zh) 一體的噴嘴組件、下襯裡，及包括此之用於基板處理的設備
JP2024506403A (ja) 熱伝達を改善した平坦なポケットサセプタの設計
US20240274464A1 (en) Susceptor improvement
US20230114751A1 (en) Substrate support
WO2024167640A1 (en) Susceptor improvement
JP2001003172A (ja) 半導体エピタキシャル成長方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130911

Termination date: 20211024