CN1901440A - 时序恢复的电路和方法 - Google Patents
时序恢复的电路和方法 Download PDFInfo
- Publication number
- CN1901440A CN1901440A CNA2006101100089A CN200610110008A CN1901440A CN 1901440 A CN1901440 A CN 1901440A CN A2006101100089 A CNA2006101100089 A CN A2006101100089A CN 200610110008 A CN200610110008 A CN 200610110008A CN 1901440 A CN1901440 A CN 1901440A
- Authority
- CN
- China
- Prior art keywords
- circuit
- data
- initial phase
- change
- sampled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0004—Initialisation of the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种时序恢复电路,包括一转换器、一时序恢复控制器、和一初始相位产生器。转换器用一取样信号转换一输入信号到取样数据。时序恢复控制器耦接到所述转换器,并且决定所述取样信号。初始相位产生器耦接到所述转换器,只用所述取样数据检测一改变,根据所述改变产生一初始相位,以及控制所述取样信号。
Description
技术领域
本发明有关于时序恢复(Timing Recovery),尤其指时序恢复电路的初始相位的时序恢复。
背景技术
时序恢复技术是将输入信号的数据和当地取样信号进行同步,该当地取样信号带有一取样频率和一取样相位。要锁住取样频率需要估计数据周期,使得进行数据取样时不会损失数据。要锁住此取样相位,需要估计在此数据周期内的正确取样时间,用以取得正确的取样数据。数据通常在数据周期中央为其峰值,在数据周期中央取样提供最佳的信号噪声比(Signal to NoiseRatio,SNR)和稳固的信号传输。因此,时序恢复通常利用改变取样频率和取样相位来实现,使得取样发生在输入信号的峰值。
时序恢复程序是利用在靠近输入信号的峰值附近取样来得到一串取样数据,从该取样数据产生一串跟踪取样频率和取样相位误差的时序误差值,用以更正取样信号。要达到快速收敛以及正确地取样信号,需要尽可能地靠近输入信号的峰值进行取样。如果在数据转态时取样输入信号,时序恢复程序就无法正确评估时序误差值,导致取样信号无法快速收敛。
图1表示公知技术中的时序恢复电路的方块图,包括模拟数字转换器10、缪勒及马勒(Mueller and Muller,M&M)时序恢复控制器12、相位产生器14、限幅器(slicer)16、和均衡器输出18。模拟数字转换器(Analog to DigitalConverter,ADC)10耦接到限幅器16和M&M时序恢复控制器12,限幅器16和均衡器输出18耦接到M&M时序恢复控制器12、相位产生器14、然后耦接到模拟数字转换器10。
模拟数字转换器10接收输入信号Sin,并且使用来自相位产生器14的取样信号Ssp将输入信号Sin转换为一串取样数据Di送到M&M时序恢复控制器12。根据取样数据Di和来自限幅器16经硬式决定的(hard decision)数据,产生时序误差值Te和选择信号Psel,用来控制相位产生器14,使得取样信号Ssp的相位和输入信号Sin的数据同步。因为取样信号Ssp的相位和输入信号Sin的数据同步,使得模拟数字转换器10在输入信号Sin的峰值附近取样。在等化稳定之后,M&M时序恢复控制器12切换到均衡器输出18来代替由限幅器16经硬式决定的数据。
在时序恢复电路1初始之后,相位产生器14传送一任意选择相位的取样信号Ssp到模拟数字转换器10。如果这个任意选择相位的取样信号Ssp接近输入信号Sin的转态,将会产生取样错误的取样数据Di并且传送错误的取样数据Di到M&M时序恢复控制器12,使其产生不正确的时序误差值Te,进而导致时序恢复无法快速收敛。
因此将会需要一种时序恢复方法和电路,以利用所产生的初始相位使得时序恢复快速收敛。
发明内容
有鉴于此,本发明提出一种时序恢复电路,包括一模拟数字转换器、一时序恢复控制器、和一初始相位产生器。模拟数字转换器用一取样信号将一输入信号转换为一取样数据。时序恢复控制器耦接到所述模拟数字转换器,并且决定所述取样信号。初始相位产生器耦接到所述转换器,只需检测所述取样数据的变化,根据所述变化以产生一初始相位,并且控制所述取样信号。
此外,本发明还提出一种时序恢复方法,包括用一取样信号将一输入信号转换为一取样数据,而且只需检测所述取样数据的变化,并在一初始相位控制器中,根据所述时序变化以产生一初始相位,并且控制所述取样信号,最后在一时序恢复控制器中,利用所述初始相位控制的所述取样数据,决定最终取样信号。
为使本发明的所述目的、特征和优点能更浅显易懂,下文特举一较佳实施例,并配合附图,详细说明如下。
附图说明
图1表示公知技术中的时序恢复电路的方块图。
图2表示本发明实施例中的时序恢复电路的方块图。
图3表示图2中的初始相位产生器20的方块图。
图4表示图3中的初始相位产生器20的电路示意图。
图5表示图2中的M&M时序恢复控制器12的方块图。
图6表示图2中的相位产生器14的方块图。
图7表示本发明实施例中的时序恢复方法的流程图。
主要组件符号说明
1 时序恢复电路;
10 AD转换器;
12 M&M时序恢复控制器;
14 相位产生器;
16 限幅器;
18 均衡器输出;
2 时序恢复电路;
20 初始相位产生器;
10 AD转换器;
12 M&M时序恢复控制器;
14 相位产生器;
16 限幅器;
18 均衡器输出;
200 强度电路;
202 改变检测电路;
204 纪录电路;
206 计数器电路;
208 决定电路;
200 强度电路;
202 改变检测电路;
204 纪录电路;
206 计数器电路;
208 决定电路;
2040 第一延迟;
2046 第二延迟;
2062 第四延迟;
2064 第二比较器;
2080 第一比较器;
2082 第三延迟;
120 相位检测器;
122 滤波器;
124 相位控制器;
140 振荡器;
142 相位电路;
144 相位选择器;
s700 以任意相位选择Ssp;
s702 以Ssp取样Sin来产生到初始相位产生器20的Di;
s704 Di有改变?;
s706 记录改变信息;
s708 (总共改变计数≥目标计数)以及(改变信息达到Tsw标准);
s710 决定Tsw;
s712 根据Tsw产生Pini;
s714 以Pini选择Ssp;
s716 以Ssp取样Sin来产生到M&M时序恢复控制器12的Di;
s718 以Psel1选择Ssp。
具体实施方式
在此必须说明的是,以下公开内容中所提出的不同实施例或范例,用以说明本发明所揭示的不同技术特征,其所描述的特定范例或排列用以简化本发明,然非用以限定本发明。此外,在不同实施例或范例中可能重复使用相同的参考数字与符号,此等重复使用的参考数字与符号用以说明本发明所揭示的内容,而非用以表示不同实施例或范例间的关系。
图2表示本发明实施例中的时序恢复电路的方块图,包括模拟数字转换器10、时序恢复控制器12、相位产生器14、初始相位产生器20、和多路转换器22。模拟数字转换器10耦接到初始相位产生器20、M&M时序恢复控制器12、限幅器16,而初始相位产生器20、M&M时序恢复控制器12经由多路转换器22以耦接相位产生器14。
模拟数字转换器10接收输入信号Sin和取样信号Ssp,用取样信号Ssp将输入信号Sin转换为一串取样数据Di。输入信号Sin是由时序恢复电路2外部输入的一模拟信号。取样信号Ssp可以是时钟信号,并且取样信号Ssp的相位和频率可以被适度调整。取样数据Di是一连续的离散数字数据,表示在一时间框的时间位置Ti的第i个取样数据,所述时间框有一长度T。
M&M时序恢复控制器12由一初始相位为Pini的取样信号Ssp启动,且能控制到模拟数字转换器10的取样信号Ssp,接收来自模拟数字转换器10的取样数据Di,经由多路转换器22选择一相位信号Psel1以产生取样信号Ssp的取样相位,并且输出一稳定收敛的取样信号Ssp。
相位产生器14能接收相位信号Psel,并产生一取样信号Ssp,并且传递此取样信号Ssp到模拟数字转换器10,其中,根据相位信号Psel以决定此取样信号Ssp的取样相位。
初始相位产生器20能发出一相位信号PSEL0以指定一取样信号Ssp至模拟数字转换器10,且能从模拟数字转换器10接收取样数据Di以检测取样数据Di的改变,并且产生一带有初始相位Pini的取样信号Ssp,而能在输入信号Sin的数据峰值(Data Peak)附近进行取样。
多路转换器22接收并根据一初始信号Sini,选择将初始相位产生器20产生的相位信号Psel0,或是将M&M时序恢复控制器12产生的相位信号Psel1,输出为相位信号Psel以送至相位产生器14。
图3表示图2中的初始相位产生器20的方块图,其中初始相位产生器20包括强度电路200、改变检测电路202、纪录电路204、计数电路206、和决定电路208。模拟数字转换器10耦接到强度电路200、改变检测电路202、改变检测电路202经由纪录电路204和计数电路206耦接至决定电路208、然后耦接到多路转换器22。
强度电路200从模拟数字转换器10接收取样数据Di,并且根据一平均强度值以估计此取样数据Di。举例来说,带有1、0、-1数据值的取样数据Di,其平均强度值为0,并且取样数据Di的各绝对强度分别是1、0、1。此外,根据设计的需要,可以选择时序恢复电路2是否要包括强度电路200。
改变检测电路202能接受从模拟数字转换器10来的取样数据Di,并且检测取样数据Di的改变。例如,判断连续取样数据Di-1和Di的”逻辑高电平”和”逻辑低电平”所表示的差异,即能检测取样数据Di的改变。
纪录电路204记录改变数据的相关信息,例如在一时间框中,记录改变数据的时间位置Ti。在本发明的实施例中,纪录电路204在检测到取样数据Di的改变时,计数在时间位置Ti的改变,并且将结果记录为决定数据Ci。在本发明另一实施例中,纪录电路204在检测到取样数据Di的改变时,计算在时间位置Ti的所有取样数据Di的总和,并且将结果记录为决定数据Ci。在每个时间位置Ti可以记录相对应的决定数据Ci作为所述改变数据。
决定电路208获得决定数据Ci,并且由决定数据Ci产生相位信号Psel0作为初始相位Pini。决定电路208可以接受包括时间位置Ti和决定数据Ci的改变数据,由比较决定数据Ci,决定最可能发生数据改变的改变时间位置Tsw;从改变时间位置Tsw,产生初始相位Pini。如果决定数据Ci是用以计算在时间位置Ti的改变量,决定电路208将在所有决定数据Ci中取出一最大决定值,并且根据最大决定值产生所述初始相位,其中,该最大决定值表示最常发生数据改变的时间位置Tsw。如果决定数据Ci是取样数据Di的改变总和,决定电路208将在所有决定数据Ci中取出一最小决定值,并且根据最小决定值产生所述初始相位,其中,该最小决定值表示最常发生数据改变的时间位置Tsw。
计数电路206计数每个在取样数据Di的改变,且当达到一目标计数时,启动决定电路208。所述目标计数使得决定电路208只在数据改变的合理取样数目建立时,才开始运作以产生初始相位Pini,所以决定电路208可以产生一个可靠的数据改变检测。在本发明其一实施例中,目标计数设定为5,而决定电路208只在数据改变5次时才产生初始相位Pini。
图4表示图3中的初始相位产生器20的电路示意图,其中纪录电路204包括第一延迟2040、第一多路转换器2042、第一加法器2044、和第二延迟2046,计数电路206包括第二加法器2060、第四延迟2062、和第二比较器2064,决定电路208包括第一比较器2080、第三延迟2082、和第二多路转换器2084。
纪录电路204记录连续取样数据Di的改变信息,其中第一延迟2040耦接到第一多路转换器2042、第一加法器2044、然后到第二延迟2046。第一延迟2040耦接到强度电路200,接收取样数据Di并以第一延迟期间延迟取样数据Di,然后将取样数据Di传送到第一多路转换器2042。在改变检测电路202检测到连续取样数据Di-1和Di发生变化时,经由第一多路转换器2042,改变检测信号Sch选择取样数据Di作为第一加法输入Da以输入到第一加法器2044。如果改变检测电路202没有检测到连续取样数据Di-1和Di发生变化,由第一多路转换器2042,改变检测信号Sch选择0作为第一加法输入Da以输入到第一加法器2044。第一加法器2044加载第ith个加法缓存器,并且将第一加法输入Da加入,以将第ith数据总和提供给决定电路208作为决定数据Ci。
在本发明其一实施例中,目标总和St为一预先固定值,并且为决定数据Ci的上限值。当第一比较器2080收到从计数电路206来的决定使致能信号De时,第一比较器2080将决定数据Ci和目标总和St相比较。如果决定数据Ci小于目标总和St,第一比较器2080保存决定数据Ci以作为新的目标总和St,并且输出相位信号Psel0。如果决定数据Ci不小于目标总和St,则重设纪录电路204和计数电路206,并且用更多取样数据Di来建立更可靠的数据改变取样,一直到决定数据Ci小于目标总和St。
如果连续取样数据Di-1和Di有改变时,第二加法器2060将改变计数Dch加1,然后将改变计数Dch传送到第四延迟2062和第二比较器2064,第二比较器2064将改变计数Dch和一目标计数相比较,以及在下一个改变计数的前,在第四延迟2062中延迟一第四延迟时间。当改变计数Dch到达目标计数时,第二比较器2064发出决定使致能信号De到决定电路208。在本发明其一实施例中目标计数是5,但是这个数字可以由本领域技术人员依其需要而设定。
图5表示图2中的M&M时序恢复控制器12的方块图,包括相位检测器120、滤波器122、和相位控制器124。相位检测器120耦接到滤波器122、然后耦接到相位控制器124。
相位检测器120能接收从模拟数字转换器10来的取样数据Di,和限幅器(slicer)16或均衡器18来的决定数据Dh,由此估计和传送时序误差值Te到滤波器122。滤波器122将时序误差值Te中不想要的频率范围过滤,并且将已过滤的时序误差值Te传送到相位控制器124。相位控制器124根据已过滤的时序误差值Te决定相位信号Psel1到相位产生器14。
图6表示图2中的相位产生器14的方块图,包括振荡器140、相位电路142、和相位选择器144。振荡器140耦接到相位电路142、然后耦接到相位选择器144。
振荡器140用一取样频率产生基本取样信号Sb。取样频率可以和输入信号Sin内的输入数据相同或不同。相位电路142接受基本取样信号Sb,并且产生带有N个不同相位的N个取样信号到相位选择器144,其中,N是一个根据应用电路而决定的整数。相位选择器144根据从初始相位产生器20或M&M时序恢复控制器12来的相位信号Psel,从该N个取样信号选择取样信号Ssp,并且传送取样信号Ssp到模拟数字转换器10。
图7表示本发明实施例中的时序恢复方法的流程图,使用图2和图3中的时序恢复电路。
在时序恢复方法初始之后,步骤S700选择取样信号Ssp的一个任意相位。初始相位产生器20发出一任意相位信号Psel0,经由多路转换器22的初始信号Sini到相位产生器14,并且控制被送到模拟数字转换器10的取样信号Ssp的相位。
步骤S702中,模拟数字转换器10根据取样信号Ssp,将输入信号Sin取样以产生取样数据Di至初始相位产生器20,其中取样数据Di代表在时间框内的时间位置Ti的第i个取样数据。时间框由一些预定取样点分割,每个取样点代表一个时间框上唯一的时间位置Ti,以固定或非固定方式分布。
初始相位产生器20可以用和取样期间T稍微不同的初始取样期间Tini,来控制取样信号Ssp的取样频率,该取样期间T可以为以太局域网(EthernetLAN)的数据速度,因此时间框上将会产生(T/|Tini-T|)个取样点。模拟数字转换器10在时间框上的时间位置Ti连续取样,并且在(T/|Tini-T|)次完成每个时间位置Ti的取样。或者,初始相位产生器20可以控制取样频率,使得二个连续时间位置Ti和Ti+1以间隔大小Δt分离,并且时间框上总共会有(T/Δt)个时间位置Ti。另外,强度电路200可以由模拟数字转换器10接受取样数据Di,得到取样数据Di的强度并且传送以强度表示的取样数据Di到改变检测电路202。取样数据Di的平均强度,或者称为中央瞬时,将会是最小的值。
步骤S704中,改变检测电路202接受第i个取样数据Di,和前一个取样数据Di-1比较来估计数据改变。如果没有不同,时序恢复方法循环绕回步骤S702,并且接收下一个取样数据Di+1,改变检测电路202重复执行步骤S704,比较取样数据Di和下一个取样数据Di+1。如果检测到数据改变,步骤S706中纪录电路204记录相对应的改变信息。改变信息可以是改变的时间位置Ti。
纪录电路204可以计数在每个时间位置Ti的改变数目作为决定数据Ci,并且和相对应的时间位置Ti一起记录决定数据Ci作为改变数据。纪录电路204也可以将在时间位置Ti的取样数据Di相加作为决定数据Ci,并且和相对应的时间位置Ti一起记录决定数据Ci作为改变数据。
步骤S708中,将数据改变的计数和一预定计数相比较,用以在初始相位产生器20中建立一可靠的数据改变的取样数目。如果数据改变的计数并未到达预定计数,时序恢复方法回到步骤S702取样更多取样数据Di。如果数据改变的计数到达预定计数,时序恢复方法到步骤S710中决定改变时间位置Tsw,其中改变时间位置Tsw最常发生数据改变。
在步骤S710中,使致能决定电路208乃根据改变信息以估计改变时间位置Tsw。当改变信息包括时间位置Ti和计数数据Ci时,决定电路208可以比较所有的决定数据Ci来决定最大计数结果Cmax,并代表最常改变的改变时间位置Tsw。当改变信息包括时间位置Ti和总和数据Ci时,决定电路208可以比较所有的决定数据Ci来决定最小总和结果Cmin,并代表最常改变的改变时间位置Tsw。
在步骤S712中,264产生初始相位Pini作为到相位产生器14的相位信号Psel0。既然数据改变会发生在改变时间位置Tsw,所以要产生初始相位Pini,使得输入信号Sin不会在改变时取样,以提供更正确的取样数据Di。
接下来步骤S714中,经由初始相位Pini选择取样信号Ssp,用以产生快速收敛的Mueller和Muller时序恢复。在这之后就不再需要相位信号Psel0,所以多路转换器22切换到从M&M时序恢复控制器12而来的相位信号Psel1。
步骤S716中,模拟数字转换器10用取样信号Ssp取样输入信号Sin,用以产生到M&M时序恢复控制器12的取样数据Di。在步骤S718中,继续时序恢复循环,该循环经过M&M时序恢复控制器12、多路转换器22、相位产生器14、和模拟数字转换器10的顺序,来选择下一次的取样信号Ssp。时序恢复方法在步骤S716和S718间替换,一直到时序恢复结束为止。
本发明虽以优选实施例公开如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围的情况下,可进行更动与修改,因此本发明的保护范围以所提出的权利要求所限定的范围为准。
Claims (14)
1.一种时序恢复电路,包括:
一转换器,用以根据一取样信号而将所接收的一输入信号转换为一连续取样数据;
一时序恢复控制器,耦接到该转换器,用以接收该连续取样数据以根据一初始信号决定该取样信号的取样相位;以及
一初始相位产生器,耦接到该转换器,用以检测所接收的该连续取样
数据的一改变以根据该改变决定该取样信号的一初始相位而能控制该取样信号。
2.如权利要求1所述的时序恢复电路,还包括一多路转换器,耦接到该时序恢复控制器和该初始相位产生器,根据该初始信号,将从该初始相位产生器而来的该初始相位,或从该时序恢复控制器而来的一相位选择信号,导入用以决定该取样信号。
3.如权利要求1所述的时序恢复电路,其中该初始相位产生器包括:
一强度电路,耦接到该初始相位产生器,相对于该取样数据的一平均强度,估计该取样数据的强度;
一改变检测电路,耦接到该强度电路,检测该取样数据的该改变;
一决定电路,耦接到该改变检测电路,根据该改变产生该初始相位;
一纪录电路,耦接到该改变检测电路和该决定电路,记录包括在一时间框内的该改变的一时间位置的一改变信息;以及
一计数器,耦接到该改变检测电路和该决定电路,计数该改变作为一改变计数,当该改变计数到达一目标计数后,使致能该决定电路。
4.如权利要求3所述的时序恢复电路,其中该纪录电路更计数在该时间位置的该改变作为决定数据,以及该决定电路根据该决定数据产生该初始相位。
5.如权利要求3所述的时序恢复电路,其中该纪录电路更计算在该时间位置的该取样数据的总和以作为决定数据,以及该决定电路根据该决定数据产生该初始相位。
6.如权利要求4所述的时序恢复电路,其中该决定电路更在该决定数据中决定一最大决定值,并且根据该最大决定值产生该初始相位。
7.如权利要求5所述的时序恢复电路,其中该决定电路更在所有该决定数据中决定一最小决定值,并且根据该最小决定值产生该初始相位。
8.一种时序恢复方法,包括:
根据一取样信号而将所接收的一输入信号转换为一连续取样数据;
接收该连续取样数据以检测该连续取样数据的一改变;
在一初始相位控制器中,根据该改变产生该取样信号的一初始相位,用以控制该取样信号;以及
在一时序恢复控制器中,用该初始相位控制的该取样数据,决定该取样信号。
9.如权利要求8所述的时序恢复方法,还包括:
根据一初始信号,将从该初始相位产生器而来的该初始相位,或从该时序恢复控制器而来的一相位选择信号导入,用以决定该取样信号。
10.如权利要求8所述的时序恢复方法,还包括:
记录包括在一时间框内的该改变的一时间位置的一改变信息;
计数该改变作为一改变计数;以及
当该改变计数到达一目标计数后,使致能该决定电路。
11.如权利要求10所述的时序恢复方法,还包括:
计数在该时间位置的该改变作为决定数据;以及
根据该决定数据产生该初始相位。
12.如权利要求10所述的时序恢复方法,还包括:
总和在该时间位置的该取样数据作为决定数据;以及
该决定电路根据该决定数据产生该初始相位。
13.如权利要求11所述的时序恢复方法,还包括:
在所有该决定数据中决定一最大决定数据;以及
根据该最大决定数据产生该初始相位。
14.如权利要求12所述的时序恢复方法,还包括:
在所有该决定数据中决定一最小决定数据;以及
根据该最小决定数据产生该初始相位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210077543.4A CN102684867B (zh) | 2005-09-26 | 2006-07-28 | 时序恢复的电路和方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/235,714 US7693243B2 (en) | 2005-09-26 | 2005-09-26 | Method and circuit for timing recovery |
US11/235,714 | 2005-09-26 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210077543.4A Division CN102684867B (zh) | 2005-09-26 | 2006-07-28 | 时序恢复的电路和方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1901440A true CN1901440A (zh) | 2007-01-24 |
Family
ID=37657197
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006101100089A Pending CN1901440A (zh) | 2005-09-26 | 2006-07-28 | 时序恢复的电路和方法 |
CN201210077543.4A Active CN102684867B (zh) | 2005-09-26 | 2006-07-28 | 时序恢复的电路和方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210077543.4A Active CN102684867B (zh) | 2005-09-26 | 2006-07-28 | 时序恢复的电路和方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7693243B2 (zh) |
CN (2) | CN1901440A (zh) |
TW (1) | TWI318051B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101488824B (zh) * | 2008-01-15 | 2013-03-27 | 瑞昱半导体股份有限公司 | 时序恢复电路及方法 |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7738200B2 (en) * | 2006-05-01 | 2010-06-15 | Agere Systems Inc. | Systems and methods for estimating time corresponding to peak signal amplitude |
US7489203B2 (en) * | 2006-08-24 | 2009-02-10 | Quantum Corporation | Noise tolerant phase locked loop |
US7933323B2 (en) * | 2006-09-29 | 2011-04-26 | Broadcom Corporation | Method and system for performing timing recovery in a digital communication system |
US8054931B2 (en) * | 2007-08-20 | 2011-11-08 | Agere Systems Inc. | Systems and methods for improved timing recovery |
US8254049B2 (en) * | 2007-08-20 | 2012-08-28 | Agere Systems Inc. | Systems and methods for improved synchronization between an asynchronously detected signal and a synchronous operation |
US8174784B2 (en) * | 2007-10-30 | 2012-05-08 | Agere Systems Inc. | Systems and methods for inter-location control of storage access |
US8014482B2 (en) * | 2007-11-26 | 2011-09-06 | Faraday Technology Corp. | Signal receiving circuit utilizing timing recovery parameter generating circuit |
KR101481203B1 (ko) | 2007-12-14 | 2015-01-09 | 엘에스아이 코포레이션 | 저장 디바이스에서 적응형 cbd 추정을 위한 시스템들 및 방법들 |
CN101743593B (zh) * | 2007-12-14 | 2013-07-17 | Lsi公司 | 使用伺服地址标记数据来控制飞行高度的***和方法 |
KR101481202B1 (ko) * | 2007-12-14 | 2015-01-09 | 엘에스아이 코포레이션 | 서보 데이터를 사용하는 플라이―하이트 제어를 위한 시스템들 및 방법들 |
US7813065B2 (en) * | 2008-04-29 | 2010-10-12 | Agere Systems Inc. | Systems and methods for acquiring modified rate burst demodulation in servo systems |
US7768437B2 (en) * | 2008-04-29 | 2010-08-03 | Agere Systems Inc. | Systems and methods for reducing the effects of ADC mismatch |
US7929237B2 (en) * | 2008-06-27 | 2011-04-19 | Agere Systems Inc. | Modulated disk lock clock and methods for using such |
WO2010014078A1 (en) * | 2008-07-28 | 2010-02-04 | Agere Systems Inc. | Systems and methods for variable compensated fly height measurement |
US8705673B2 (en) | 2008-09-05 | 2014-04-22 | Lsi Corporation | Timing phase detection using a matched filter set |
US8976913B2 (en) * | 2008-09-17 | 2015-03-10 | Lsi Corporation | Adaptive pattern dependent noise prediction on a feed forward noise estimate |
US8949701B2 (en) | 2008-09-23 | 2015-02-03 | Agere Systems Inc. | Systems and methods for low latency media defect detection |
US8243381B2 (en) | 2008-11-13 | 2012-08-14 | Agere Systems Inc. | Systems and methods for sector address mark detection |
US9305581B2 (en) | 2008-12-04 | 2016-04-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for memory efficient repeatable run out processing |
US8154972B2 (en) | 2009-06-24 | 2012-04-10 | Lsi Corporation | Systems and methods for hard disk drive data storage including reduced latency loop recovery |
US8174949B2 (en) * | 2009-07-02 | 2012-05-08 | Lsi Corporation | Systems and methods for format efficient timing recovery in a read channel |
CN101964654A (zh) | 2009-07-22 | 2011-02-02 | Lsi公司 | 用于高阶非对称性校正的***和方法 |
US8456775B2 (en) * | 2009-12-31 | 2013-06-04 | Lsi Corporation | Systems and methods for detecting a reference pattern |
US8566381B2 (en) | 2010-08-05 | 2013-10-22 | Lsi Corporation | Systems and methods for sequence detection in data processing |
US8237597B2 (en) | 2010-09-21 | 2012-08-07 | Lsi Corporation | Systems and methods for semi-independent loop processing |
US8566378B2 (en) | 2010-09-30 | 2013-10-22 | Lsi Corporation | Systems and methods for retry sync mark detection |
US8614858B2 (en) | 2010-11-15 | 2013-12-24 | Lsi Corporation | Systems and methods for sync mark detection metric computation |
US8498072B2 (en) | 2010-11-29 | 2013-07-30 | Lsi Corporation | Systems and methods for spiral waveform detection |
US8526131B2 (en) | 2010-11-29 | 2013-09-03 | Lsi Corporation | Systems and methods for signal polarity determination |
US8411385B2 (en) | 2010-12-20 | 2013-04-02 | Lsi Corporation | Systems and methods for improved timing recovery |
US8325433B2 (en) | 2011-01-19 | 2012-12-04 | Lsi Corporation | Systems and methods for reduced format data processing |
US8261171B2 (en) | 2011-01-27 | 2012-09-04 | Lsi Corporation | Systems and methods for diversity combined data detection |
US8749908B2 (en) | 2011-03-17 | 2014-06-10 | Lsi Corporation | Systems and methods for sync mark detection |
US8565047B2 (en) | 2011-04-28 | 2013-10-22 | Lsi Corporation | Systems and methods for data write loopback based timing control |
US8665544B2 (en) | 2011-05-03 | 2014-03-04 | Lsi Corporation | Systems and methods for servo data detection |
US8874410B2 (en) | 2011-05-23 | 2014-10-28 | Lsi Corporation | Systems and methods for pattern detection |
US8498071B2 (en) | 2011-06-30 | 2013-07-30 | Lsi Corporation | Systems and methods for inter-track alignment |
US8669891B2 (en) | 2011-07-19 | 2014-03-11 | Lsi Corporation | Systems and methods for ADC based timing and gain control |
US8780476B2 (en) | 2011-09-23 | 2014-07-15 | Lsi Corporation | Systems and methods for controlled wedge spacing in a storage device |
US8773811B2 (en) | 2011-12-12 | 2014-07-08 | Lsi Corporation | Systems and methods for zone servo timing gain recovery |
US8681444B2 (en) | 2012-06-07 | 2014-03-25 | Lsi Corporation | Multi-zone servo processor |
US8625216B2 (en) | 2012-06-07 | 2014-01-07 | Lsi Corporation | Servo zone detector |
US8564897B1 (en) | 2012-06-21 | 2013-10-22 | Lsi Corporation | Systems and methods for enhanced sync mark detection |
US9019641B2 (en) | 2012-12-13 | 2015-04-28 | Lsi Corporation | Systems and methods for adaptive threshold pattern detection |
US9053217B2 (en) | 2013-02-17 | 2015-06-09 | Lsi Corporation | Ratio-adjustable sync mark detection system |
US9196297B2 (en) | 2013-03-14 | 2015-11-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced sync mark mis-detection protection |
US9275655B2 (en) | 2013-06-11 | 2016-03-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Timing error detector with diversity loop detector decision feedback |
US10152999B2 (en) | 2013-07-03 | 2018-12-11 | Avago Technologies International Sales Pte. Limited | Systems and methods for correlation based data alignment |
US9129650B2 (en) | 2013-07-25 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with frequency division multiplexing |
US9129646B2 (en) | 2013-09-07 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with mixed synchronization |
US9323625B2 (en) | 2013-11-12 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for lost synchronization data set reprocessing |
US9224420B1 (en) | 2014-10-02 | 2015-12-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Syncmark detection failure recovery system |
TWI656743B (zh) * | 2017-10-19 | 2019-04-11 | 創意電子股份有限公司 | 取樣相位調整裝置及其調整方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5258933A (en) * | 1992-08-27 | 1993-11-02 | Quantum Corporation | Timing control for PRML class IV sampling data detection channel |
US6266366B1 (en) * | 1998-04-30 | 2001-07-24 | Mysticom Ltd. | Digital base-band receiver with pipeline processor |
US6795515B1 (en) * | 2000-04-11 | 2004-09-21 | International Business Machines Corporation | Method and apparatus for locating sampling points in a synchronous data stream |
GB2385728B (en) * | 2002-02-26 | 2006-07-12 | Fujitsu Ltd | Clock recovery circuitry |
CN1307566C (zh) * | 2003-10-29 | 2007-03-28 | 威盛电子股份有限公司 | 时钟及数据恢复电路 |
TWI236260B (en) * | 2004-05-04 | 2005-07-11 | Rdc Semiconductor Co Ltd | Timing recovery method and device for joining prefilter and feed-forward equalizer function |
-
2005
- 2005-09-26 US US11/235,714 patent/US7693243B2/en active Active
-
2006
- 2006-05-04 TW TW095115887A patent/TWI318051B/zh active
- 2006-07-28 CN CNA2006101100089A patent/CN1901440A/zh active Pending
- 2006-07-28 CN CN201210077543.4A patent/CN102684867B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101488824B (zh) * | 2008-01-15 | 2013-03-27 | 瑞昱半导体股份有限公司 | 时序恢复电路及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102684867B (zh) | 2016-03-09 |
US7693243B2 (en) | 2010-04-06 |
TWI318051B (en) | 2009-12-01 |
CN102684867A (zh) | 2012-09-19 |
US20070071152A1 (en) | 2007-03-29 |
TW200713825A (en) | 2007-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1901440A (zh) | 时序恢复的电路和方法 | |
CN1093341C (zh) | 多级干扰消除器及该干扰消除器中的实验判定方法 | |
CN1992578A (zh) | 过采样接收机的自适应接收技术 | |
CN1197427C (zh) | 用于快速wcdma获取的方法和设备 | |
CN1153387C (zh) | 正交频分复用接收装置 | |
CN1168241C (zh) | 用于在码分多址通信***中进行代码同步捕获的方法和装置 | |
CN1271814C (zh) | 对相位控制进行采样的方法 | |
CN1878008A (zh) | 突发噪声抑制装置 | |
CN102457261B (zh) | 无干扰过采样时钟和数据恢复 | |
CN1592130A (zh) | Cdma接收装置及其方法和程序以及程序记录媒体 | |
CN1172543C (zh) | 波形均衡器、移动台、基站、及移动通信*** | |
CN1239384A (zh) | 无限选呼接收机 | |
CN1286545A (zh) | 便携式终端 | |
CN1175695C (zh) | 移动通信终端 | |
CN1216191A (zh) | 同步信号检测装置 | |
CN1237719C (zh) | 消除控制电路接收的信号中的自抖动的锁相环电路和方法 | |
CN1309190C (zh) | 使用差分码移键控的扩展频谱通信*** | |
CN1574006A (zh) | 用于检测二进制数据的装置和方法 | |
CN1799198A (zh) | 用于再现信息的比特检测装置和设备 | |
CN1118995C (zh) | 四相频移键控接收机和判断其中信号的方法 | |
CN1306711C (zh) | 可变长度代码译码装置以及译码方法 | |
CN1885746A (zh) | 多普勒频率检测器和多普勒频率估计方法 | |
CN1206181A (zh) | 具有全周期补偿功能的光盘读装置及其操作方法 | |
CN1874417A (zh) | Pll控制电路及其控制方法 | |
CN1929310A (zh) | 相位检测装置及其方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20070124 |