CN1901375A - 具有双调谐单元的线性锁相环路 - Google Patents
具有双调谐单元的线性锁相环路 Download PDFInfo
- Publication number
- CN1901375A CN1901375A CNA2006100681817A CN200610068181A CN1901375A CN 1901375 A CN1901375 A CN 1901375A CN A2006100681817 A CNA2006100681817 A CN A2006100681817A CN 200610068181 A CN200610068181 A CN 200610068181A CN 1901375 A CN1901375 A CN 1901375A
- Authority
- CN
- China
- Prior art keywords
- controlled oscillator
- voltage controlled
- signal
- linear phase
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009977 dual effect Effects 0.000 title description 2
- 238000000034 method Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000010354 integration Effects 0.000 description 17
- 230000008859 change Effects 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
线性PLL包括具有第一和第二调谐单元的VCO。第一调谐单元依照输入信号和VCO信号之间的相位误差的比例被调整并且第二调谐单元通过相位误差的积分函数被调整。通过使用依照相位误差的比例和通过相位误差的积分函数被分开调整的分开的调谐单元配置VCO,线性PLL的3dB带宽频率主要依赖于相位检测器增益和从比例调整贡献的VCO增益。具有分开的比例和积分调谐单元的线性PLL能被设计成在相对大的频率范围展示相对恒定的增益。
Description
技术领域
本发明涉及线性锁相环路。
背景技术
锁相环路(PLL)用于数据通信和电信应用以锁定信号的频率和相位。特别地,单片PLL经常用于时钟和数据恢复(CDR)应用。典型的单片PLL包括相位检测器、电荷泵、环路滤波器和产生VCO信号的压控振荡器(VCO)。用于CDR的单片PLL典型地被分成两类:线性PLL,其使用Hogge类型的线性相位检测器,或者二元或“开关式(bang-bang)”PLL,其使用Alexander类型的二元相位检测器。
PLL的一个性能特性是3分贝(dB)带宽频率。3dB带宽频率是频率范围的度量,在其中PLL能够跟踪输入信号的频率变化。对于典型的线性PLL,3dB带宽频率是相位检测器增益、电荷泵增益、VCO增益、和环路零阻抗的函数。相位检测器增益、电荷泵增益、和环路零阻抗各能变化±20%,而VCO增益经常变化5到1或者更多。当使用谐振电感电容(LC)类型VCO时,在VCO增益中的广阔变化是起因于单片可变电容器(即可变电抗器)的非线性电容-电压特性和在VCO的LC槽路电容上的VCO频率的平方根倒数依赖性。
在具有LC类型VCO线性PLL中的VCO增益变化能够通过限制用来调谐VCO的电压范围被减少。在限制电压调谐范围减少VCO增益中的变化的同时,也限制了能够调谐VCO的频率范围,因此,在VCO增益中的变化幅度和VCO的频率范围之间有一个折衷。
由于这样,需要的是展示相对恒定的增益和广阔的频率调谐范围的线性PLL。
发明内容
线性PLL包括具有第一和第二调谐单元的VCO。第一调谐单元依照在输入信号和VCO信号之间的相位误差的比例被调整并且第二调谐单元通过相位误差的积分函数被调整。通过以分开的调谐单元配置VCO,线性PLL的3dB带宽频率主要依赖于相位检测器增益和由比例调整贡献的VCO增益,所述分开的调谐单元依照相位误差的比例和通过相位误差的积分函数分开地被调整。具有分开的比例和积分调谐单元的线性PLL在一个相对大的频率范围内展示相对恒定的增益。
本发明的其它方面和优点将结合附图从下面的详细描述中变得明显,通过本发明原理的示例方式来说明。
附图说明
图1描绘了根据本发明的一个实施例的包括线性相位检测器、比例信号路径、积分信号路径和VCO的线性PLL。
图2描绘了LC类型VCO的槽路电路,其能结合到图1的线性PLL。
图3是在频域中图1和2的线性PLL的函数表达式。
图4A是具有单一调谐单元的线性PLL和如上述参考图1和2的具有第一和第二调谐单元的线性PLL的频率-积分的VCO调谐信号电压图。
图4B是具有单一调谐单元的线性PLL和如上述参考图1和2的具有第一和第二调谐单元的线性PLL的增益-积分的VCO调谐信号电压图。
图4C是具有单一调谐单元的线性PLL和如上述参考图1和2的具有第一和第二调谐单元的线性PLL的相对增益-积分的VCO调谐信号电压图。
图5是具有单一调谐单元的线性PLL和如上述参考图1和2的具有第一和第二调谐单元的线性PLL的相对增益-频率图。
图6描绘了图1的包括在相位检测器和第一调谐单元之间的电压增益块的线性PLL的实施例。
图7是用于操作包括根据本发明的实施例的VCO的线性PLL的方法的处理流程图。
整个描述中类似的附图标记用来标识类似的单元。
具体实施方式
锁相环路(PLL)的任务是将压控振荡器(VCO)信号的相位和频率锁定到一个信号,在此称为输入信号。根据本发明,线性PLL包括具有第一和第二调谐单元的VCO。第一调谐单元依照在输入信号和VCO信号之间的相位误差的比例被调整,并且第二调谐单元通过相位误差的积分函数被调整。
图1描绘了包括线性相位检测器102、第一信号路径104(在此称为“比例”信号路径)、第二信号路径106(在此称为“积分”信号路径)和VCO108的线性PLL 100。在图1的实施例中,VCO是电感电容(LC)类型的VCO,其包括第一和第二调谐单元110和112并且其能如下所述被调整以将VCO信号的相位和频率锁定到输入信号。
参考图1,线性相位检测器102被连接以从信号源(未示出)接收输入信号和从VCO 108接收VCO信号(VCOout)的一部分。输入信号携带要被恢复的数据和时钟信息。作为线性PLL操作的一部分,线性相位检测器比较输入信号的过渡和VCO信号的过渡并生成代表在输入信号和VCO信号之间的相位误差的符号和幅度的输出信号。符号指示输入信号的相位是超前或滞后于VCO信号的相位。在图1的实施例中,线性相位检测器是Hogge类型的相位检测器,其依照在输入信号和VCO信号之间的相位误差的比例产生输出电压(Vpd)。线性相位检测器的输出被提供给线性PLL 100的比例信号路径104和积分信号路径106。
线性PLL 100的比例信号路径104包括在线性相位检测器102和VCO 108之间的信号连接116。在图1的实施例中,比例信号路径提供在线性相位检测器和VCO的第一调谐单元110之间的直接信号连接。比例信号路径使第一VCO调谐信号(称为比例的VCO调谐信号)能直接地从线性相位检测器提供给第一调谐单元。比例VCO调谐信号(在图1标识为Vtp)与在输入信号和VCO信号之间的瞬时相位误差成比例(在图1的示例中,Vpd=Vtp)。那就是说,比例VCO调谐信号表示通过线性相位检测器测量的瞬时相位误差。比例VCO调谐信号被用来依照在输入信号和VCO信号之间的瞬时相位误差的比例调整VCO的第一调谐单元。比例信号路径也可能包括极点或低通滤波器。同环路带宽比较,极点或低通滤波器有足够高的频率以致极点或低通滤波器并不显著影响PLL的动态。因此,即使比例信号路径包括极点或低通滤波器,当同来自积分信号路径106的VCO调谐信号比较时,比例信号路径将仍然提供被认为同相位误差成比例的VCO调谐信号。
线性PLL的积分信号路径包括电荷泵120和环路滤波器122。积分信号路径通过电荷泵和环路滤波器将线性相位检测器102连接到VCO108的第二调谐单元。参考积分信号路径,来自线性相位检测器的输出信号(如Vpd)被提供给电荷泵。电荷泵响应来自线性相位检测器的输出信号而提供充电电流给环路滤波器。由电荷泵生成的充电电流同来自线性相位检测器的输出信号成比例。充电电流被施加到环路滤波器,其包括电容器124表示的电容(C0)。响应来自电荷泵和环路滤波器电容的充电电流,第二VCO调谐信号(称为积分VCO调谐信号)被生成。因为环路滤波器,积分VCO调谐信号(在图1中标识为Vti)是在输入信号和VCO信号之间的相位误差的积分函数。那就是说,积分的VCO调谐信号表示在积分时间相位误差的积分。积分的VCO调谐信号被用来调整VCO的第二调谐单元。积分信号路径、积分的VCO调谐信号和第二调谐单元允许VCO按照相位误差的积分函数被调谐。
在图1中描绘的线性PLL100的操作含有响应来自比例和积分信号路径104和106的反馈而调谐VCO 108。为了描述的目的在VCO开始,VCO接收来自比例和积分信号路径的比例和积分的VCO调谐信号(分别是Vtp和Vti)并且产生VCO信号(VCOout)作为输出。VCO信号(VCOout)的一部分被反馈到线性相位检测器102,如通过反馈连接128所指示的一样。线性相位检测器比较输入信号的相位与VCO信号的相位并且生成作为依照在输入信号和VCO信号之间的相位误差的比例的输出信号(如Vpd)。来自线性相位检测器的输出信号被提供给比例和积分信号路径并且相应的比例和积分VCO调谐信号被用来调整VCO的第一和第二调谐单元110和112。如上所述,VCO 108的第一调谐单元110允许VCO依照相位误差的比例被调谐,并且VCO的第二调谐单元112允许VCO按照相位误差的积分函数被调谐。
图2描绘了图1的LC类型VCO 108的槽路电路130的实施例。槽路电路包括由电感器132代表的电感(L)和第一和第二调谐单元134和136。在图2的实施例中,第一和第二调谐单元是压变电容器(也被称为可变电抗器)。第一调谐单元134是响应比例VCO调谐信号(Vtp)被调谐的可变电抗器,以及第二调谐单元136是响应积分的VCO调谐信号(Vti)被调谐的可变电抗器。尽管图2描绘了具有第一和第二调谐单元的VCO的一个示例,第一和第二调谐单元能是响应调谐信号能改变VCO频率的任何部件或电路。
图1和2的线性PLL 100的3dB带宽频率的计算现在参考图3被描述。图3是在频域中图1和2的线性PLL的函数表达式。这种表达式包括逻辑加法器140和142,并且方便用于描述3dB频带频率计算。尽管更高阶极点可能呈现,它们对于3dB带宽频率计算不重要。描绘在图3中的术语被定义如下:
·in=输入相位
·out=输出相位
·Kpd=相位检测器增益144(伏/2π误差弧度)
·GMcp=电荷泵互导146(安/伏)
·1/sC=环路滤波器的传递函数
·GMcp/sC=从电荷泵的输入到VCO的输入的传递函数,包括电荷泵和积分电容器C
·Kvco,p=从比例信号路径贡献的VCO增益148[赫/伏]
·Kvco,i=从积分信号路径贡献的VCO增益150[赫/伏]
·Kvco/s=VCO的传递函数,频率积分以得到相位
解从图3的函数表达式的环路方程得到下列传递函数out/out:
环路方程(1)是第二阶环路的方程。
在一些应用(例如,满足SONET抖动峰化规范)中,需要线性PLL高度稳定。基本上,为了接近3dB带宽频率以下的二十倍频,线性PLL应该查看第一阶。因为线性PLL查看第一阶,从积分信号路径贡献的增益(被定义为(Kpd·GMcp·Kvco,i)/(s·C))同从比例信号路径贡献的增益(被定义为Kpd·Kvco,p)比较必须是小的。在从积分信号路径贡献的增益同从比例信号路径贡献的增益比较是小的频率处,环路方程简化为:
方程(2)是简单低通滤波器的形式。使用方程(2)解3dB带宽频率得到:
从方程(3),能看到图1和2的线性PLL的3dB带宽频率(f3db)仅仅依赖于相位检测器增益(Kpd)和从比例信号路径贡献的VCO增益(Kvco,p)。在传统的时钟和数据恢复(CDR)线性PLL结构中,VCO有来自积分信号路径的单一信号输入和响应相位误差的积分函数而被调整的单一的调谐单元。因为环路滤波器包含积分和零点,传统CDR线性PLL的3dB带宽频率依赖于相位检测器增益(Kpd)、电荷泵互导(GMcp)、VCO增益(Kvco,i)和环路零阻抗,所有这些导致PLL增益响应不一致。参考图1和2的上述PLL更容易设计用于至少对于Kvco,p相对恒定的增益,其设置3dB带宽频率。
参考图1和2描述的线性PLL在从比例信号路径贡献的增益(Kpd·Kvco,p)等于从积分信号路径贡献的增益(Kpd·GMcp·Kvco,i)/(s·C)的频率上有一个零点。这发生在:
零点的频率对于控制抖动峰化是重要的。零点的频率应该近似地低于3dB带宽频率二十倍或更多,或者过度峰化将发生。
如方程(3)所示,用于图1和2的线性PLL的3dB带宽频率仅仅依赖于相位检测器增益(Kpd)和来自比例信号路径104的VCO增益(Kvco,p),因此第一调谐单元110应当工作在相对恒定的增益的区域内。因为线性相位检测器102在环路被锁定时引起VCO频率没有调整(因为相位检测器的输出同相位误差成比例并且当环路被锁定时没有相位误差),第一调谐单元在锁定情形下应当有恒定的偏置点。在具有有单个调谐单元的VCO的传统CDR线性PLL中,单个调谐单元有被调整以取得以取得正确频率的偏置点。使用上面参考图1和2描述的线性PLL,频率调整(通过积分信号路径)从比例信号路径被分开。
因为从比例信号路径104贡献的增益依赖于在LC类型VCO中的总电容,所以增益不随频率改变。这是因为频率通过来自积分信号路径的积分的VCO调谐信号(Vtune,i)被调整,其在LC类型VCO中调整总电容。第一调谐单元电容和第二调谐单元电容的比率能被调整以在增益的变化和频率覆盖范围之间折衷。如果第一调谐单元占据了总电容的大部分,那么增益相对平坦,但是调谐范围相对小。相反地,如果第一调谐单元是总电容的一小部分,那么增益变化更大,但是频率调谐范围相对大。
图4A-4C是具有单一调谐单元的线性PLL和如上述参考图1和2的具有第一和第二调谐单元的线性PLL的频率、增益、和相对增益-积分的VCO调谐信号电压图。常规单一调谐单元PLL的图由附图标记200标识。对于具有第一和第二调谐单元的线性PLL,有关于第一调谐单元和第二调谐单元之间的电容的比率是80∶20、60∶40、40∶60和20∶80情况的四个分开图形(这些图对应地由附图标记80、60、40和20标识)。如在图中所示,专用于第一调谐单元(比例信号路径)的电容越大,相对增益的变化越小,但频率变化范围也越小。
图5是具有常规的单一调谐单元的线性PLL(由附图标记200标识)和如上述参考图1和2的具有第一和第二调谐单元的线性PLL的相对增益-频率图。如同4A-4C一样,对于具有第一和第二调谐单元的PLL,有关于第一调谐单元和第二调谐单元之间的电容比率是80∶20、60∶40、40∶60和20∶80情况的四个分开的图(这些图对应地由附图标记80、60、40和20标识)。该图说明了图1和2的线性PLL产生比具有单个调谐单元的线性PLL更恒定的增益分布图。特别地,对于专用于第一调谐单元(比例信号路径)的总电容的20%,线性PLL有比任何其它描绘的情况有更恒定的增益-频率。对于20%的整个范围的情况,相对变化大约为2∶1。对于相同的频率范围,常规单一调谐单元配置有5∶1的变化。
应该指出的是,当两个调谐单元被如上述使用时,增益的绝对值减小。参考图6,在一个实施例中,失去的增益通过在线性相位检测器102和第一调谐单元110之间增加电压增益块160(如放大器)被修复。线性电压增益块在单片电路中容易实现。
参考图1和6描述的实施例中,积分信号路径包括电荷泵120和环路滤波器122来对相位检测器输出电压(Vpd)进行积分。在替代的实施例中,不同的一个单元或若干单元(如数字向上/向下计数器)能用以对相位检测器输出电压进行积分来产生积分的VCO调谐信号(Vti)。
图7是用于操作根据本发明的实施例的包括VCO的线性PLL的方法的处理流程图。在块170,在输入信号和VCO信号之间的相位误差被确定。在块172,VCO的第一调谐单元依照在输入信号和VCO信号之间的相位误差的比例被调整。在块174,VCO的第二调谐单元响应在输入信号和VCO信号之间的相位误差的积分函数被调整。
尽管根据本发明的特定实施例已经被描述和说明,本发明不限于如此描述和说明的特定的形式和部件的排列。本发明仅仅由权利要求书限定。
Claims (20)
1.一种线性锁相环路,包含:
压控振荡器,包含第一和第二调谐单元,所述压控振荡器生成压控振荡器信号;
线性相位检测器,被配置以确定在输入信号和所述压控振荡器信号之间的相位误差;
第一信号路径,在所述线性相位检测器和所述第一调谐单元之间,所述第一信号路径提供第一压控振荡器调谐信号给所述第一调谐单元,所述第一压控振荡器调谐信号同在所述输入信号和所述压控振荡器信号之间的相位误差成比例;以及
第二信号路径,在所述线性相位检测器和所述第二调谐单元之间,所述第二信号路径提供第二压控振荡器调谐信号给所述第二调谐单元,所述第二压控振荡器调谐信号是在所述输入信号和所述压控振荡器信号之间的相位误差的积分函数。
2.如权利要求1所述的线性锁相环路,其中所述压控振荡器包含具有包含第一和第二可变电抗器的所述第一和第二调谐单元的电感电容类型压控振荡器。
3.如权利要求2所述的线性锁相环路,其中所述电感电容类型压控振荡器的整个电容分布在所述第一和第二可变电抗器以建立在增益和频率调谐范围之间的期望的平衡。
4.如权利要求1所述的线性锁相环路,其中所述第二信号路径包括电荷泵和环路滤波器。
5.如权利要求4所述的线性锁相环路,其中所述第一和第二调谐单元包含第一和第二可变电抗器。
6.如权利要求5所述的线性锁相环路,其中所述第一和第二可变电抗器具有对应的电容,后者其大小适合在增益和频率调谐范围之间建立期望的平衡。
7.如权利要求1所述的线性锁相环路,其中所述压控振荡器包含具有包含第一和第二可变电抗器的所述第一和第二调谐单元的电感电容类型压控振荡器,并且其中所述第二信号路径包括电荷泵和环路滤波器。
8.如权利要求1所述的线性锁相环路,其中所述比例信号路径包括在所述相位检测器和所述第一调谐单元之间的放大器。
9.一种用于操作线性锁相环路的方法,所述线性锁相环路包括包含第一调谐单元和第二调谐单元的压控振荡器,所述方法包含:
确定在输入信号和压控振荡器信号之间的相位误差;
依照在所述输入信号和所述压控振荡器信号之间的相位误差的比例调整所述第一调谐单元;以及
响应在所述输入信号和所述压控振荡器信号之间相位误差的积分函数调整所述第二调谐单元。
10.如权利要求9所述的方法,其中调整所述第一和第二调谐单元包含调整所述第一和第二调谐单元的电容。
11.如权利要求9所述的方法,其中调整所述第一和第二调谐单元包含调整电感电容类型压控振荡器的第一和第二可变电抗器的电容。
12.如权利要求9所述的方法,进一步包含配置所述第一和第二调谐单元的对应的电容以建立在增益和调谐范围之间的期望的平衡。
13.如权利要求9所述的方法,其中调整所述第一调谐单元包含调整第一可变电抗器的电容,并且其中调整所述第二调谐单元包含调整第二可变电抗器的电容。
14.如权利要求9所述的方法,进一步包含增加代表在所述输入信号和所述压控振荡器信号之间的相位误差的输出信号的电压并且使用具有所增加的电压的输出信号以调整所述第一调谐单元。
15.一种线性锁相环路,包含:
压控振荡器,包含第一和第二可变电抗器,所述压控振荡器生成压控振荡器信号;
线性相位检测器,被配置以确定在输入信号和所述压控振荡器信号之间的相位误差;
第一信号路径,在所述线性相位检测器和所述第一可变电抗器之间,所述第一信号路径提供第一压控振荡器调谐信号给所述第一电抗器,所述第一压控振荡器调谐信号同在所述输入信号和所述压控振荡器信号之间的相位误差成比例;以及
第二信号路径,在所述线性相位检测器和所述第二调谐单元之间,所述第二信号路径包括环路滤波器,所述第二信号路径提供第二压控振荡器调谐信号给所述第二电抗器,所述第二压控振荡器调谐信号是在所述输入信号和所述压控振荡器信号之间的相位误差的积分函数。
16.如权利要求15所述的线性锁相环路,其中所述压控振荡器包含电感电容类型的压控振荡器。
17.如权利要求16所述的线性锁相环路,其中所述电感电容类型的整个电容分布在所述第一和第二可变电抗器之间以建立在增益和频率调谐范围之间的期望的平衡。
18.如权利要求15所述的线性锁相环路,其中所述第一和第二可变电抗器有对应的电容,后者其大小适于建立在增益和频率调谐范围之间的期望的平衡。
19.如权利要求15所述的线性锁相环路,其中所述第一信号路径包括在所述线性相位检测器和所述第一调谐单元之间的电压增益块。
20.如权利要求15所述的线性锁相环路,其中所述第二信号路径包括在所述线性相位检测器和所述环路滤波器之间的电荷泵。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/084,376 US7315217B2 (en) | 2005-03-18 | 2005-03-18 | Linear phase-locked loop with dual tuning elements |
US11/084376 | 2005-03-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1901375A true CN1901375A (zh) | 2007-01-24 |
CN1901375B CN1901375B (zh) | 2011-01-26 |
Family
ID=36293027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006100681817A Expired - Fee Related CN1901375B (zh) | 2005-03-18 | 2006-03-17 | 具有双调谐单元的线性锁相环路及操作线性锁相环路的方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7315217B2 (zh) |
JP (1) | JP2006262489A (zh) |
CN (1) | CN1901375B (zh) |
DE (1) | DE102006012428A1 (zh) |
GB (1) | GB2424325A (zh) |
TW (1) | TW200635233A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101622783B (zh) * | 2007-03-06 | 2011-12-07 | 日本电波工业株式会社 | 高频用电压控制振荡电路 |
CN103138751A (zh) * | 2011-11-25 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 锁相环 |
CN103297041A (zh) * | 2012-02-28 | 2013-09-11 | 株式会社巨晶片 | 锁相环 |
CN107026646A (zh) * | 2016-01-06 | 2017-08-08 | 恩智浦有限公司 | 数字锁相环 |
CN107431488A (zh) * | 2015-03-10 | 2017-12-01 | 高通股份有限公司 | 锁相环(pll)架构 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006041804B4 (de) * | 2006-09-06 | 2014-04-03 | Infineon Technologies Ag | Phasengekoppelter Regelkreis |
JP4573909B2 (ja) * | 2007-03-23 | 2010-11-04 | 富士通セミコンダクター株式会社 | 論理シミュレーション方法及び論理シミュレーション装置 |
US8373510B2 (en) * | 2008-04-21 | 2013-02-12 | International Business Machines Corporation | Programmable filter for LC tank voltage controlled oscillator (VCO), design structure and method thereof |
KR101003143B1 (ko) * | 2009-05-13 | 2010-12-21 | 주식회사 하이닉스반도체 | 반도체 집적 회로 |
CN103684434A (zh) * | 2013-12-19 | 2014-03-26 | 复旦大学 | 基于边沿线性化技术的25Gbps数据时钟恢复电路 |
JP6605988B2 (ja) * | 2016-02-26 | 2019-11-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR102577232B1 (ko) | 2016-11-28 | 2023-09-11 | 삼성전자주식회사 | 하이브리드 클럭 데이터 복원 회로 및 수신기 |
CN107911113B (zh) * | 2017-10-31 | 2021-01-12 | 北京集创北方科技股份有限公司 | 时钟数据恢复电路及其环路带宽调节方法、处理器 |
CN111817715B (zh) * | 2020-09-08 | 2021-02-23 | 深圳市汇顶科技股份有限公司 | 锁相方法及相关锁相环、芯片及电子装置 |
WO2022051904A1 (zh) * | 2020-09-08 | 2022-03-17 | 深圳市汇顶科技股份有限公司 | 锁相方法及相关锁相环、芯片及电子装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3805183A (en) * | 1972-11-06 | 1974-04-16 | Microwave Inc | Dual bandwidth phase lock loop |
JPH01218214A (ja) | 1988-02-26 | 1989-08-31 | Nec Corp | 位相同期発振回路 |
DE3806461A1 (de) | 1988-03-01 | 1989-09-14 | Licentia Gmbh | Split-loop-filter |
US4942370A (en) * | 1988-04-08 | 1990-07-17 | Ricoh Company, Ltd. | PLL circuit with band width varying in accordance with the frequency of an input signal |
JPH07170178A (ja) * | 1993-09-10 | 1995-07-04 | Sun Microsyst Inc | Pll減衰回路 |
US5740213A (en) * | 1994-06-03 | 1998-04-14 | Dreyer; Stephen F. | Differential charge pump based phase locked loop or delay locked loop |
US5973519A (en) * | 1997-01-20 | 1999-10-26 | Nec Corporation | Voltage controlled oscillator circuit capable of switching between oscillation frequency bands |
US5821789A (en) | 1997-01-28 | 1998-10-13 | Industrial Technology Research Institution | Fast switching phase-locked loop |
US5870003A (en) * | 1997-10-03 | 1999-02-09 | International Business Machines Corporation | High frequency phase-locked loop circuit having reduced jitter |
JP3356136B2 (ja) * | 1999-10-19 | 2002-12-09 | 日本電気株式会社 | Pll回路 |
US6614316B2 (en) * | 2001-04-05 | 2003-09-02 | International Business Machines Corporation | Fractional integration and proportional multiplier control to achieve desired loop dynamics |
US6693496B1 (en) * | 2002-03-13 | 2004-02-17 | Genesis Microchip Inc. | Method and system for low power, low jitter, wide range, self-adaptive multi-frequency phase locked loop |
US7009456B2 (en) * | 2003-08-04 | 2006-03-07 | Agere Systems Inc. | PLL employing a sample-based capacitance multiplier |
US7019571B2 (en) * | 2004-03-31 | 2006-03-28 | Silicon Laboratories, Inc. | Frequency synthesizer for a wireless communication system |
-
2005
- 2005-03-18 US US11/084,376 patent/US7315217B2/en not_active Expired - Fee Related
- 2005-11-11 TW TW094139605A patent/TW200635233A/zh unknown
-
2006
- 2006-03-17 CN CN2006100681817A patent/CN1901375B/zh not_active Expired - Fee Related
- 2006-03-17 DE DE102006012428A patent/DE102006012428A1/de not_active Withdrawn
- 2006-03-17 GB GB0605480A patent/GB2424325A/en not_active Withdrawn
- 2006-03-20 JP JP2006076477A patent/JP2006262489A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101622783B (zh) * | 2007-03-06 | 2011-12-07 | 日本电波工业株式会社 | 高频用电压控制振荡电路 |
CN103138751A (zh) * | 2011-11-25 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 锁相环 |
CN103297041A (zh) * | 2012-02-28 | 2013-09-11 | 株式会社巨晶片 | 锁相环 |
CN103297041B (zh) * | 2012-02-28 | 2017-08-29 | 株式会社巨晶片 | 锁相环电路 |
CN107431488A (zh) * | 2015-03-10 | 2017-12-01 | 高通股份有限公司 | 锁相环(pll)架构 |
CN107431488B (zh) * | 2015-03-10 | 2020-03-31 | 高通股份有限公司 | 锁相环(pll)架构 |
CN107026646A (zh) * | 2016-01-06 | 2017-08-08 | 恩智浦有限公司 | 数字锁相环 |
CN107026646B (zh) * | 2016-01-06 | 2022-05-31 | 恩智浦有限公司 | 数字锁相环 |
Also Published As
Publication number | Publication date |
---|---|
TW200635233A (en) | 2006-10-01 |
DE102006012428A1 (de) | 2006-09-28 |
GB2424325A (en) | 2006-09-20 |
US7315217B2 (en) | 2008-01-01 |
JP2006262489A (ja) | 2006-09-28 |
CN1901375B (zh) | 2011-01-26 |
GB0605480D0 (en) | 2006-04-26 |
US20060208805A1 (en) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1901375A (zh) | 具有双调谐单元的线性锁相环路 | |
Lee et al. | A 155-MHz clock recovery delay-and phase-locked loop | |
AU637237B2 (en) | Frequency synthesizer | |
CN1893276A (zh) | 具有独立比例路径的时钟数据恢复回路 | |
CN101262225B (zh) | 锁相环频率合成器 | |
EP3269040B1 (en) | Phase locked loop (pll) architecture | |
US7538622B2 (en) | Multiple reference frequency fractional-N PLL (phase locked loop) | |
CN1543075A (zh) | 压控振荡器的捕获范围控制机构 | |
US9893876B2 (en) | Phase locked loop with reduced noise | |
US20060139109A1 (en) | PLL-based frequency synthesizer | |
US7148759B2 (en) | Phase-locked loop circuit | |
CN114499512A (zh) | 双环路锁相环 | |
JP2844390B2 (ja) | パラメータに寛容なpllシンセサイザ | |
CN86103137A (zh) | 电子调谐式fm接收机 | |
US7741919B2 (en) | Architecture for maintaining constant voltage-controlled oscillator gain | |
US7023249B1 (en) | Phase locked loop with low phase noise and fast tune time | |
GB2288502A (en) | Voltage controlled oscillator | |
CN103404031B (zh) | 锁相环控制电压确定 | |
CN114157294A (zh) | 模拟鉴相器与数字鉴频器合作捕获的低相噪频率合成器 | |
CN1310430C (zh) | 锁相环电路 | |
US20080284526A1 (en) | Tuning circuit and method | |
CN1726640A (zh) | 可调谐跟踪滤波器 | |
CN1639980A (zh) | 锁相环电路、包括锁相环电路的电子设备以及产生周期信号的方法 | |
CN109245763B (zh) | 一种近载频低相位噪声频率合成器 | |
CN1084553C (zh) | 频率合成器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
C41 | Transfer of patent application or patent right or utility model | ||
PB01 | Publication | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20061124 Address after: Singapore Singapore Applicant after: Avago Technologies General IP (Singapore) Co., Ltd. Address before: American Colorado Applicant before: Anjelen Sci. & Tech. Inc. |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110126 Termination date: 20130317 |