CN1901156A - 双镶嵌结构的制造方法 - Google Patents
双镶嵌结构的制造方法 Download PDFInfo
- Publication number
- CN1901156A CN1901156A CN 200510084847 CN200510084847A CN1901156A CN 1901156 A CN1901156 A CN 1901156A CN 200510084847 CN200510084847 CN 200510084847 CN 200510084847 A CN200510084847 A CN 200510084847A CN 1901156 A CN1901156 A CN 1901156A
- Authority
- CN
- China
- Prior art keywords
- layer
- manufacture method
- dielectric
- double mosaic
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种双镶嵌结构的制造方法,首先,在衬底上依序形成阻障层、第一介电层、第二介电层、多层掩模层、第一底部抗反射层与图案化第一光致抗蚀剂层。接着。以图案化第一光致抗蚀剂层为掩模,进行蚀刻以得到第一沟槽结构。然后,形成第二底部抗反射层,以填满第一沟槽结构,并且覆盖多层掩模层的表面。接着,在第二底部抗反射层上形成图案化第二光致抗蚀剂层,并以图案化第二光致抗蚀剂层为掩模,进行蚀刻以得到第一介质窗结构。之后,蚀刻第一沟槽结构与第一介质窗结构,以得到第二沟槽结构与第二介质窗结构。
Description
技术领域
本发明涉及一种半导体元件的制造方法,尤其涉及一种双镶嵌结构的制造方法。
背景技术
在现今的半导体工艺中,由于铜金属本身具有低电阻率以及能够避免电致迁移(electromigration)的优点,因此多半使用铜金属制作金属内连线。此外,因为铜金属的蚀刻不易,所以采用金属镶嵌工艺取代传统的工艺来制作铜导线。
随着半导体元件线幅持续的缩小,由多重金属内连线间所导致的信号传输延迟(resistance capacitance time delay)变成十分重要的影响因素。因此,在现今的工艺中,采用低介电常数材料层,配合铜金属导线,来增进元件的效能。而且,如采用具有极低介电常数(介电常数小于2.2)的多孔性低介电常数薄膜的话,便能够更进一步降低信号的传输延迟。
所以,在0.18微米以下的技术,普遍地利用低介电材料,以改善集成电路的信号传输延迟现象。然而,对于低介电材料,热应力(thermal stress)会产生严重影响,尤其是对于像SiLK等的有机旋涂材料,影响更重。另一方面,因为化学气相沉积低介电材料比有机旋涂低介电材料具有较佳的热传导能力,所以将此两种低介电材料互相结合利用,并降低热应力的影响,便成为半导体工艺中重要的课题。
发明内容
本发明的目的就是在提供一种双镶嵌结构的制造方法,以低介电常数材料作为介电层,降低介电层的介电常数。
本发明的另一目的是提供一种双镶嵌结构的制造方法,以堆叠式的形成方法,将不同的低介电常数层互相结合。
本发明的再一目的是提供一种双镶嵌结构的制造方法,来减少现有工艺中热应力的影响。
本发明的又一目的是提供一种双镶嵌结构的制造方法,以更为简单的工艺形成双镶嵌结构,并降低制造成本。
本发明提出一种双镶嵌结构的制造方法,首先,在衬底上依序形成阻障层、第一介电层、第二介电层、多层掩模层、第一底部抗反射层(BottomAnti-Reflection Coating,BARC)与图案化第一光致抗蚀剂层。接着,以图案化第一光致抗蚀剂层为掩模进行蚀刻步骤,以得到第一沟槽结构。其中,第一沟槽结构的底部是位于该多层掩模层内部。之后,移除图案化第一光致抗蚀剂层与第一底部抗反射层。然后,形成第二底部抗反射层,以填满第一沟槽结构,并且覆盖多层掩模层的表面。接着,在第二底部抗反射层上形成图案化第二光致抗蚀剂层。之后,以图案化第二光致抗蚀剂层为掩模进行蚀刻步骤,以得到第一介质窗(via)结构。其中,第一介质窗结构的底部暴露出第一介电层的表面。之后,蚀刻第一沟槽结构与第一介质窗结构,以得到第二沟槽结构与第二介质窗结构。其中,第二介质窗结构的底部暴露出衬底的表面,且第二沟槽结构的底部暴露出第一介电层的表面。
依照本发明的一实施例,多层掩模层是由一覆盖层、一含金属硬掩模层(metal containing hard mask layer)与一介电硬掩模层所组成。
依照本发明的一实施例,第一沟槽结构的底部位于覆盖层中。
依照本发明的一实施例,还包括形成一衬(liner)层,以覆盖第二沟槽结构、第二介质窗结构以及含金属硬掩模层的表面上。
依照本发明的一实施例,衬层的材料包括钽(tantalum)或氮化钽(tantalum nitride)至少其中之一。
依照本发明的一实施例,还包括在衬层上形成一金属层。
依照本发明的一实施例,金属层的材料包括铜。
依照本发明的一实施例,还包括将双镶嵌结构的一表面平坦化,直到暴露出覆盖层的一表面为止。
依照本发明的一实施例,还包括将双镶嵌结构的一表面平坦化,直到暴露出第二介电层的一表面为止。
依照本发明的一实施例,多层掩模层是由一覆盖层与一含金属硬掩模层所组成。
依照本发明的一实施例,第一沟槽结构的底部位于覆盖层中。
依照本发明的一实施例,多层掩模层是由含金属硬掩模层与介电硬掩模层所组成。
依照本发明的一实施例,第一沟槽结构的底部位于含金属硬掩模层中。
依照本发明的一实施例,第一介电层的介电常数例如大于第二介电层的介电常数。
依照本发明的一实施例,第一介电层的硬度例如大于第二介电层的硬度。
依照本发明的一实施例,在第二沟槽结构与第二介质窗结构相邻处的表面例如为倾斜。
依照本发明的一实施例,例如还包括形成衬(liner)层,以覆盖第二沟槽结构、第二介质窗结构以及含金属硬掩模层的表面上。
依照本发明的一实施例,衬层的材料例如为钽(tantalum)或氮化钽(tantalum nitride)至少其中之一。
依照本发明的一实施例,阻障层的材料例如为氮化硅(silicon nitride)、碳化硅(silicon carbide)与碳氮化硅(silicon carbonitride)其中之一。
依照本发明的一实施例,第一介电层的材料例如为Coral与黑金刚石(black diamond)其中之一。
依照本发明的一实施例,第二介电层的材料例如为多孔性材料(porousmaterial)、SiLK或多孔性SiLK(porous-SiLK)其中之一。
依照本发明的一实施例,覆盖层的材料例如为介电材料、氧化硅(siliconoxide)、氮氧化硅(silicon oxynitride)与碳化硅(silicon carbide)其中之一。
依照本发明的一实施例,含金属硬掩模层的材料例如为氮化钛(titaniumnitride)、氮化钽(tantalum nitride)与钨(tungsten)其中之一。
依照本发明的一实施例,介电硬掩模层材料例如为氧化硅(siliconoxide)、氮化硅(silicon nitride)与碳化硅(silicon carbide)其中之一。
本发明因利用堆叠式的形成方法,将材质例如为SiLK的低介电常数层与材质例如为Coral的低介电常数层互相结合,减少了现有技术中热应力的影响,并简化工艺,节省制作成本。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举数个优选实施例,并配合附图,作详细说明如下。
附图说明
图1A至图1I绘示为依照本发明一优选实施例双镶嵌结构的制造方法的流程剖面图;
图2A至图2D绘示为依照本发明另一优选实施例双镶嵌结构的制造方法的流程剖面图。
主要元件符号说明
100、200:衬底
102、202:阻障层
104、204:第一介电层
106、206:第二介电层
107、207:多层掩模层
108:覆盖层
110、208:含金属硬掩模层
112、210:介电硬掩模层
114、212:第一底部抗反射层
116、214:图案化第一光致抗蚀剂层
118、218:第二底部抗反射层
120、220:图案化第二光致抗蚀剂层
122、216:第一沟槽结构
124、222:第一介质窗结构
126:第二沟槽结构
128:第二介质窗结构
130:衬层
132:金属层
具体实施方式
图1A至图1I绘示为依照本发明一优选实施例双镶嵌结构的制造方法的流程剖面图。首先,请参照图1A,在衬底100上形成阻障层102。其中,阻障层102的材料例如为氮化硅、碳化硅与碳氮化硅其中之一。接着,在阻障层102上依序形成第一介电层104、第二介电层106、多层掩模层107、第一底部抗反射层114以及第一光致抗蚀剂层(未绘示)。其中,多层掩模层107例如是由覆盖层108、含金属硬掩模层110、介电硬掩模层112所组成。在另一实施例中,多层掩模层也可以是由覆盖层与含金属硬掩模层所组成。此外,第一介电层104的材料例如为Coral与黑金刚石其中之一,第二介电层106的材料例如为多孔性材料、SiLK或多孔性SiLK其中之一,覆盖层108的材料例如为介电材料、氧化硅、氮氧化硅与碳化硅其中之一,含金属硬掩模层110的材料例如为氮化钛、氮化钽与钨其中之一,介电硬掩模层112的材料例如为氧化硅、氮化硅与碳化硅其中之一。此外,在本发明的一实施例中,第一介电层104的介电常数例如大于第二介电层106的介电常数,或者是第一介电层104的硬度例如大于第二介电层106的硬度。然后,将第一光致抗蚀剂层图案化,以得到图案化第一光致抗蚀剂层116。
接着,请参照图1B,以图案化第一光致抗蚀剂层116为掩模,蚀刻第一底部抗反射层114、介电硬掩模层112、含金属硬掩模层110以及覆盖层108,以得到第一沟槽结构122。其中,第一沟槽结构122的底部暴露出覆盖层108的表面。然后,移除图案化第一光致抗蚀剂层116与第一底部抗反射层114。
接着,请参照图1C,形成第二底部抗反射层118,以填满第一沟槽结构122,并且覆盖介电硬掩模层112的表面。然后,在第二底部抗反射层118上形成第二光致抗蚀剂层(未绘示)。之后,将第二光致抗蚀剂层图案化,以得到图案化第二光致抗蚀剂层120。
接着,请参照图1D,以图案化第二光致抗蚀剂层120为掩模,蚀刻第二底部抗反射层118、介电硬掩模层112、含金属硬掩模层110、覆盖层108、第二介电层106以及第一介电层104,以得到第一介质窗结构124。其中,第一介质窗结构124的底部暴露出第一介电层104的表面。然后,移除图案化第二光致抗蚀剂层120、第二底部抗反射层118与介电硬掩模层112。
接着,请参照图1E,蚀刻第一沟槽结构122与第一介质窗结构124,以得到第二沟槽结构126与第二介质窗结构128。其中,第二介质窗结构128的底部暴露出衬底100的表面,并且第二沟槽结构126的底部暴露出第一介电层104的表面。在本发明的一实施例中,例如采用以氮气、八氟环丁烷(C4F8)、氧气以及氩气为蚀刻气体的干式蚀刻工艺,所以在第二沟槽结构126与第二介质窗结构128相邻处的表面例如为倾斜。
接着,请参照图1F,在本发明的一实施例中,还可以形成衬层130,以覆盖第二沟槽结构126、第二介质窗结构128以及含金属硬掩模层110的表面上。其中,衬层的材料例如为钽或氮化钽至少其中之一。
此外,请参照图1G,还可以在衬层130上形成金属层132。其中,金属层132的材料例如为铜。
除上述之外,还可以进行以下步骤。请参照图1H,在本发明的一实施例中,更可以将双镶嵌结构的表面平坦化,直到暴露出覆盖层108的表面为止。或者,请参照图1I,更可以将双镶嵌结构的表面平坦化,直到暴露出第二介电层106的表面为止。
图2A至图2E绘示为依照本发明另一优选实施例双镶嵌结构的制造方法的流程剖面图。本发明的该实施例与图1A至图1I所述的双镶嵌结构的制造方法相似,惟其差异在于本发明的一实施例的双镶嵌结构的制造方法省略了覆盖层的形成。本发明的一实施例中各膜层的材质皆与图1A至图1I所述的膜层材质相同,以下将不另行叙述。
首先,请参照图2A,在衬底200上依序形成阻障层202、第一介电层204、第二介电层206、多层掩模层207、第一底部抗反射层212以及第一光致抗蚀剂层(未绘示)。其中,多层掩模层207例如是由含金属硬掩模层208与介电硬掩模层210所组成。此外,第一介电层204的介电常数例如大于第二介电层206的介电常数,且第一介电层204的硬度例如大于第二介电层206的硬度。然后,将第一光致抗蚀剂层图案化,以得到图案化第一光致抗蚀剂层214。
接着,请参照图2B,以图案化第一光致抗蚀剂层214为掩模,蚀刻第一底部抗反射层212、介电硬掩模层210以及含金属硬掩模层208,以得到第一沟槽结构216。其中,第一沟槽结构216的底部暴露出含金属硬掩模层208的表面。然后,移除图案化第一光致抗蚀剂层214与第一底部抗反射层212。
接着,请参照图2C,形成第二底部抗反射层218,以填满第一沟槽结构216,并且覆盖介电硬掩模层210的表面。然后,在第二底部抗反射层218上形成第二光致抗蚀剂层(未绘示)。之后,将第二光致抗蚀剂层图案化,以得到图案化第二光致抗蚀剂层220。
接着,请参照图2D,以图案化第二光致抗蚀剂层220为掩模,蚀刻第二底部抗反射层218、介电硬掩模层210、含金属硬掩模层208、第二介电层206以及第一介电层204,以得到第一介质窗结构222。其中,第一介质窗结构222的底部暴露出第一介电层204的表面。然后,移除图案化第二光致抗蚀剂层220、第二底部抗反射层218与介电硬掩模层210。接着,进行与图1E所述的相同的蚀刻步骤,以得到第二沟槽结构与第二介质窗结构。
值得注意的是,上述实施例还可以进行与图1F至图1I所述相同的工艺,形成衬层后,填入金属层,再进行表面的平坦化,以完成双镶嵌结构。
综上所述,本发明因采用低介电常数材料作为介电层,并以堆叠式的形成方法,将不同的低介电常数层互相结合,减少了热应力的影响,并减少了工艺步骤,以更简单的工艺形成双镶嵌结构,降低了制造成本。
虽然本发明已以数个实施例揭露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围的前提下,可作些许的更动与润饰,因此本发明的保护范围当视后附的权利要求所界定者为准。
Claims (22)
1.一种双镶嵌结构的制造方法,包括:
在一衬底上形成一阻障层;
在该阻障层上形成一第一介电层;
在该第一介电层上形成一第二介电层;
在该第二介电层上形成一多层掩模层;
在该多层掩模层上形成一第一底部抗反射层;
在该第一底部抗反射层上形成一图案化第一光致抗蚀剂层;
以该图案化第一光致抗蚀剂层为掩模进行蚀刻步骤,以得到一第一沟槽结构,其中该第一沟槽结构的一底部是位于该多层掩模层内部;
移除该图案化第一光致抗蚀剂层与该第一底部抗反射层;
形成一第二底部抗反射层,以填满该第一沟槽结构并且覆盖该多层掩模层的一表面;
在该第二底部抗反射层上形成一图案化第二光致抗蚀剂层;
以该图案化第二光致抗蚀剂层为掩模进行蚀刻步骤,以得到一第一介质窗结构,其中该第一介质窗结构的一底部暴露出该第一介电层的一表面;以及
蚀刻该第一沟槽结构与该第一介质窗结构,以得到一第二沟槽结构与一第二介质窗结构,其中该第二介质窗结构的一底部暴露出该衬底的一表面,并且该第二沟槽结构的一底部暴露出该第一介电层的一表面。
2.如权利要求1所述的双镶嵌结构的制造方法,其中该多层掩模层是由一覆盖层、一含金属硬掩模层与一介电硬掩模层所组成。
3.如权利要求2所述的双镶嵌结构的制造方法,其中该第一沟槽结构的该底部位于该覆盖层中。
4.如权利要求3所述的双镶嵌结构的制造方法,还包括形成一衬层,以覆盖该第二沟槽结构、该第二介质窗结构以及该含金属硬掩模层的表面上。
5.如权利要求4所述的双镶嵌结构的制造方法,其中该衬层的材料包括钽或氮化钽至少其中之一。
6.如权利要求4所述的双镶嵌结构的制造方法,还包括在该衬层上形成一金属层。
7.如权利要求6所述的双镶嵌结构的制造方法,其中该金属层的材料包括铜。
8.如权利要求6所述的双镶嵌结构的制造方法,还包括将该双镶嵌结构的一表面平坦化,直到暴露出该覆盖层的一表面为止。
9.如权利要求6所述的双镶嵌结构的制造方法,还包括将该双镶嵌结构的一表面平坦化,直到暴露出该第二介电层的一表面为止。
10.如权利要求1所述的双镶嵌结构的制造方法,其中该多层掩模层是由一覆盖层与一含金属硬掩模层所组成。
11.如权利要求10所述的双镶嵌结构的制造方法,其中该第一沟槽结构的该底部位于该覆盖层中。
12.如权利要求1所述的双镶嵌结构的制造方法,其中该多层掩模层是由含金属硬掩模层与介电硬掩模层所组成。
13.如权利要求12所述的双镶嵌结构的制造方法,其中该第一沟槽结构的该底部位于该含金属硬掩模层中。
14.如权利要求1所述的双镶嵌结构的制造方法,其中该第一介电层的介电常数大于该第二介电层的介电常数。
15.如权利要求1所述的双镶嵌结构的制造方法,其中该第一介电层的硬度大于该第二介电层的硬度。
16.如权利要求1所述的双镶嵌结构的制造方法,其中在该第二沟槽结构与该第二介质窗结构相邻处的一表面为倾斜。
17.如权利要求1所述的双镶嵌结构的制造方法,其中该阻障层的材料包括氮化硅、碳化硅与碳氮化硅其中之一。
18.如权利要求1所述的双镶嵌结构的制造方法,其中该第一介电层的材料包括Coral与黑金刚石其中之一。
19.如权利要求1所述的双镶嵌结构的制造方法,其中该第二介电层的材料包括多孔性材料、SiLK或多孔性SiLK其中之一。
20.如权利要求1所述的双镶嵌结构的制造方法,其中该覆盖层的材料包括介电材料、氧化硅、氮氧化硅与碳化硅其中之一。
21.如权利要求1所述的双镶嵌结构的制造方法,其中该含金属硬掩模层的材料包括氮化钛、氮化钽与钨其中之一。
22.如权利要求1所述的双镶嵌结构的制造方法,其中该介电硬掩模层的材料包括氧化硅、氮化硅与碳化硅其中之一。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100848473A CN100423226C (zh) | 2005-07-19 | 2005-07-19 | 双镶嵌结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100848473A CN100423226C (zh) | 2005-07-19 | 2005-07-19 | 双镶嵌结构的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1901156A true CN1901156A (zh) | 2007-01-24 |
CN100423226C CN100423226C (zh) | 2008-10-01 |
Family
ID=37656981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100848473A Active CN100423226C (zh) | 2005-07-19 | 2005-07-19 | 双镶嵌结构的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100423226C (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102820254A (zh) * | 2011-06-07 | 2012-12-12 | 联华电子股份有限公司 | 半导体集成电路的制作方法 |
CN102054761B (zh) * | 2009-11-10 | 2013-05-29 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法、半导体结构 |
CN103681464A (zh) * | 2012-09-13 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 通孔和沟槽的形成方法 |
CN106935568A (zh) * | 2015-12-30 | 2017-07-07 | 台湾积体电路制造股份有限公司 | 互连结构及其形成方法 |
CN107068555A (zh) * | 2015-12-21 | 2017-08-18 | 台湾积体电路制造股份有限公司 | 形成沟槽的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6696222B2 (en) * | 2001-07-24 | 2004-02-24 | Silicon Integrated Systems Corp. | Dual damascene process using metal hard mask |
US6638871B2 (en) * | 2002-01-10 | 2003-10-28 | United Microlectronics Corp. | Method for forming openings in low dielectric constant material layer |
US6806203B2 (en) * | 2002-03-18 | 2004-10-19 | Applied Materials Inc. | Method of forming a dual damascene structure using an amorphous silicon hard mask |
TW580756B (en) * | 2003-01-07 | 2004-03-21 | United Microelectronics Corp | Dual damascene process |
US20040219796A1 (en) * | 2003-05-01 | 2004-11-04 | Chih-Ning Wu | Plasma etching process |
-
2005
- 2005-07-19 CN CNB2005100848473A patent/CN100423226C/zh active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102054761B (zh) * | 2009-11-10 | 2013-05-29 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法、半导体结构 |
CN102820254A (zh) * | 2011-06-07 | 2012-12-12 | 联华电子股份有限公司 | 半导体集成电路的制作方法 |
CN102820254B (zh) * | 2011-06-07 | 2017-03-01 | 联华电子股份有限公司 | 半导体集成电路的制作方法 |
CN103681464A (zh) * | 2012-09-13 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 通孔和沟槽的形成方法 |
CN107068555A (zh) * | 2015-12-21 | 2017-08-18 | 台湾积体电路制造股份有限公司 | 形成沟槽的方法 |
US10854507B2 (en) | 2015-12-21 | 2020-12-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming trenches |
CN106935568A (zh) * | 2015-12-30 | 2017-07-07 | 台湾积体电路制造股份有限公司 | 互连结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100423226C (zh) | 2008-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1317756C (zh) | 使用低-k介电材料形成双大马士革互连的方法 | |
CN1306590C (zh) | 采用牺牲金属氧化物层形成双镶嵌金属互连的方法 | |
CN2741192Y (zh) | 具有高品质因子的电感 | |
CN1261989C (zh) | 由二种旋涂式介电材料组成的混合式低k互连结构 | |
CN2720636Y (zh) | 集成电路 | |
CN1828845A (zh) | 镶嵌结构与其形成方法 | |
CN101030566A (zh) | 半导体结构及其形成方法 | |
CN1599028A (zh) | 金属-绝缘体-金属电容器及互连结构 | |
CN1677643A (zh) | 具有含气隙的镶嵌结构的半导体器件的制造方法 | |
CN1835206A (zh) | 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法 | |
CN1773690A (zh) | 半导体结构及其制造方法 | |
CN1455440A (zh) | 在衬底上加工高密度亚光刻图形的方法 | |
CN101064296A (zh) | 半导体装置及其制造方法 | |
CN101064251A (zh) | 半导体结构的形成方法及半导体结构 | |
CN1822329A (zh) | 半导体装置及其制造方法 | |
CN1614764A (zh) | 半导体器件的制造方法 | |
CN1261997C (zh) | 微电子工艺和结构 | |
CN1901156A (zh) | 双镶嵌结构的制造方法 | |
CN1187823C (zh) | 半导体器件及其制造方法 | |
CN1377082A (zh) | 半导体装置 | |
CN1238892C (zh) | 双重镶嵌结构的制造方法 | |
CN1199266C (zh) | 半导体器件及其制造方法 | |
CN1469453A (zh) | 电子器件及其制造方法 | |
CN1208832C (zh) | 半导体器件及其制造方法 | |
CN1753162A (zh) | 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |