CN1885542A - 具有单元二极管和互相自对准的底电极的相变存储单元及其制造方法 - Google Patents

Abstract

提供在其中具有垂直二极管的集成电路器件。该器件包括集成电路衬底和集成电路衬底上的绝缘层。接触孔贯穿绝缘层。垂直二极管在接触孔的下部区域中以及接触孔中的底电极具有在垂直二极管的顶表面上的底表面。底电极与垂直二极管自对准。底电极的顶表面面积小于接触孔的水平截面面积。还提供形成该集成电路器件和相变存储单元的方法。

Description

具有单元二极管和互相自对准的底电极的相变存储单元及其制造方法

与相关申请的交叉引用

本申请涉及并要求2005年6月20日申请的韩国专利申请号10-2005-0053217的优先权，因此在这里将其全部公开内容引入作为参考。

背景技术

本发明涉及半导体存储器件及其制造方法，更具体涉及相变存储器件及其制造方法。

非易失性存储器件即使当它们的电源供给被关断，也保持它们存储的数据。因而，非易失性存储器件已广泛地结合计算机、移动无线电通信***、存储卡等使用。例如，广泛地使用的非易失性存储器件的一种类型是快闪存储器件。许多快闪存储器件采用具有叠栅结构的存储单元。快闪存储器件的叠栅结构典型地包括在沟道区上顺序地层叠的隧道氧化物层、浮栅、栅间介质层和控制栅电极。此外，为了增强快闪存储器单元的可靠性和编程效率，可以提高隧道氧化物层的薄膜质量和可以增加快闪存储器单元的耦合比率。

最近，在某些应用中正使用其他类型的非易失性存储器件，例如，相变存储器件来代替快闪存储器件。相变存储器件的基本单元典型地包括单元开关器件和电连接到单元开关器件的相变电阻器。相变电阻器典型地包括顶电极和底电极以及在顶电极和底电极之间的相变材料层。单元开关器件可以是有源器件，如金属-氧化物-硅(MOS)晶体管。在此情况下，为了编程该相变存储单元通常需要至少几毫安(mA)的大编程电流，以及通过单元MOS晶体管提供编程电流。因而，对于单元MOS晶体管占据的面积可以被减小多少可能有限制。换句话说，当采用MOS晶体管作为相变存储单元的开关器件时，增加相变存储器件的集成度可能是困难的。

在试图增加相变存储器件的集成度中，已使用垂直二极管作为相变存储器件的单元开关器件。在Hudgens等人的名称为″ModifiedContact for Programmable Devices″的美国专利号6,511,862B2中描述了具有垂直二极管的相变存储单元。如Hudgens等人所述，在半导体衬底的预定区域中形成隔离层，以限定有源区，以及在有源区中形成字线和垂直单元二极管。然后在垂直单元二极管上形成接触，如金属硅化物层，以及在具有接触的衬底上形成绝缘层。绝缘层被构图，以形成露出该接触的开口，以及在开口中形成隔片和被限制的可编程材料层(即，被限制的相变材料层)。

在Hudgents等人的工序中，开口可以不与垂直单元二极管对准，以及相变材料层与金属硅化物层直接接触。因此，对于相变存储单元尺寸可以被减小多少可能还有限制。此外，在后续退火工序过程中，金属硅化物层可能与相变材料层起反应，这可能降低相变材料层的性能。

发明内容

本发明的实施例包括具有垂直二极管的集成电路器件。该器件包括集成电路衬底和集成电路衬底上的绝缘层。接触孔贯穿绝缘层。垂直二极管在接触孔的下部区域中，以及接触孔中的底电极在垂直二极管的顶表面上。底电极与垂直二极管自对准。底电极的顶表面面积小于接触孔的水平截面面积。

在某些实施例中，底电极的顶表面可以具有相对于集成电路衬底与绝缘层的顶表面基本上相同的水平面。

在其他实施例中，绝缘隔片围绕底电极的侧壁。绝缘隔片的外侧壁通过接触孔与垂直二极管的侧壁自对准。绝缘层和绝缘隔片可以是相同的材料。绝缘层和绝缘隔片可以是氧化硅。二极管电极可以被设置在底电极和垂直二极管之间。

在再一实施例中，存储器存储元件被电耦合到底电极。集成电路衬底上的单元选择线通过垂直二极管电耦合到底电极，以限定存储单元。存储器存储元件可以包括底电极上的相变材料图形层和相变材料图形层上的顶电极。

在其他实施例中，绝缘层包括集成电路衬底上的第一绝缘层和第一绝缘层上的第二绝缘层。第二绝缘层相对于第一绝缘层具有刻蚀选择率。

在又一实施例中，相变存储单元包括集成电路衬底上的绝缘层。单元接触孔贯穿该绝缘层。垂直单元二极管在单元接触孔的下部区域中，以及底电极在垂直单元二极管上的单元接触孔中并与垂直单元二极管自对准。相变材料层图形在底电极上，以及顶电极在相变材料层图形上。底电极的顶表面可以具有与绝缘层的顶表面基本上相同的水平面。

在其他实施例中，绝缘隔片围绕底电极的侧壁。绝缘隔片的外侧壁通过单元接触孔与垂直单元二极管的侧壁自对准。底电极的顶表面面积可以小于单元接触孔的水平截面面积。绝缘层可以是单个层以及绝缘层可以是与绝缘隔片相同的材料。

在再一实施例中，绝缘层包括集成电路衬底上的第一绝缘层和第一绝缘层上的第二绝缘层。第二绝缘层是相对于第一绝缘层具有刻蚀选择率的绝缘层。第二绝缘层可以是与绝缘隔片相同的材料。单元二极管电极可以被设置在底电极和垂直单元二极管之间。

在其他实施例中，上绝缘层在相变材料图形和顶电极上。上绝缘层上的位线通过贯穿上绝缘层的位线接触孔电连接到顶电极。在集成电路衬底上可以布置字线，以及单元接触孔可以贯穿绝缘层，以露出部分字线。字线可以n-型杂质区。绝缘层可以是氧化硅层。氧化硅隔片可以围绕底电极的侧壁，以及氧化硅隔片的外侧壁可以通过单元接触孔与垂直单元二极管的侧壁自对准。位线可以被布置为跨越字线。

在某些实施例中，第一绝缘层是氧化硅层和第二绝缘层是氮氧化硅层和/或氮化硅层。绝缘隔片可以是氮氧化硅隔片和/或氮化硅隔片。

在再一实施例中，提供包括垂直二极管的集成电路器件的形成方法。在集成电路衬底上形成绝缘层。在绝缘层上形成牺牲层，以及形成贯穿牺牲层和绝缘层的单元接触孔。在单元接触孔的下部区域中形成垂直单元二极管，以及形成填充单元接触孔的初步底电极。牺牲层被除去，而不除去初步底电极，以提供初步底电极的突出部分。初步底电极的突出部分被平整，以在具有顶表面的单元接触孔中形成底电极，顶表面位于与下绝缘层的顶表面基本上相同的水平面。

在另一实施例中，形成初步底电极在垂直单元二极管上的单元接触孔的侧壁上形成绝缘隔片之后，以及除去牺牲层包括除去牺牲层而不除去绝缘隔片，以提供绝缘隔片的突出部分。平整初步底电极的突出部分包括平整绝缘隔片的突出部分。形成绝缘层可以在集成电路衬底上形成字线之后，以及形成单元接触孔可以包括形成单元接触孔，以露出部分字线。字线可以是n-型杂质区。

在再一实施例中，绝缘层由单个绝缘层形成，以及牺牲层由相对于单个绝缘层具有刻蚀选择率的材料层形成。单个绝缘层可以是氧化硅层，以及牺牲层可以是氮化硅层和/或氮氧化硅层。绝缘隔片可以是与单个绝缘层相同的材料。

在另一实施例中，形成绝缘层包括在集成电路衬底上形成第一绝缘层和在第一绝缘层上形成第二绝缘层。牺牲层可以是相对于第二绝缘层具有刻蚀选择率的材料。第一绝缘层和牺牲层可以是氧化硅层和第二绝缘层可以是氮氧化硅层和/或氮化硅层。绝缘隔片可以由与第二绝缘层相同的材料形成。形成初步底电极可以在垂直单元二极管的表面上形成单元二极管电极之后。单元二极管电极可以是金属硅化物层。

在再一实施例中，初步底电极是氮化钛(TIN)层、氮化钛铝(TiAIN)层、氮化钽(TaN)层、氮化钨(WN)层、氮化钼(MoN)层、氮化铌(NbN)层、氮化钛硅(TiSiN)层、氮化钛硼(TiBN)层、氮化锆硅(ZrSiN)层、氮化钨硅(WSiN)层、氮化钨硼(WBN)层、氮化锆铝(ZrAIN)层、氮化钼铝(MoAIN)层、氮化钽硅(TaSiN)层、氮化钽铝(TaAIN)层、钛化钨(TiW)层、钛化铝(TiAl)层、氧氮化钛(TiON)层、氧氮化钛铝(TiAlON)层、氧氮化钨(WON)层和/或氧氮化钽(TaON)层。

在另一实施例中，集成电路器件是相变存储单元以及该方法还包括在底电极上形成相变材料图形以及在相变材料图形上形成顶电极。在包括顶电极区域中，在集成电路衬底上形成上绝缘层。在上绝缘层上形成电连接到顶电极的位线。

附图说明

对所属领域的普通技术人员来说通过参考附图详细描述其优选示例性实施例，将使本发明的上述及其他特点和优点变得更明显，其中：

图1是说明可以根据本发明的实施例来实现的相变存储单元阵列的一部分的等效电路图；

图2是根据本发明的某些实施例对应于图1的等效电路图的平面图；

图3A是沿图2的线I-I′的剖面图，说明根据本发明的某些实施例的相变存储单元；

图3B是沿图2的线II-II′的剖面图，说明根据本发明的某些实施例的相变存储单元；

图4A是沿图2的线I-I′的剖面图，说明根据本发明的另一实施例的相变存储单元；

图4B是沿图2的线II-II′的剖面图，说明根据本发明的另一实施例的相变存储单元；

图5A至11A是沿图2的线I-I′的剖面图，说明根据本发明的某些实施例制造相变存储单元的方法；

图5B至11B是沿图2的线II-II′的剖面图，说明根据本发明的某些实施例制造相变存储单元的方法；

图12A至15A是沿图2的线I-I′的剖面图，说明根据本发明的另一个实施例制造相变存储单元的方法；以及

图12B至15B是沿图2的线II-II′的剖面图，说明根据本发明的另一实施例制造相变存储单元的方法。

具体实施方式

下面将参考附图更完全地描述本发明，附图中示出本发明的优选实施例。但是，本发明可以以多种不同的方式体现，不应该被认为是局限于在此阐述的实施例。相反，提供这些实施例是为了本公开是彻底的和完全的，并将本发明的范围完全传递给所属领域的技术人员。在图中，为了清楚可以放大层和区域的尺寸和相对尺寸。

应当理解当一个元件或层被称为在另一元件或层“上”，“连接到”或“耦合到”另一元件或层时，它可以直接在另一元件或层上、连接或耦合到另一元件或层，或可以存在***元件或层。相反，当一个元件被称为“直接在另一元件或层上”或“直接连接到”或“直接耦合到”另一元件时，不存在***元件或层。在整篇中，相同的标记指相同的元件。在此使用的术语“和/或”包括一个或多个相关列项的任意和所有组合。

应当理解，尽管在这里可以使用术语第一、第二等来描述各个元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该被这些术语限制。这些术语仅仅是用来将一个元件、组件、层或部分与其他区域、层或部分相区分。因此，在不脱离本发明的教导的条件下，下面论述的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。

在此可以使用空间地相对的术语如“在...底下”、“在...下面”、“下”、“在...上面”、“上”等，便于描述一个元件或特征与图中所示的另一元件或特征的关系。应当理解这些空间地相对的术语意图是包括除图中描绘的取向之外的使用或操作中器件的不同取向。例如，如果图中的器件被翻转，那么描述为在另一元件或特征“下面”的元件于是将被定向在另一元件或特征“上面”。因此，该示例性术语“在...下面”可以包括上面和下面的两种取向。器件可以另外定向(旋转90度或以其他取向)以及由此解释在此使用的空间地相对的描述词。

在此使用的专业词汇仅仅用于描述具体实施例而不是限制本发明。如在此使用的单数形式“a”，“an”和“the”同样打算包括复数形式，除非上下文另外清楚地表明。还应当理解，在说明书中使用的术语“comprise”和/或“comprising”说明陈述的部件、整体、步骤、操作、元件、和/或零件的存在，但是不排除存在或增加一个或多个其他部件、整体、步骤、操作、元件、零件和/或其组。

在此参考剖面图描述了本发明的实施例，该剖面图是本发明的理想化实施例的示意图。照此，由于例如制造工艺和/或容差变化的图例形状的变化将被预料到。因此，本发明的实施例不应该认为限于在此所示的区域的特定形状而是包括所得的形状例如由制造所得的偏差。例如，图示为矩形的刻蚀区将典型地具有圆润的或弯曲的特征。因此，图中所示的区域本质上是示意性的且它们的形状不打算图示器件区域的准确形状以及不打算限制本发明的范围。

除非另外限定，在此使用的所有术语(包括技术和科学术语)具有与属于本发明的技术领域的普通技术人员通常理解相同的意思。还应当理解术语如在通常使用的词典中定义的那些术语应该解释为具有符合相关技术的环境中的意思且不被解释理想化或过度地形式感知，除非在此被清楚地限定。

图1是说明可以使用本发明的实施例来实现的相变存储单元阵列的一部分的等效电路图。如图1所示，相变存储单元阵列区包括n条位线BL1，BL2，...，BLn和交叉位线BL1，BL2，...，BLn的m条字线WL1，WL2，...，WLm。在位线BL1，BL2，...，BLn和字线WL1，WL2，...，WLm的交叉点分别布置多个二维地排列的相变存储单元Cp。每个相变存储单元Cp包括串联电连接的相变电阻器Rp和垂直单元二极管D。在图1的实施例中，相变电阻器Rp和垂直单元二极管D之间的节点被确定为相变电阻器Rp的底电极BE。垂直单元二极管D可以包括p-型半导体和n-型半导体。

单元二极管D的p-型半导体可以被电连接到相变电阻器Rp的一端，以及相变电阻器Rp的另一端可以被电连接到位线BL1，BL2，...，BLn的任意一个。单元二极管D的n-型半导体可以被电连接到字线WL1，WL2，...，WLm的任意一个。

现在参考图2，3A和3B进一步描述本发明的某些实施例。图2是根据本发明的某些实施例，对应于图1的等效电路图的相变存储单元阵列区的平面图。图3A是沿图2的线I-I′的剖面图，以及图3B是沿图2的线II-II′的剖面图。

现在参考图2，3A和3B，在半导体衬底1上设置大量字线，例如，第一和第二平行字线WL1和WL2。字线WL1和WL2可以是掺有n-型杂质的有源区。字线WL1和WL2可以通过绝缘层如隔离层3互相电绝缘。

在包括字线WL1和WL2的衬底1上设置下绝缘层8。下绝缘层8可以包括层叠的第一下绝缘层5和第二下绝缘层7。第二下绝缘层7可以是相对于第一下绝缘层5具有刻蚀选择率的绝缘层。例如，第一下绝缘层5可以是氧化硅层和第二下绝缘层7可以是氮氧化硅层和/或氮化硅层。

字线WL1和WL2的预定区被贯穿下绝缘层8的单元接触孔9a露出。单元接触孔9a的下部区域填有垂直单元二极管D。每个垂直单元二极管D可以包括层叠的n-型半导体13n和p-型半导体13p。垂直单元二极管D的顶表面可以低于下绝缘层8的顶表面，如图3B所示。在垂直单元二极管D的顶表面上可以设置单元二极管电极15。单元二极管电极15可以是金属硅化物层，如硅化钴层，硅化镍层和/或硅化钛层。

在垂直单元二极管D上的单元接触孔9a内设置底电极19a(图1和2的BE)。底电极的顶表面19a具有与下绝缘层8的顶表面基本上相同的水平面。底电极19a的侧壁可以被绝缘隔片17围绕。在所示的实施例中，绝缘隔片17的外侧壁通过单元接触孔9a与垂直单元二极管D的侧壁自对准，以及底电极19a与垂直单元二极管D自对准。当设置绝缘隔片17时，底电极19a的顶表面可以具有比单元接触孔9a的水平截面面积更小的面积。底电极19a可以是导电层，如氮化钛(TIN)层、氮化钛铝(TiAIN)层、氮化钽(TaN)层、氮化钨(WN)层、氮化钼(MoN)层、氮化铌(NbN)层、氮化钛硅(TiSiN)层、氮化钛硼(TiBN)层、氮化锆硅(ZrSiN)层、氮化钨硅(WSiN)层、氮化钨硼(WBN)层、氮化锆铝(ZrAIN)层、氮化钼铝(MoAIN)层、氮化钽硅(TaSiN)层、氮化钽铝(TaAIN)层、钛化钨(TiW)层、钛化铝(TiAl)层、氧氮化钛(TiON)层、氧氮化钛铝(TiAlON)层、氧氮化钨(WON)层和/或氧氮化钽(TaON)层。绝缘隔片17可以是与第二下绝缘层7相同的材料。

当设置绝缘隔片17时。底电极19a的下表面也可以具有比单元接触孔9a的水平截面面积更小的面积。在此情况下，如果底电极19a直接接触垂直单元二极管D的p-型半导体13p，那么流过底电极19a的大多数电流可以流过p-型半导体13p的中心部分。电流拥挤效应可能降低垂直单元二极管D的电流操纵性能。但是，在p-型半导体13p的顶表面上设置单元二极管电极15，如图3A和3B所示，由于单元二极管电极15的存在，流过底电极19a的电流可能基本上均匀地流过垂直单元二极管D。亦即，单元二极管电极15可以提高垂直单元二极管D的电流操纵性能。

底电极19a被示出用相变材料图形21覆盖。相变材料图形21对应于图1和2所示的相变电阻器Rp。相变材料图形21可以是硫族化物层，如GST合金层(锗、锑和碲的合金层)。在相变材料图形21上示出了布置各个顶电极23。顶电极23可以是导电层，如氮化钛层。

在具有相变材料图形21和顶电极23的衬底上设置上绝缘层25。在上绝缘层25上布置了多个位线，例如，第一和第二平行位线BL1和BL2。位线BL1和BL2可以被布置为跨越字线WL1和WL2。位线BL1和BL2可以通过贯穿上绝缘层25的位线接触孔电连接到顶电极23。

现在将参考图2，4A和4B描述本发明的再一实施例。图4A是沿图2的线I-I′的剖面图，以及图4B是沿图2的线II-II′的剖面图。参考图4A和4B，在半导体衬底51上布置大量字线，例如，第一和第二平行字线WL1和WL2。字线WL1和WL2可以具有与参考图3A和3B描述的字线相同的形状。字线WL1和WL2可以被绝缘层如隔离层53互相绝缘(图4B)。

在包括字线WL1和WL2的衬底1上设置下绝缘层55。在图4A和4B的实施例中，下绝缘层55被图示为单个的绝缘层。下绝缘层55可以是，例如，单个氧化硅层。字线WL1和WL2的预定区可以被贯穿下绝缘层55的单元接触孔57a露出。在单元接触孔57a的下部区域内设置各个垂直单元二极管D。每个垂直单元二极管D可以包括层叠的n-型半导体61n和p-型半导体61p，如参考图3A和3B的实施例的二极管D所述。在垂直单元二极管D的顶表面上可以设置单元二极管电极63，如参考图3A和3B中所示的电极15所述。在垂直单元二极管D上的单元接触孔内可以设置底电极67a(图1和2的BE)。

底电极67a的顶表面具有与下绝缘层55的顶表面基本上相同的水平面，如先前参考图3A和3B所示的底电极19a所述。此外，底电极67a的侧壁可以被绝缘隔片65围绕。绝缘隔片65和底电极67a也通过单元接触孔57a与垂直单元二极管D自对准，如先前参考图3A和3B所示的隔片17和底电极19a所述。当绝缘隔片65被设置时，底电极67a的底表面和顶表面可以具有比单元接触孔57a的水平截面面积更小的面积。底电极67a可以是与参考图3A和3B描述的底电极19a相同的材料以及绝缘隔片65可以是与下绝缘层55相同的绝缘层材料。

每个底电极67a示出为用对应于相变电阻器Rp的相变材料图形69覆盖。如图4A和4B所示，在各个相变材料图形69上布置顶电极71。相变材料图形69和顶电极71可以与参考图3A和3B描述的相变材料图形21和顶电极23基本上相同。

在包括相变材料图形69的衬底上图示布置了上绝缘层73，在上绝缘层73上设置了顶电极71和位线BL1和BL2，如先前参考图3A和3B的实施例的绝缘层25上的位线所述。

对于图4A和4B所示的实施例，底电极67a可以被隔片65围绕，隔片65可以由氧化硅层构成。单个的下绝缘层55也可以由氧化硅层构成。通常，氧化硅层显示出比氮氧化硅层或氮化硅层更低的导热率。因此，当编程电流流过底电极67a时，与参考图3A和3B描述的实施例相比，由底电极67a产生的焦耳热的损失可能较小。结果，可以提高相变材料图形69的编程效率。

现在将参考图2，、5A至11A和图5B至11B描述根据本发明的某些实施例相变存储单元的制造方法。图5A至11A是沿图2的线I-I′的剖面图，图5B至11B是沿图2的线II-II′的剖面图。

首先参考图5A和5B，在半导体衬底1的预定区域上形成隔离层3，以限定多个有源区，例如，第一和第二平行的有源区3a和3b。具有与半导体衬底1不同导电类型的杂质离子被注入有源区3a和3b中，以形成第一和第二字线WL1和WL2。结果，字线WL1和WL2可以具有与半导体衬底1不同的导电类型的杂质区。例如，当半导体衬底1是p-型半导体衬底时，可以通过注入n-型杂质离子形成字线WL1和WL2。

在某些实施例中，可以使用各种其他方法形成字线WL1和WL2。例如，字线WL1和WL2的形成可以包括在半导体衬底1上形成多个平行的外延半导体图形以及将杂质离子注入外延半导体图形中。

现在参考图6A和6B，在包括字线WL1和WL2的区域中的衬底1上连续地形成下绝缘层8和牺牲层9。下绝缘层8可以通过连续地层叠第一下绝缘层5和第二下绝缘层7来形成。牺牲层9可以由相对于第二下绝缘层7具有刻蚀选择率的材料层形成。第二下绝缘层7可以由相对于第一下绝缘层5具有刻蚀选择率的绝缘层形成。例如，第一下绝缘层5和牺牲层可以由氧化硅层形成，第二下绝缘层7可以由氮氧化硅层和/或氮化硅层形成。牺牲层9和下绝缘层8被构图，以形成露出字线WL1和WL2的预定区的单元接触孔9a。

参考图7A和7B，在各个单元接触孔9a中形成半导体图形11，如硅图形、锗图形和/或硅锗图形。半导体图形11可以使用各种方法来形成。例如，半导体图形11可以使用选择性外延生长(SEG)技术来形成，该技术采用露出的字线WL1，WL2作为籽晶层。在其他实施例中，半导体图形11的形成可以包括在牺牲层9上形成填充单元接触孔9a的半导体层以及平整该半导体层，直到牺牲层9的顶表面被露出。在此情况下，半导体层可以由非晶半导体层和/或多晶半导体层形成，以及可以在半导体层的平面化之前或之后使用固相外延(SPE)技术来晶化半导体层。当在半导体图形11的形成中使用选择性外延生长技术或固相外延技术时，字线WL1和WL2可以是在单晶半导体衬底1中形成的杂质区。

现在参考图8A和8B，半导体图形11被深刻蚀，以形成凹陷的半导体图形11，凹陷的半导体图形11存在于单元接触孔9a的下部区域中。凹陷的半导体图形11a可以被形成为具有一顶表面，其位于低于下绝缘层8的顶表面(亦即，第二下绝缘层7的顶表面)的水平面处。结果，在凹陷的半导体图形11a上设置上单元接触孔9b。

n-型杂质离子可以被注入凹陷半导体图形11a的下部区域中，以形成接触字线WL1和WL2的n-型半导体13n(例如，n-型杂质区)，以及p-型杂质离子可以被注入凹陷半导体图形11a的上部区域中，以在n-型半导体13n上形成p-型半导体13p(例如，p-型杂质区)。结果，可以在各个单元接触孔9a的下部区域内形成垂直单元二极管D。用于形成n-型半导体13n的离子注入工序可以在p-型半导体13p的形成之后执行。

在垂直单元二极管D的顶表面上可以形成单元二极管电极15(例如，p-型半导体13p的顶表面)。单元二极管电极15可以由金属硅化物层形成，如硅化钴层，硅化镍层和/或硅化钛层。金属硅化物层可以使用自对准硅化物(salicide)技术来形成。

现在参考图9A和9B，在上单元接触孔(图8A和8B的9b)的侧壁上可以形成绝缘隔片17。绝缘隔片17可以由相对于牺牲层9具有刻蚀选择率的绝缘层形成。例如，牺牲层9可以由氧化硅层形成，以及绝缘隔片17可以由氮氧化硅层和/或氮化硅层形成。

在本发明的某些实施例中，在绝缘隔片17的形成之后可以执行用于形成单元二极管电极15的自对准硅化物工序。在此情况下，因为绝缘隔片17直接接触单元二极管15的边缘部分，在单元二极管D的中心部分上形成单元二极管电极15，该单元二极管D的中心部分在形成绝缘隔片17之后被露出。

在包括单元二极管电极15和绝缘隔片17的区域中，在衬底1上形成底电极层。底电极层可以由导电层形成，如由氮化钛(TIN)层、氮化钛铝(TiAIN)层、氮化钽(TaN)层、氮化钨(WN)层、氮化钼(MoN)层、氮化铌(NbN)层、氮化钛硅(TiSiN)层、氮化钛硼(TiBN)层、氮化锆硅(ZrSiN)层、氮化钨硅(WSiN)层、氮化钨硼(WBN)层、氮化锆铝(ZrAIN)层、氮化钼铝(MoAIN)层、氮化钽硅(TaSiN)层、氮化钽铝(TaAIN)层、钛化钨(TiW)层、钛化铝(TiAl)层、氧氮化钛(TiON)层、氧氮化钛铝(TiAlON)层、氧氮化钨(WON)层和/或氧氮化钽(TaON)层形成。底电极层可以被平整，以露出牺牲层9的顶表面。结果，在被绝缘隔片17围绕的空区域中可以形成初步底电极19，初步底电极19与单元二极管电极15的中心顶表面接触。

接下来参考图10A和10B，牺牲层(图9A和9B的9)被除去，以露出第二下绝缘层7。结果，初步底电极19和绝缘隔片17相对地突出。然后可以使用第二下绝缘层7作为抛光停止层，平整该突出的初步底电极19和突出的绝缘隔片17。因此，在垂直单元二极管D上可以形成底电极19a，以及底电极19a的顶表面可以具有与第二下绝缘层7的顶表面基本上相同的水平面。在此情况下，底电极19a的顶表面面积可以小于单元接触孔9a的水平截面面积。此外，底电极19a可以通过单元接触孔9a与垂直单元二极管D自对准。

在包括底电极19a的区域中，在衬底1上顺序地形成相变材料层和顶电极层。相变材料层可以由硫族化物层形成，如锗、锑和碲的合金层(GST合金层)，以及顶电极层可以由导电层形成，如氮化钛层。此外，相变材料层可以采用物理汽相淀积技术，如显示出差的台阶覆盖度的溅射技术来形成。然而，当具有底电极19a的衬底可以具有平坦的表面时，相变材料层可以形成为在半导体衬底1中始终具有均匀厚度。顶电极层和相变材料层被构图，以形成覆盖底电极19a的多个相变材料图形21。在相变材料图形21上可以层叠顶电极23。

现在参考图11A和11B，在包括顶电极23的区域中的衬底1上形成上绝缘层25。上绝缘层25被构图，以形成露出顶电极23的位线接触孔。在位线接触孔中形成位线接触栓塞27，以及形成接触位线接触栓塞27的大量位线BL1和BL2。位线BL1和BL2可以形成为跨越字线WL1和WL2。

现在将参考图2和图12A至15B描述根据本发明的其他实施例的相变存储单元的制造方法。图12A至15A是沿图2的线I-I′的剖面图，以及图12B至15B是沿图2的线II-II′的剖面图。

参考图12A和12B，其间有绝缘层53的大量字线WL1和WL2可以使用基本上与参考图5A和5B描述的相同方法来形成。在包括字线WL1和WL2的区域中，在衬底51上形成下绝缘层55和牺牲层57。在图12A和12B所示的实施例中，下绝缘层55由单个的下绝缘层形成。下绝缘层55可以由，例如，单个的氧化硅层形成。牺牲层57可以由相对于下绝缘层55具有刻蚀选择率的材料层形成。例如。牺牲层57可以由氮氧化硅层和/或氮化硅层形成。

接下来参考图13A和13B，牺牲层57和下绝缘层55被构图，以形成露出字线WL1和WL2的预定区域的单元接触孔57a。在单元接触孔57a的下部区域中可以形成凹陷的半导体图形59a，使用与参考图7A，7B，8A和8B描述的相同方法。凹陷的半导体图形59a可以形成为具有比下绝缘层55的顶表面更低的表面。结果，在凹陷的半导体图形59a上可以设置上单元接触孔57b。

现在参考图14A和14B，杂质离子可以被注入凹陷的半导体图形59a中，以形成垂直单元二极管D。垂直单元二极管D可以使用与先前参考图8A和8B描述的基本上相同方法来形成。结果，每个垂直单元二极管D可以形成为包括n-型半导体61n和p-型半导体61p。在垂直单元二极管D的顶表面上可以形成单元二极管电极63。单元二极管电极63也可以使用与先前参考图8A和8B描述的基本上相同方法来形成。

在上单元接触孔57b的侧壁上可以使用常规方法形成绝缘隔片65。绝缘隔片65可以由相对于牺牲层57具有刻蚀选择率的绝缘层形成。例如，绝缘隔片65可以由氧化硅层形成。在形成绝缘隔片之后，如先前参考图9A和9B所述，可以形成单元二极管电极63。

在包括单元二极管电极63和绝缘隔片65的区域中，在衬底51上可以形成底电极层，以及底电极层可以被平整，以露出牺牲层57的顶表面。结果，在被绝缘隔片65围绕的上单元接触孔57b中可以形成接触单元二极管电极63的初步底电极67。底电极层可以由导电层形成，如由氮化钛(TIN)层、氮化钛铝(TiAIN)层、氮化钽(TaN)层、氮化钨(WN)层、氮化钼(MoN)层、氮化铌(NbN)层、氮化钛硅(TiSiN)层、氮化钛硼(TiBN)层、氮化锆硅(ZrSiN)层、氮化钨硅(WSiN)层、氮化钨硼(WBN)层、氮化锆铝(ZrAIN)层、氮化钼铝(MoAIN)层、氮化钽硅(TaSiN)层、氮化钽铝(TaAIN)层、钛化钨(TiW)层、钛化铝(TiAl)层、氧氮化钛(TiON)层、氧氮化钛铝(TiAlON)层、氧氮化钨(WON)层和/或氧氮化钽(TaON)层形成。

现在参考图15A和15B，牺牲层57被除去，导致初步底电极67和绝缘隔片65在下绝缘层55上突出。然后可以使用下绝缘层55作为抛光停止层平整该突出的初步底电极67和突出的绝缘隔片65。结果，可以在垂直单元二极管D上形成底电极67a，以及底电极67a的顶表面可以具有与下绝缘层55的顶表面基本上相同的水平面。结果，底电极67a的顶表面面积可以小于垂直单元二极管D的水平截面面积。此外，底电极67a可以与垂直单元二极管D自对准。

在包括底电极67a的区域中的衬底51上可以使用与先前参考图10A和10B描述的相同方法来形成相变材料图形69和顶电极71。然后在包括顶电极71的区域中，在衬底51上可以使用与先前参考图11A和11B描述的相同方法来形成上绝缘层和位线。

根据如上所述的本发明的某些实施例，在单元接触孔的下部区域中设置垂直单元二极管以及在垂直单元二极管上布置底电极。某些实施例中的底电极通过单元接触孔与垂直单元二极管自对准。此外，形成底电极可以不需要任意附加的光刻工序。结果，可以增加包括垂直单元二极管的相变存储器件的集成度，而不使用更复杂的工序。此外，底电极可以被绝缘隔片和下绝缘层围绕，下绝缘层可以由氧化硅层形成，氧化硅显示出比氮化硅层和氮氧化硅层更低的导热率。结果，在某些实施例中，由底电极产生的焦耳热的损失可以被减小，可以提高接触底电极的相变材料图形的编程效率。

上文是本发明的例示以及不被允许认为是限制本发明。虽然已经描述了本发明的一些示例性实施例，但是所属领域的技术人员应当容易理解在本质上不脱离本发明的新颖性教导和优点的条件下，许多改进是可能的。由此，所有的这种改进确定为包括在权利要求所限定的本发明的范围内。在权利要求中，装置加功能条款意图是覆盖在此描述的结构。如执行叙述功能，不仅仅结构等效而且等效结构。因此，应当理解上文是本发明的例示以及不被允许被认为是局限于公开的具体实施例，以及对公开实施例以及其他实施例的改进被确定为包括在附加权利要求的范围内。本发明由下列权利要求限定，该权利要求的等效权利包括在其中。

Claims (49)

1.一种包括垂直二极管的集成电路器件，包括：

集成电路衬底；

集成电路衬底上的绝缘层；

贯穿绝缘层的接触孔；

接触孔的下部区域中的垂直二极管；以及

接触孔中的底电极，并且该底电极具有在垂直二极管的顶表面上的底表面，该底电极与垂直二极管自对准，以及具有小于接触孔的水平截面面积的顶表面面积。

2.根据权利要求1的器件，其中该集成电路器件包括相变存储器件。

3.根据权利要求2的器件，其中底电极的顶表面具有相对于集成电路衬底基本上与绝缘层的顶表面相同的水平面。

4.根据权利要求1的器件，还包括围绕底电极的侧壁的绝缘隔片，其中该绝缘隔片的外侧壁通过接触孔与垂直二极管的侧壁自对准。

5.根据权利要求4的器件，其中该绝缘层和绝缘隔片包括相同的材料。

6.根据权利要求5的器件，其中该绝缘层和绝缘隔片包括氧化硅。

7.根据权利要求1的器件，还包括底电极和垂直二极管之间的二极管电极。

8.根据权利要求1的器件，还包括电耦合到底电极的存储器存储元件，以及在集成电路衬底上并通过垂直二极管电耦合到底电极以限定存储单元的单元选择线。

9.根据权利要求8的器件，其中该存储器存储元件包括：

底电极上的相变材料图形层；以及

相变材料图形层上的顶电极。

10.根据权利要求1的器件，其中该绝缘层包括：

集成电路衬底上的第一绝缘层；以及

第一绝缘层上的第二绝缘层，第二绝缘层相对于第一绝缘层具有刻蚀选择率。

11.一种相变存储单元，包括：

集成电路衬底上的绝缘层；

贯穿绝缘层的单元接触孔；

单元接触孔的下部区域中的垂直单元二极管；

在垂直单元二极管上的单元接触孔中并与垂直单元二极管自对准的底电极；

底电极上的相变材料层图形；以及

相变材料层图形上的顶电极。

12.根据权利要求11的相变存储单元，其中底电极的顶表面具有与绝缘层的顶表面基本上相同的水平面。

13.根据权利要求11的相变存储单元，还包括围绕底电极的侧壁的绝缘隔片，以及其中该绝缘隔片的外侧壁通过单元接触孔与垂直单元二极管的侧壁自对准。

14.根据权利要求13的相变存储单元，其中底电极的顶表面面积小于单元接触孔的水平截面面积。

15.根据权利要求13的相变存储单元，其中绝缘层包括单个层，以及其中绝缘层是与绝缘隔片相同的材料。

16.根据权利要求13的相变存储单元，其中该绝缘层包括：

集成电路衬底上的第一绝缘层；以及

第一绝缘层上的第二绝缘层，其中第二绝缘层是相对于第一绝缘层具有刻蚀选择率的绝缘层。

17.根据权利要求16的相变存储单元，其中第二绝缘层是与绝缘隔片相同的材料。

18.根据权利要求11的相变存储单元，还包括底电极和垂直单元二极管之间的单元二极管电极。

19.根据权利要求11的相变存储单元，其中相变材料图形覆盖该底电极。

20.根据权利要求19的相变存储单元，还包括：

相变材料图形和顶电极上的上绝缘层；以及

在上绝缘层上的位线，该位线通过贯穿上绝缘层的位线接触孔电连接到顶电极。

21.根据权利要求11的相变存储单元，还包括在集成电路衬底上布置的字线，其中单元接触孔贯穿绝缘层，以露出部分字线，以及其中该绝缘层包括单个层。

22.根据权利要求21的相变存储单元，其中该字线包括n-型杂质区。

23.根据权利要求21的相变存储单元，其中该绝缘层包括氧化硅层。

24.根据权利要求23的相变存储单元，还包括围绕底电极侧壁的氧化硅隔片，其中该氧化硅隔片的外侧壁通过单元接触孔与垂直单元二极管的侧壁自对准。

25.根据权利要求24的相变存储单元，其中底电极的顶表面面积小于单元接触孔的水平截面面积。

26.根据权利要求21的相变存储单元，还包括底电极和垂直单元二极管之间的单元二极管电极。

27.根据权利要求21的相变存储单元，还包括：

覆盖相变材料图形和顶电极的上绝缘层；以及

上绝缘层上的位线，该位线通过贯穿上绝缘层的位线接触孔电连接到顶电极，该位线被布置为跨越字线。

28.根据权利要求11的相变存储单元，还包括在集成电路衬底上布置的字线，其中单元接触孔贯穿绝缘层，以露出部分字线，以及其中该绝缘层包括衬底上的第一绝缘层和第一绝缘层上的第二绝缘层，该衬底包括字线。

29.根据权利要求28的相变存储单元，其中底电极的顶表面具有与第二绝缘层的顶表面基本上相同的水平面。

30.根据权利要求29的相变存储单元，其中字线包括n-型杂质区。

31.根据权利要求29的相变存储单元，其中第一绝缘层是氧化硅层，以及第二绝缘层是氮氧化硅层和/或氮化硅层。

32.根据权利要求31的相变存储单元，还包括围绕底电极侧壁的绝缘隔片，其中该绝缘隔片的外侧壁通过单元接触孔与垂直单元二极管的侧壁自对准，以及其中绝缘隔片是氮氧化硅隔片和/或氮化硅隔片。

33.根据权利要求32的相变存储单元，其中底电极的顶表面面积小于单元接触孔的水平截面面积。

34.根据权利要求29的相变存储单元，还包括底电极和垂直单元二极管之间的单元二极管电极。

35.根据权利要求34的相变存储单元，还包括：

覆盖相变材料图形和顶电极的上绝缘层；以及

上绝缘层上的位线，该位线通过贯穿上绝缘层的位线接触孔电连接到顶电极，该位线被布置为跨越字线。

36.一种包括垂直二极管的集成电路器件的形成方法，该方法包括：

在集成电路衬底上形成绝缘层；

在绝缘层上形成牺牲层；

形成贯穿牺牲层和绝缘层的单元接触孔；

在单元接触孔的下部区域中形成垂直单元二极管；

形成填充该单元接触孔的初步底电极；

除去牺牲层而不除去初步底电极，以提供初步底电极的突出部分；以及

平整初步底电极的突出部分，以在具有顶表面的单元接触孔中形成底电极，该顶表面位于与下绝缘层的顶表面基本上相同的水平面。

37.根据权利要求36的方法，其中形成初步底电极在垂直单元二极管上的单元接触孔的侧壁上形成绝缘隔片之后，以及其中除去牺牲层包括除去牺牲层而不除去绝缘隔片，以提供绝缘隔片的突出部分，以及其中平整初步底电极的突出部分包括平整绝缘隔片的突出部分。

38.根据权利要求37的方法，其中形成绝缘层在集成电路衬底上形成字线之后，以及其中形成单元接触孔包括形成露出部分字线的单元接触孔。

39.根据权利要求38的方法，其中字线包括n-型杂质区。

40.根据权利要求37的方法，其中绝缘层由单个的绝缘层形成，以及其中牺牲层由相对于单个绝缘层具有刻蚀选择率的材料层形成。

41.根据权利要求40的方法，其中单个绝缘层包括氧化硅层以及其中牺牲层包括氮化硅层和/或氮氧化硅层。

42.根据权利要求40的方法，其中绝缘隔片包括与单个绝缘层相同的材料。

43.根据权利要求37的方法，其中形成绝缘层包括：

在集成电路衬底上形成第一绝缘层；以及

在第一绝缘层上形成第二绝缘层；

其中牺牲层包括相对于第二绝缘层具有刻蚀选择率的材料。

44.根据权利要求43的方法，其中第一绝缘层和牺牲层包括氧化硅层，以及其中第二绝缘层包括氮氧化硅层和/或氮化硅层。

45.根据权利要求43的方法，其中绝缘隔片由与第二绝缘层相同的材料形成。

46.根据权利要求37的方法，其中在垂直单元二极管的表面上形成单元二极管电极之后形成初步底电极。

47.根据权利要求46的方法，其中该单元二极管电极包括金属硅化物层。

48.根据权利要求37的方法，其中初步底电极包括氮化钛(TIN)层、氮化钛铝(TiAIN)层、氮化钽(TaN)层、氮化钨(WN)层、氮化钼(MoN)层、氮化铌(NbN)层、氮化钛硅(TiSiN)层、氮化钛硼(TiBN)层、氮化锆硅(ZrSiN)层、氮化钨硅(WSiN)层、氮化钨硼(WBN)层、氮化锆铝(ZrAIN)层、氮化钼铝(MoAIN)层、氮化钽硅(TaSiN)层、氮化钽铝(TaAIN)层、钛化钨(TiW)层、钛化铝(TiAl)层、氧氮化钛(TiON)层、氧氮化钛铝(TiAlON)层、氧氮化钨(WON)层和/或氧氮化钽(TaON)层。

49.根据权利要求37的方法，其中该集成电路器件包括相变存储单元以及其中该方法还包括：

在底电极上形成相变材料层图形；

在相变材料图形上形成顶电极；

在包括顶电极的区域中，在集成电路衬底上形成上绝缘层；以及

在上绝缘层上形成电连接到顶电极的位线。

Images