CN1885538A - 半导体器件以及熔丝的熔断方法 - Google Patents

半导体器件以及熔丝的熔断方法 Download PDF

Info

Publication number
CN1885538A
CN1885538A CNA200610094078XA CN200610094078A CN1885538A CN 1885538 A CN1885538 A CN 1885538A CN A200610094078X A CNA200610094078X A CN A200610094078XA CN 200610094078 A CN200610094078 A CN 200610094078A CN 1885538 A CN1885538 A CN 1885538A
Authority
CN
China
Prior art keywords
fuse
mentioned
electric current
fuse part
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610094078XA
Other languages
English (en)
Other versions
CN100559585C (zh
Inventor
河野和史
岩本猛
米津俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1885538A publication Critical patent/CN1885538A/zh
Application granted granted Critical
Publication of CN100559585C publication Critical patent/CN100559585C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fuses (AREA)

Abstract

提供一种具有能够降低熔断电流地经过了最佳化的电流熔断熔丝的半导体器件以及熔丝的熔断方法。熔丝(FS2)中以熔丝部(FP1)的折回方向成为和焊盘(PD)的排列方向平行的方式设置熔丝部(FP1)。在此，焊盘(PD)和熔丝部(FP1)的距离用与焊盘(PD)的熔丝部(FP1)相对一侧的边，和与该边相对的最接近的熔丝部(FP1)的距离定义，熔丝部(FP1)的折回部(RP)和最接近的焊盘(PD)的距离(D1)成为焊盘(PD)和熔丝部(FP1)的距离，焊盘(PD)和熔丝部(FP1)之间隔开大于等于10条熔丝的宽度的宽度。

Description

半导体器件以及熔丝的熔断方法
技术领域
本发明涉及半导体器件以及熔丝的熔断方法，特别涉及具有电流熔断熔丝的半导体器件以及熔丝的熔断方法。
背景技术
在近年的大容量化的半导体器件中，没有缺陷地制造构成存储器部的全部的存储单元，使其正常发挥功能在技术上是困难的，因此，准备根据不良发生率推定的个数的存储器阵列的冗长电路，当在制造阶段中发现不良的存储器单元的情况下，能够将具有不良存储器单元的存储器阵列(列阵列，行阵列)置换成预先设置的预备的存储器阵列。
由此，防止半导体器件自身成为不良产品，谋求提高半导体器件的制造成品率。
而且，用于进行具有不良存储器单元的存储器阵列和预备的存储器阵列的连接切换的结构是熔丝，一般，如此构成***电路部的列译码器以及行译码器，即，通过熔断该熔丝，把具有不良存储单元的存储器阵列设置成不能选择，把预备的存储器阵列设置成可以选择。
作为熔丝的切断方法，有使用激光光线的方法，和电切断的方法，而在使用了激光光线的方法中，存在只能在半导体器件处于晶片状态的情况下熔断，和工艺复杂的问题。
另一方面，在电切断的方法中，在半导体器件处于晶片状态的情况下能够切断是肯定的，而且在半导体器件封装后也可以切断。
进而，电切断的方法大致分为2个方法。
1个方法是，使用把绝缘膜夹在中间设置了电极的构造的熔丝，通过在两极上施加能够破坏绝缘膜的绝缘的电压，进行“0”、“1”状态的编程的所谓的非熔丝(anti fuse)方式，再1个方法是，使用用导电体层构成的熔丝，通过流过额定以上的电流熔断熔丝进行编程的电流熔断熔丝方式。
电流熔断熔丝由实际实施切断的直线形的熔丝部，和设置在熔丝部的两端上的熔丝引出部构成，熔丝部设计成比熔丝引出部还细。这是因为通过局部增加电流密度而有效地在熔丝部上进行焦耳发热，容易以少的电流使熔丝部熔断的缘故。
这样在电流熔断熔丝中，利用流过的电流产生的熔丝焦耳热使熔丝熔断。因此，为了熔断熔丝，至少需要数十mA以上的电流，存在需要电流输出大的电源，和熔丝熔断时的发热对周围产生影响的问题。
为了解决这些问题，降低在熔丝熔断中需要的电流是有效的方法，作为降低电流的方法例如提出了在专利文献1中公开的熔丝构造。
即，在专利文献1中公开了这样的技术，即并不是把熔丝部设置成单纯的直线形，而是通过在熔丝部上设置至少1个曲拐(crank)部，并通过使电流集中到该曲拐部上提高电流密度，以少的电流熔断熔丝。
另外，在专利文献2中，公开了从减小占有面积的观点出发，在熔丝部上通过设置多个折回部形成S形状的构成。
[专利文献1]特开平6-140510号公报(图1，2)
[专利文献2]特开平3-28737号公报(图1，2)
在以上说明的专利文献1中，如该专利文献1的图2所示，虽然在曲拐部上电流密度增加，但因为在其他的部分上电流密度减少，所以在曲拐部上的电流密度增加的效果被抵消，在和直线形的熔丝比较的情况下，预测不能得到显著的效果。
另外，在专利文献2中，是为了减小占有面积而把熔丝设置成S形状，但对于熔断电流的降低效果并不明确，如果熔丝部的长度达到或者超过某一长度，则结论是熔断电流不能减少，不能说熔丝构造是最佳构造。
发明内容
本发明就是为了解决上述问题而提出的，其目的在于提供一种能够降低熔断电流的具有最佳的电流熔断熔丝的半导体器件，以及熔丝的熔断方法。
本发明的权利要求1所述的半导体器件具有半导体衬底和利用电流熔断的熔丝，上述熔丝具有：熔丝布线在与上述半导体衬底的主面平行的平面内折回成为S形状的熔丝部；和分别与上述熔丝部的两端部连接，一边的长度比上述熔丝布线的宽度还大的矩形的2个焊盘，上述2个焊盘各自设置成与上述熔丝部之间隔开大于等于10条的上述熔丝布线的宽度。
本发明的权利要求4的半导体器件半导体衬底和利用电流熔断的熔丝，上述熔丝具有：熔丝布线在与上述半导体衬底的主面垂直的平面内折回成为S形状的熔丝部；和分别与上述熔丝部的两端部连接，一边的长度比上述熔丝布线的宽度还大的矩形的2个焊盘，上述熔丝部在设置在上述半导体衬底上的多层的层间绝缘膜内设置，其具有：分别与上述半导体衬底的主面平行地延伸，把上述层间绝缘膜夹在其间而相互在上下重叠设置的直线形的多条熔丝布线；和连接上述多条熔丝布线间的多个接触，其中，上述多个接触各自设置成使上述熔丝部电流路径成为S形状。
本发明的权利要求6所述的熔丝的熔断方法是设置在半导体器件内，用电流熔断的熔丝的熔断方法，包含在上述熔丝上脉冲式地多次施加电流的步骤(a)。
如果采用本发明的权利要求1所述的半导体器件，则因为熔丝具有熔丝布线在与半导体衬底的主面平行的平面内折回变成S形状的熔丝部，所以在能够高效率地加热熔丝的同时，因为设置成2个焊盘各自和熔丝部之间隔开大于等于10条熔丝布线的宽度，所以能够防止因从熔丝部散发的热被焊盘吸收而抑制温度上升的现象。
如果采用本发明的权利要求4所述的半导体器件，则因为熔丝具有熔丝布线在与半导体衬底的主面垂直的平面内折回变成S形状的熔丝部，所以能够高效率地加热熔丝。
如果采用本发明的权利要求6所述的熔丝的熔断方法，则通过在熔丝上脉冲式地多次施加电流，即使在同样的时间给予熔丝同样的电流的情况下，与连续施加电流的情况相比，能够给予熔丝更大的热量，能够降低在熔丝熔断中需要的电流。另外，通过脉冲式地施加电流，还能够抑制热量对熔丝周围的影响。
附图说明
图1是表示熔丝部是直线形的熔丝的平面形状图。
图2是表示相对直线形的熔丝部的长度变化的最高达到温度的图。
图3是说明用熔丝和熔丝选择用的MOS晶体管构成的最小构成单位的图。
图4是表示晶体管的I-V特性的图。
图5是表示本发明的实施方式1的熔丝的平面形状图。
图6是表示晶体管的I-V特性的图。
图7是表示熔丝部的折回数和最高达到温度的关系的图。
图8是模式化表示直线形的熔丝部的图。
图9是模式化表示具有2个折回部的S形状的熔丝部的图。
图10是表示本发明的实施方式1的熔丝的平面形状图。
图11是表示本发明的实施方式1的熔丝的平面形状图。
图12是表示在把熔丝部设置在绝缘膜中的状态下，在其平面方向的周围各点上达到1100℃的时间的模拟结果的图。
图13是表示在把熔丝部设置在绝缘膜中的状态下，用外插法求在其平面方向的周围各点上达到1100℃的时间的模拟结果的图。
图14是表示使熔丝布线以3维S行变化的构成的断面图。
图15是表示使熔丝布线以3维S行变化的构成的断面图。
图16是模式化表示在熔丝的熔断时一般实施的熔断电流的连续施加的图。
图17是模式化表示在熔丝的熔断时一般实施的熔断电流的连续施加的图。
图18是模式化表示熔断电流的脉冲式施加的图。
图19是模式化表示熔断电流的脉冲式施加的图。
图20是表示相对施加电压的熔丝的电阻上升率的图。
具体实施方式
<序论>
在说明本发明的实施方式1之前，首先说明有关如图1所示那样的熔丝部FP使用了单纯直线形的熔丝FS时的熔断电流的降低。
图1是表示熔丝FS的平面形状图，熔丝FS具有分别与熔丝部FP的两端部连接的2个焊盘PD。
在此，图2中表示，在熔丝部FP的宽度是140nm，厚度是225nm，材质是铜(Cu)的情况下，当把熔丝部FP的长度进行了各种改变后，用有限元法计算了在流过15mA的电流时达到的最高温度的结果。
在图2中，横轴表示熔丝部FP的长度(μm)，纵轴表示最高到达温度(℃)。
如图2所示，在熔丝部FP中的最高到达温度在熔丝部FP的长度达到20μm附近之前以比较急的角度上升，而如果超过20μm则温度特性曲线有饱和的趋势。因而，即使在熔丝上施加同样的电流值的情况下，如果熔丝长度过短，则在熔丝部FP上的温度不能达到熔断所需要的温度，无法切断熔丝。
另一方面，如果加长熔丝长度则最高达到温度提高，而如果超过20μm，则虽然增加长度，最高达到温度却不能上升，这受到了在半导体器件的设计上的制约。
即，当把电流熔断熔丝装载到半导体器件上的情况下，作为其最小构成单位如图3所示，可以认为由熔丝FS、熔丝选择用的MOS晶体管Q1构成。
在图3中，在电源端子VT和接地之间串联连接熔丝FS和MOS晶体管Q1，成为向MOS晶体管Q1的栅电极给予控制电压VDD1的构成。
在这种构成中，在向电源端子VT施加电源电压VDD2的状态下，通过向MOS晶体管Q1的栅电极施加控制电压VDD1，把MOS晶体管Q1设置在导通状态，在熔丝FS上流过熔断电流Iin。此时，作为控制电压VDD1以及电源电压VDD2可以施加在MOS晶体管Q1上的电压受到硬件的制约。
例如，在内部只具有3.3V系列的MOS晶体管的逻辑IC等中，在控制电压VDD1以及电源电压VDD2中最大只能加到3.3V，该值有随着高集成化、大容量化的进展而变小的趋势。
而后，因为一般MOS晶体管为了减少在制造时的工艺变动中引起的晶体管特性的偏差的影响，如图4所示使用在晶体管的I-V特性中所说的饱和区域。
即，在图4中横轴表示漏/源电压Vds，纵轴表示漏/源电流Ids，设定漏/源电压Vds，使得流过所希望的熔断电流Iin(即漏/源电流Ids)，但考虑在饱和区域使用、和得到熔断电流Iin这两个条件，来选择特性曲线。
在图4的情况下，特性曲线C1即使达到饱和区域也无法提供熔断电流Iin，特性曲线C3因为在未达到饱和区域的状态下就提供熔断电流Iin，所以不适宜，只有特性曲线C2满足全部的条件。
在使用特性曲线C2的情况下，为了得到熔断电流Iin所需要的漏/源电压Vds的下限值是VL。
MOS晶体管Q1具有这样的特性，当是3.3V系列的晶体管的情况下，当在熔丝FS上流过熔断电流Iin的情况下，在熔丝部上引起的电压降ΔVF必须满足下面的式子(1)。
ΔVF＜3.3-VL                  …(1)
因为将熔丝长度需设计成满足该条件，所以加长熔丝长度受到半导体器件的设计上的限制。
如上所述，通过只最佳化熔丝部FP的长度来降低熔丝熔断电流是有限的，在本发明中不仅如此，而且通过采用能够更高效率地加热熔丝部的构造，可以以更小的电流切断熔丝。
<A.实施方式1>
<A-1.装置构成>
图5作为本发明的实施方式1表示熔丝FS1的平面形状。
如图5所示，熔丝FS1具有：熔丝部FP1具有2个折回部RP形成S形状的熔丝部FP1；分别与熔丝部FP1的两端部连接的2个焊盘PD。而且，图1所示的熔丝FS的熔丝部FP的全长，和图5所示的熔丝FS1的熔丝部FP1的全长相同。
在设计熔丝FP1时，首先，作为用于降低熔丝熔断电流的第1阶段，进行熔丝部FP1的长度的最佳化。
<A-2.熔丝长度的最佳化>
在熔丝部FP1的长度的最佳化时，假设制成在15mA下可以切断的熔丝，假设熔丝的材质是铜，熔丝部FP1的线宽度是0.14μm，厚度是0.225μm。
另外，作为提供15mA电流的晶体管，使用具有图6所示那样的I-V特性的MOS晶体管。
即，在饱和区域中为了得到15mA的漏/源电流，使用漏/源电压为下限电压VL＝1.5那样的MOS晶体管。
在此，在图3所示的最小构成单位中，在假设作为电源电压VDD2能够施加到3.5V的情况下，在MOS晶体管Q1中作为漏/源电压必须连续施加大于等于下限电压VL＝1.5V。因而，在熔丝熔断时在熔丝部FP中容许的电压降ΔVF达到2.0V。
在此，因为铜布线的薄层电阻约是0.15Ω/μm2，所以如果把熔丝部FP的长度设置成L，则熔丝电阻RF可以用下面的式子(2)表示。
RF＝(0.15×L)/0.14             …(2)
另一方面，熔丝的电阻值随熔丝的温度上升而上升，在表1中表示有代表性的熔丝材料的电阻率的温度依赖性。
[表1]
熔丝材料的电阻率的温度依赖性(单位：Ω·m)
  温度℃   Al   W   Cu   Co
  -195   0.21   0.6   0.2   0.9
  0   2.5   4.9   1.55   5.6
  100   3.55   7.3   2.23   9.5
  300   5.9   12.4   3.6   19.7
  700   24.7   24   6.7   48
  1200   32.1   39   21.3   88.5
在表1中，以铝(Al)、钨(W)、铜(Cu)以及钴(Co)为例子，表示温度是-195℃、0℃、100℃、300℃、700℃以及1200℃时的电阻率。
如表1所示，在铜中加热到接近熔点的1200℃的情况下，可知其电阻率为0℃时的约13倍。
而后，在实际进行熔丝的设计的情况下，需要考虑熔丝电阻变为最高的情况，如上所述，在1200℃的情况下因为变为约13倍，所以在熔丝熔断时在熔丝部FP上发生的电压降ΔVF在熔断电流是15mA的情况下，用下面的式子(3)表示。
ΔVF＝(0.15×L×0.015×13)/0.14       …(3)
而后，如上所述，因为需要电压降ΔVF小于等于2.0V，所以熔丝部FP的长度L变为L＜9.57μm，由此确定熔丝长度的上限。
另外，关于熔丝长度的下限，因为根据图2所示的最高达到温度的特性，需要大于等于2.0μm，所以熔丝部FP1的长度希望设定在2.0～9.5μm的范围中。
通过这样设定熔丝FP1的长度，能够降低熔丝熔断电流。
<A-3.S形状的最佳化>
下面，根据用上述方法已确定的熔丝部FP1的长度2.0～9.5μm进行熔丝部FP1的S形状的最佳化。
图7是表示熔丝部的折回数和最高到达温度的关系的图，横轴表示熔丝部的折回数，纵轴表示最高到达温度，表示熔丝长度是8μm的情况(用○表示)和12μm的情况(用口表示)。而且，熔丝的材质、线宽度以及厚度和以前说明的一样，流过的电流是15mA。
在图7中，表示熔丝部是直线形即折回数是0的情况、折回数是2的情况、和折回数是4的情况，可知在折回数是0的情况下，即使熔丝长度是12μm，最高到达温度也是2200℃左右，而在折回数是2的情况下，即使熔丝长度是8μm，最高到达温度达也达到2200℃。而且，熔丝长度12μm并不是最佳化的长度，而是为了比较而表示的。
这样，可知，即使熔丝长度相同，通过设置折回部形成S形状，即使在施加同样的电流的情况下，也能够更高效率地加热熔丝。
其原因用图8以及图9说明。
图8是模式化表示直线形的熔丝部的图，如果在这样的熔丝部上流过电流，则一般能够在中央部引起熔断。而且，熔丝部的中央的热以中央部为中心在上下左右方向上散发。
另一方面，图9是模式化表示具有2个折回部的S形状的熔丝部的图，即使在这样的熔丝部中也在中央部引起熔断，但因为在熔丝部的中央线L1的两侧上存在侧面线L2，所以侧面线L2在起到加热器的作用的同时，还能抑制从中央线L1散发热，所以中央线L1处于容易加热的状态，能够把熔丝部加热到更高的温度。这表示能够降低在熔丝熔断中需要的电流值。
而且，中央线L1和侧面线L2之间的宽度希望设置成1条熔丝布线的宽度。
另外，为了在熔丝部FP上使局部发热，需要在熔丝部FP上急剧增加电流密度。因此，如图5所示使作为熔丝引出部的焊盘PD的截面积(熔丝部宽度方向的截面积)比熔丝部FP1还宽。
当采用这样的构成的情况下，必须注意焊盘PD和熔丝部FP1的位置关系。
即，因为焊盘PD和熔丝部FP相比容积大，所以具有作为从熔丝部FP散发的热的散热片的功能，起到抑制在熔丝部FP1上的温度上升的效果。因而，如果不适宜地保持焊盘PD和熔丝部FP1的距离，则在如设计的电流下无法熔断熔丝部FP1，需要增加电流。
下面，对于焊盘PD和熔丝部FP1的位置关系的最佳化使用图10～图13说明。
图10以及图11分别表示相对焊盘PD的熔丝部FP1的布局的一例，图10表示以熔丝部FP1的折回方向和焊盘PD的排列方向平行的方式设置了熔丝部FP1的熔丝FS2，图11表示以熔丝部FP1的折回方向和焊盘PD的排列方向垂直的方式设置了熔丝部FP1的熔丝FS3。
在此，焊盘PD和熔丝部FP1的距离用焊盘PD的与熔丝部FP1相对的一侧的边和与该边相对的最接近的熔丝部FP1的距离来定义。
例如，在图10的熔丝FS2中，熔丝部FP1的折回部FP和最接近的焊盘PD的距离D1是焊盘PD和熔丝部FP1的距离，在图11所示的熔丝部FS3中，熔丝部FP1的直线部分SP和最接近的焊盘PD的距离D1是焊盘PD和熔丝部FP1的距离。
在决定该距离D1时，必须考虑从熔丝部FP1向周围散发的热的热传导。
一般因为熔丝部FP1形成在形成于半导体衬底上的硅氧化膜等的绝缘膜中，所以在熔丝部FP1的周围的绝缘膜中，通过计算达到接近铜的熔点的1100℃的时间，能够确定焊盘PD和熔丝部FP1的最佳的距离。
图12是表示在把熔丝部FP1设置在绝缘膜中的状态下，在其平面方向周围的各点上达到1100℃的时间的模拟结果的图，横轴表示时间(nsec)，纵轴表示距离熔丝部FP1的距离(μm)。
而且，图12中的距离是从构成熔丝部FP1的铜线的宽度方向的端面算的距离，可知在距离和时间之间线性的关系成立。
因而，如果时间推移，则即使是距离远的位置也能达到1100℃，而熔丝切断需要的时间是1μsec(1000nsec)左右，如果配置焊盘PD的位置比在该时间达到1100℃的位置还远，则能够防止热向焊盘PD流动，熔丝部FP的温度不上升的状态。
在图12中，虽然可知在100nsec下至0.25μm的位置达到1100℃，但对于经过这以上时间的到达距离是用外插法求出的。把其结果表示在图13中。
在图13中，横轴表示0～1000nsec的时间，纵轴表示0～2.0μm的距离，表示图12所示的模拟结果，使用从该线性特性得到的直线外插经过1000nsec后的到达距离。
其结果，可知在经过1000nsec后从熔丝部FP1到约1.8μm的位置达到1100℃。该值是达到接近熔点的1100℃的距离，如果是比它低的温度，则即使在相同时间下在更远的位置上，也达到该温度，如果熔丝切断所需要的时间增减，则该距离也增减。
因而，作为焊盘PD和熔丝部FP1的最佳距离，在上述值上预计1～2成的余量，设置成1.5～2.0μm的范围。
在此，上述的1.5～2.0μm这一值因为相当于熔丝部FP1的线宽度0.14μm的约10倍～14倍，所以结果是焊盘PD和熔丝部FP1之间隔开大于等于10条的宽度。
这样，通过使焊盘PD和熔丝部FP1之间隔开大于等于10条的的宽度，能够防止从熔丝部FP1散发的热被焊盘PD吸收从而抑制熔丝部FP1的温度上升这种状态。
而且，在图10所示的布局中，因为熔丝部FP1的折回部RP与焊盘PF相对，所以与焊盘PD相对的熔丝部FP1的长度成为折回部RP的长度，因为它与直线部相比非常短，所以从折回部RP散发的热量也少，而且被焊盘PD吸收的热量也少，所以能够更有效地加热熔丝部FP1。
另外，在图11所示的布局中，因为熔丝部FP1的直线部分SP与焊盘PD相对，所以与焊盘PD相对的熔丝部FP1的长度成为直线部分SP的一部分的长度。在此，直线部分SP的长度因为比焊盘PD的一边还长，所以直线部分SP与焊盘PD的一边的大致整个面相对，而通过保持前面说明的焊盘PD和熔丝部FP1之间的最佳距离，降低被焊盘PD吸收的热量，能够高效率地加热熔丝部FP1。
而且，在图10以及图11中，表示以把熔丝部FP1夹在中间的方式设置2个焊盘PD的构成，当熔丝部的折回的个数是偶数的情况下，因为熔丝部的2端部分在同一方向上排列，所以2个焊盘排列在熔丝部的一侧，这样的构成当然也可以。
<A-4.效果>
如上所述，在本发明的实施方式1中，通过把熔丝部FP1形成为S形状，如果熔丝长度相同，流过的电流相同，则与直线形的熔丝相比，能够更高效率地加热熔丝。
另外，在确定熔丝部FP1的全长时，因为要考虑熔丝材料的电阻率的温度依赖性，所以能够防止由于熔丝部FP1的全长过长，在熔丝部FP中发生的电压降低过大，不能流过充分的电流的问题。
另外，通过把熔丝部FP1和焊盘PD之间隔开大于等于10条的宽度，能够防止由于从熔丝部FP散发的热被焊盘PD吸收而抑制熔丝部FP1的温度上升的状态。
另外，通过以使熔丝部FP1的折回方向和焊盘PD的排列方向平行的方式设置熔丝部FP1，使得与焊盘PD相对的熔丝部FP1的长度成为折回部RP的长度，使得被焊盘PD吸收的热量少，所以能够更高效率地加热熔丝部FP1。
<A-5.变形例>
图5、图10以及图11所示的熔丝FS1～FS3是在相对半导体衬底的主面平行的平面内折回的形状，可以说是使熔丝布线在2维上S行的形状。
但是，折回的方向并不限于平面内，也可以在相对半导体衬底的主面垂直的平面内折回，设置成使熔丝布线在3维上S行的形状。
图14表示使熔丝布线在3维上S行的构成的剖面图。
如图14所示，在半导体衬底SB的主面上设置层间绝缘膜ZL，在其表面内设置熔丝FS4。
熔丝FS4把位于最下层的直线形的熔丝布线L11的一端与焊盘PD1连接，在另一端的上面连接接触(via contact)C1。
接触(via contact)C1与在熔丝布线L11的上层上沿着熔丝布线L11设置的熔丝布线L12的一端的下面连接。
在熔丝布线L12的另一端的上面连接接触C2，接触C2与在熔丝布线L12的上层上沿着熔丝布线L12设置的熔丝布线L13的一端的下面连接。而后，熔丝布线L13的另一端与焊盘PD2连接。
而且，虽然为了便于描述而将层间绝缘膜ZL描述成单层，但实际上是至少由3层绝缘膜构成的多层膜，在半导体衬底SB和熔丝布线L11之间、熔丝布线L11和L12之间，以及熔丝布线L12和L13之间，分别至少具有1层的绝缘膜。
另外，为了统一熔丝布线的材质和线宽度，在1层内形成熔丝FS4，不会跨越到另一层中。
图15是从层间绝缘膜ZL的上方看熔丝FS4时的平面图，在图15中的A-B线的剖面相当于图14所示的构成。
而且，在图15中，焊盘PD1以及PD2是把层间绝缘膜ZL夹在中间相互不重叠地设置的构成，但当熔丝部的折回的个数是偶数的情况下，因为熔丝部的2个端部排列在相同方向上，所以设置成2个焊盘把层间绝缘膜ZL夹在中间重叠，当然也可以是那样的构成。
在采用以上说明的构成的情况下，当然也可以有效地加热熔丝。
<B.实施方式2>
在以上说明的实施方式1中，说明了能够降低熔断电流的最佳化电流熔断熔丝的构造，但在本发明的实施方式2中，说明通过脉冲式地施加电流，降低熔断电流的熔丝的熔断方法。
而且，本实施方式的方法的适用并不限于实施方式1的图5、图10以及图11所示的，如熔丝FS1～FS3那样的S形状的熔丝，也可以是图1所示的熔丝FS那样的直线形的熔丝，所以在下面的说明中熔丝的形状没有特别限定。
<B-1.熔断电流的连续施加>
图16是模式化表示在熔断熔丝时一般实施的连续施加熔断电流的图。
在图16中，横轴表示经过时间(任意单位)，纵轴表示对熔丝的施加电压(任意单位)。
如图16所示，一般在熔断熔丝时，控制熔丝选择用的MOS晶体管Q1(图2)，使得在直至熔断的时间t内连续对熔丝施加一定电压Vin，而这种情况下流过熔丝的电流显示图17所示的特性。
在图17中，横轴表示经过时间(任意单位)，纵轴表示流过熔丝的电流值(任意单位)。
如图17所示，在电流施加之后流过熔丝中的电流显示电流值IP。该电流值是所谓的初始瞬间最大电流，由于随时间的经过熔丝发热，使得熔丝电阻增加，电流减少，减少到最终取得热平衡的状态的电流值IS(以后，称为平衡电流值)。因为该值随熔丝的材质、线宽度和厚度而变化，所以无法确定，而表示图17所示那样的特性是共同的。
而且，现时是向平衡状态的转移部分是平缓的曲线，但在图17中为了方便而以临界表示。而且，如图17所示成为向着平衡状态转移的临界点的时间是t1。
如图17所示，在连续施加熔断电流的情况下，给予熔丝的热量P1根据图17的特性可用下面的式子(4)表示。
P1＝IS×t+t1(IP-IS)/2              …(4)
这样，在连续施加熔断电流的情况下，因为在温度上升迟缓的平衡电流值的状态下长时间的施加电流，所以认为加热效率低。
<B-2.熔断电流的脉冲式地施加>
因而本发明人认为在温度上升急剧而电流连续减少的状态下，即在转移状态下加热效率高，由此想出了作为维持转移状态的方略，通过脉冲式地施加电压以达到脉冲式施加熔断电流这种技术思想。
图18表示脉冲式地每1次只施加t/n的时间的一定电压Vin的状态，t是熔断电流的连续施加时的熔断时间，n是等分熔断时间的任意的整数值，但设定成t/n不超过图17所示的t1。
这样，在脉冲式地施加电压的情况下流过熔丝的电流显示如图19所示那样的特性。
如图19所示，在电流施加之后流过熔丝中的电流表示电流值IP，在时间经过的同时由于熔丝发热引起的熔丝的电阻的增加致使电流减少这一点和图17所示的特性相同，而因为一旦在t/n的时间中电压的施加结束，则以电流值ID为界电流值变为0。
其后，如果经过规定的停止时间再次施加电压，则之后电流值IP流过，在时间经过的同时电流减少，如果经过t/n的时间则电流值变为0。通过重复该动作，与熔断电流的连续施加的情况相比可以高效率地加热熔丝。
如图19所示，当脉冲式地施加熔断电流的情况下，给予熔丝的热量P2可根据图19的特性用下面的式子(5)表示。
P2＝ID×t+t(IP-ID)/2               ……(5)
在此可知，只要以至少使电流ID比电流IS还大的方式，即以熔断电流达到平衡电流值IS之前使脉冲停止的方式进行设定，就会使P2＞P1。
另外，即使设定成ID＝IS的情况下，P2比P1还大式子(5)的第2项的部分。
如上所述，即使在同样的时间把同样的电流给予熔丝的情况下，通过脉冲式地施加电流，能够给予熔丝更大的热量，能够降低在熔丝熔断中需要的电流。
另外，通过脉冲式地施加电流还可以抑制热量对熔丝周围的影响。
即，如图17所示，当连续施加电流直至时间t的情况下，在熔丝周围的区域中，例如达到熔丝材料的熔点的位置是S1，而脉冲式地施加电压的情况下，在加热熔丝后直至回到原温度之前进行停止动作，所以在熔丝的周围区域中，达到熔丝材料的熔点的位置S2是S2＜S1。
通过这样脉冲式地施加电流，能够抑制热量对熔丝周围的影响，所以在半导体器件的电路设计中可以缩小熔丝区域。
但是，如果为了避免对熔丝周围的损害而使脉冲式地施加时间过短，则有可能无法切断熔丝。
即，为了切断熔丝必须把熔丝至少加热至熔点或者以上，为此作为脉冲式地施加时间必须设定可能使熔丝的温度至少上升到熔点的时间。
例如，当把线宽度是Wμm、厚度是Hμm、长度是Lμm的布线作为熔丝使用的情况下，当把布线材料的比热设为c，把密度设为ρ，在单位时间给予热量Q的情况下，达到熔点的时间Tm可以用下面的式子(6)表示。
Tm＞{(L×W×H)×c×ρ}/Q    …(6)
因而虽然必须连续施加Tm或者Tm以上的时间的电流，但如果给予脉冲的施加过长，因为变得和连续施加电流一样，所以通过重复进行一旦上升达到接近熔点后就停止脉冲式地施加，在熔丝冷却后，再次使其上升至接近熔点这一温度循环，最终能够熔断熔丝。
在下面所示的表2中表示，在熔丝材料中使用Al以及Cu，当在线宽度W＝厚度H的熔丝上脉冲式地施加电流10mA的情况下，为了使熔丝达到等于或者高于熔点所需要的脉冲式地施加时间。
[表2]
  材料   比热(kJ/kgK)   熔点(℃)   电流(mA)   布线膜厚度(μm)   布线宽度(μm)   布线长度(μm)   密度(kg/m3)   熔点达到时间(μsec)
  Al   0.905   660.4   10   0.1   0.1   8   2690   0.057
  Cu   0.47   1084.5   10   0.1   0.1   8   8500   0.265
根据表2可知，当是铜熔丝的情况下因为在达到熔点之前需要约0.3μsec，所以如果在连续施加电流的情况下的熔丝熔断时间是1μsec，则在脉冲式地施加电流的情况下，通过加3～4次的脉冲就能够熔断。
另外，当脉冲式地施加电流的情况下，还可以降低熔断需要的施加电压。
图20是表示相对施加电压(V)的熔丝的电阻上升率(RWT2/RWT1)的图，表示连续施加电流的模式SPM、脉冲式地施加电流的模式MPM的特性。而且，在得到图20的特性时，在模式SPM和模式MPM中，使向熔丝施加电流的合计时间相同。
电阻上升率(RWT2/RWT1)是通过测定熔丝熔断之前的电阻值RWT1，和熔丝熔断之后的电阻值RWT2得到的值，因为如果熔丝熔断，则电阻值急剧增加，所以通过RWT2/RWT1急剧变化，可知熔丝已熔断。
在图20中，因为直至施加电压至3.5V前电流不充分，所以熔丝未能熔断，模式SPM和模式MPM的电阻上升率都是原来的1，而如果施加电压超过3.5V，则在模式MPM中熔丝熔断，电阻上升率也增加7位。
另一方面在模式SPM中，即使把施加电压设置成5V，熔丝也不熔断，只是电阻上升率随焦耳热而增加。
这样通过脉冲式地施加电流，能够降低熔断所需要的施加电压。
<B-3.效果>
如上所述，在本发明的实施方式2中，通过多次脉冲式地施加熔断电流，即使只以同样时间给予熔丝同样的电流的情况下，通过脉冲式地施加电流，也可以给予熔丝更大的热量，能够降低在熔丝熔断中需要的电流。
另外，通过脉冲式地施加电流还能够抑制热量对熔丝周围的影响。
另外，通过脉冲式地施加电流，能够降低熔断需要的施加电压。

Claims (9)

1、一种半导体器件，具有半导体衬底和利用电流熔断的熔丝，
上述熔丝具有：
熔丝布线在与上述半导体衬底的主面平行的平面内折回成为S形状的熔丝部；和
分别与上述熔丝部的两端部连接，一边的长度比上述熔丝布线的宽度还大的矩形的2个焊盘，
上述2个焊盘各自设置成与上述熔丝部之间隔开大于等于10条的上述熔丝布线的宽度。
2、如权利要求1所述的半导体器件，其中
上述2个焊盘设置成在其间夹着上述熔丝部相对，
上述熔丝部设置成折回方向和上述焊盘的排列方向平行，
上述2个焊盘各自和上述熔丝部的距离用上述熔丝部的折回部和最接近的上述焊盘的距离来规定。
3、如权利要求1所述的半导体器件，其中
上述2个焊盘设置成在其间夹着上述熔丝部而相对，
上述熔丝部设置成折回方向和上述焊盘的排列方向垂直，
上述2个焊盘各自和上述熔丝部的距离用上述熔丝部的直线部分和最接近的上述焊盘的距离来规定。
4、一种半导体器件，具有半导体衬底和利用电流熔断的熔丝，
上述熔丝具有：熔丝布线在与上述半导体衬底的主面垂直的平面内折回成为S形状的熔丝部；和分别与上述熔丝部的两端部连接，一边的长度比上述熔丝布线的宽度还大的矩形的2个焊盘，
上述熔丝部在设置在上述半导体衬底上的多层的层间绝缘膜内设置，其具有：分别与上述半导体衬底的主面平行地延伸，把上述层间绝缘膜夹在其间而相互在上下重叠设置的直线形的多条熔丝布线；和连接上述多条熔丝布线间的多个接触，其中
上述多个接触各自设置成使上述熔丝部电流路径成为S形状。
5、如权利要求1所述的半导体器件，其中
上述半导体器件具有与上述熔丝串联连接，在上述熔丝上流过电流时处于导通状态的MOS晶体管，
上述熔丝部的全长的确定按照以下方式进行，加入由于上述熔丝部的温度上升引起的上述熔丝布线的电阻率的增加率而计算出的在上述熔丝部中发生的电压降，比上述MOS晶体管的电源电压与为了得到熔断所需要的电流所需要的漏/源电压的差还小。
6、一种设置在半导体器件内，利用电流熔断的熔丝的熔断方法，包含：(a)向上述熔丝脉冲式地多次施加电流的步骤。
7、如权利要求6所述的熔丝的熔断方法，其中
上述步骤(a)包含以下步骤：
(a-1)在开始施加电流后，在流过上述熔丝的电流随着因上述熔丝的加热产生的电阻值增加而降低到规定值的时刻，将电流的施加停止规定期间，
(a-2)在上述规定期间经过后，向上述熔丝施加电流，
重复上述步骤(a-1)和(a-2)，直至上述熔丝熔断。
8、如权利要求7所述的熔丝的熔断方法，其中
上述步骤(a-1)包含以下步骤：
作为上述规定值，选择以下的值，即，
大于等于由于上述熔丝达到热平衡状态而使得电阻值的增加停止后得到的平衡电流值，小于电流刚开始施加后流过的电流值，连续流过至少把上述熔丝加热至熔点的期间电流。
9、如权利要求7所述的熔丝的熔断方法，其中
上述步骤(a-2)包含以下步骤：
作为上述规定期间，选择直至上述熔丝的温度大致返回到电流施加前的温度的时间。
CNB200610094078XA 2005-06-22 2006-06-22 半导体器件 Expired - Fee Related CN100559585C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005181617 2005-06-22
JP2005181617A JP4699102B2 (ja) 2005-06-22 2005-06-22 半導体装置

Publications (2)

Publication Number Publication Date
CN1885538A true CN1885538A (zh) 2006-12-27
CN100559585C CN100559585C (zh) 2009-11-11

Family

ID=37566306

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610094078XA Expired - Fee Related CN100559585C (zh) 2005-06-22 2006-06-22 半导体器件

Country Status (5)

Country Link
US (2) US7705418B2 (zh)
JP (1) JP4699102B2 (zh)
KR (1) KR20060134826A (zh)
CN (1) CN100559585C (zh)
TW (1) TW200705604A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937716A (zh) * 2009-06-29 2011-01-05 国际商业机器公司 使用不等轴接触的电可编程熔丝及其制造方法
CN104347588A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 电熔丝结构
CN104617079A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法
JP2019530217A (ja) * 2016-08-31 2019-10-17 ヴィシェイ デール エレクトロニクス エルエルシー 低い直流抵抗を有す高電流コイルを備えた誘導子

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278896A (ja) 2005-03-30 2006-10-12 Tdk Corp 電気化学デバイス
US7732892B2 (en) * 2006-11-03 2010-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Fuse structures and integrated circuit devices
KR101446332B1 (ko) * 2008-03-04 2014-10-08 삼성전자주식회사 멀티 플러그를 이용한 멀티 비트 ｏｔｐ 메모리 소자와 그제조 및 동작방법
JP5248170B2 (ja) * 2008-04-03 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置
JP2010016062A (ja) * 2008-07-01 2010-01-21 Toshiba Corp 半導体装置
KR101043841B1 (ko) * 2008-10-14 2011-06-22 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈
JP5405796B2 (ja) 2008-10-17 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2011018854A (ja) 2009-07-10 2011-01-27 Sanyo Electric Co Ltd 半導体装置
US8598679B2 (en) * 2010-11-30 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked and tunable power fuse
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
KR102127178B1 (ko) * 2014-01-23 2020-06-26 삼성전자 주식회사 반도체 장치의 이-퓨즈 구조체
DE102015207187B4 (de) * 2015-04-21 2016-11-17 Siemens Aktiengesellschaft Umrichter mit Kurzschlussunterbrechung in einer Halbbrücke
US11948724B2 (en) 2021-06-18 2024-04-02 Vishay Dale Electronics, Llc Method for making a multi-thickness electro-magnetic device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969618A (en) * 1974-11-29 1976-07-13 Xerox Corporation On line PROM handling system
US4961102A (en) * 1982-01-04 1990-10-02 Shideler Jay A Junction programmable vertical transistor with high performance transistor
JPH0328737A (ja) 1989-06-26 1991-02-06 Idemitsu Petrochem Co Ltd 吸水性樹脂のゲル強度測定方法及びその装置
EP0563852A1 (en) 1992-04-02 1993-10-06 Siemens Aktiengesellschaft Zag fuse for reduced blow-current applications
US6054893A (en) * 1997-04-10 2000-04-25 Institute Of Microelectronics Low current differential fuse circuit
JP3948392B2 (ja) * 2001-11-06 2007-07-25 ヤマハ株式会社 半導体装置、半導体装置の製造方法、およびヒューズ素子の切断方法
JP2005039220A (ja) * 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置
JP4795631B2 (ja) * 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
JP4127678B2 (ja) * 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法
US7662674B2 (en) * 2005-05-20 2010-02-16 Intel Corporation Methods of forming electromigration and thermal gradient based fuse structures

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937716A (zh) * 2009-06-29 2011-01-05 国际商业机器公司 使用不等轴接触的电可编程熔丝及其制造方法
CN101937716B (zh) * 2009-06-29 2013-11-06 国际商业机器公司 使用不等轴接触的电可编程熔丝及其制造方法
CN104347588A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 电熔丝结构
CN104347588B (zh) * 2013-07-24 2017-09-26 中芯国际集成电路制造(上海)有限公司 电熔丝结构
CN104617079A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法
JP2019530217A (ja) * 2016-08-31 2019-10-17 ヴィシェイ デール エレクトロニクス エルエルシー 低い直流抵抗を有す高電流コイルを備えた誘導子
JP7160438B2 (ja) 2016-08-31 2022-10-25 ヴィシェイ デール エレクトロニクス エルエルシー 低い直流抵抗を有す高電流コイルを備えた誘導子
JP2022185088A (ja) * 2016-08-31 2022-12-13 ヴィシェイ デール エレクトロニクス エルエルシー 電磁部品及び電磁部品の製造方法

Also Published As

Publication number Publication date
US20060289898A1 (en) 2006-12-28
US20100178752A1 (en) 2010-07-15
TW200705604A (en) 2007-02-01
US7705418B2 (en) 2010-04-27
JP2007005424A (ja) 2007-01-11
CN100559585C (zh) 2009-11-11
JP4699102B2 (ja) 2011-06-08
KR20060134826A (ko) 2006-12-28

Similar Documents

Publication Publication Date Title
CN1885538A (zh) 半导体器件以及熔丝的熔断方法
CN1324685C (zh) 半导体集成电路
CN1154176C (zh) 电子部件和半导体装置及其制造方法、电路基板及电子设备
CN1227721C (zh) 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
CN1244139C (zh) 半导体器件和半导体组件
CN1096116C (zh) 半导体器件及其制造方法
CN1290170C (zh) 探针板和半导体芯片的测试方法、电容器及其制造方法
CN1311547C (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1419285A (zh) 半导体器件及其制造方法
CN1157792C (zh) 一次可编程半导体非易失性存储器件及其制造方法
CN1722414A (zh) 半导体器件及其制造方法
CN1649098A (zh) 半导体器件
CN1976032A (zh) 半导体器件
CN1945830A (zh) 标准单元、半导体集成电路及其设计方法、设计装置及标准单元库
CN1445848A (zh) 半导体器件及其制造方法以及相移掩膜
CN1488083A (zh) 液晶显示器的薄膜晶体管阵列板及其制造方法
CN1677781A (zh) 半导体激光装置
CN1327167A (zh) 液晶显示装置及其缺陷修正方法
CN1933208A (zh) 相变存储器装置及其制造方法
CN1171314C (zh) 半导体装置及半导体装置的制造方法
CN1818692A (zh) 包括熔丝的半导体器件及能够抑制错误确定的其测试方法
CN1444279A (zh) 半导体器件及其制作方法
CN1682359A (zh) 半导体器件及其制造方法
CN1933155A (zh) 半导体装置
CN1670954A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100916

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS

Free format text: FORMER NAME: NEC CORP.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: NEC ELECTRONICS Corp.

TR01 Transfer of patent right

Effective date of registration: 20100916

Address after: Kanagawa, Japan

Patentee after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091111

Termination date: 20140622

EXPY Termination of patent right or utility model