CN1870379A - 用于交流耦合的就地静电放电保护的方法和结构 - Google Patents

用于交流耦合的就地静电放电保护的方法和结构 Download PDF

Info

Publication number
CN1870379A
CN1870379A CNA2006100571893A CN200610057189A CN1870379A CN 1870379 A CN1870379 A CN 1870379A CN A2006100571893 A CNA2006100571893 A CN A2006100571893A CN 200610057189 A CN200610057189 A CN 200610057189A CN 1870379 A CN1870379 A CN 1870379A
Authority
CN
China
Prior art keywords
coupled
circuit
static discharge
terminals
protected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100571893A
Other languages
English (en)
Inventor
约翰·C·克利
戴维·D·埃斯克德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of CN1870379A publication Critical patent/CN1870379A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了可用于为自动测试设备(ATE)的被保护电路提供ESD保护的结构和方法。在禁用模式中，第一电压电势和第二电压电势基本上等于参考电势，导致钳位电路向所述被保护电路提供极小的钳位电压，使得具有在所述第一电压电势和所述第二电压电势之间的电压的ESD事件经由第一和第二ESD轨被分流到所述参考电势，其中所述ESD事件是在被耦合到所述被保护电路的一个或多个信号轨的DUT节点上接收的。

Description

用于交流耦合的就地静电放电保护的方法和结构
技术领域
本发明涉及用于交流耦合的就地(insitu)静电放电保护的方法和结构。
背景技术
包括在自动测试设备(ATE)之中的引脚电子器件(PE)电路经常需要被保护以不受静电放电(ESD)的影响。传统地，PE电路当不工作时已用机械继电器保护以防外部的过载(overstress)。更新的ATE***已用固态继电器或开关实现，以节省空间、成本、功率并改善可靠性。在ATE体系结构中使用固态继电器必然让固态继电器被物理地连接到外部环境，即使当被禁用时也是如此。继电器在禁用状态中将是开路的。通过在用户事件期间处于开路，继电器保护了PE电路。然而，要处于开路，固态继电器必须被通电并仍被连接到DUT(device under test，被测器件)节点本身，从而使固态继电器本身易受ESD事件的影响。在此禁用状态期间，过载ESD事件可能发生。
不是所有没有机械继电器的ATE体系结构都必然使用固态继电器。无论使用固态继电器与否，PE电路都可以被物理地连接到外部环境。另外，因为与通电、加载软件、校准***和等待温度稳定相关联的开销可能很大，所以ATE的用户在通常的禁用模式期间(例如交换出晶圆/DUT)可能不会使ATE PE电路断电。因此，ATE PE电路和固态继电器在这些禁用模式期间可一直通电。因此，当在被禁用状态下和当ATE可能正在取电时，存在对增强的过载保护的需要。
发明内容
可用于为自动测试设备的被保护电路提供ESD保护的结构和方法。在禁用模式中，所述第一电压电势和第二电压电势基本上等于参考电势，导致钳位电路向所述被保护电路提供极小的钳位电压，使得具有在所述第一电压电势和所述第二电压电势之间的电压的ESD事件经由第一和第二ESD轨被分流到所述参考电势，其中所述ESD事件是在被耦合到所述被保护电路的一个或多个信号轨的DUT节点上接收的。
附图说明
在所附权利要求书中具体阐明了本发明的被认为是新颖的特征。然而，通过结合附图参考以下对本发明的详细描述，可以最好地理解本发明自身的构成和操作方法及其目的和优点，所述详细描述对本发明的某些典型实施例进行了描述，在附图中：
图1是依照本发明的某些实施例的外部分立保护电路的示图。
图2是依照本发明的某些实施例的使用二极管链的外部分立保护电路的示图。
图3是依照本发明的某些实施例的使用二极管链的内部分立保护电路的示图。
图4是依照本发明的某些实施例的内部和外部分立保护电路的示图。
图5是依照本发明的某些实施例的还包括双DCL的内部和外部分立保护电路的示图。
图6是依照本发明的某些实施例的还包括双DCL并使用肖特基二极管链的内部和外部分立保护电路的示图。
图7是依照本发明的某些实施例的使用二极管链的内部分立保护电路的示图，所述二极管链中负电压接近参考电势。
图8是依照本发明的某些实施例的仅使用正电源电压的内部分立保护电路的示图。
图9是依照本发明的某些实施例的仅使用负电源电压的内部分立保护电路的示图。
图10是依照本发明的某些实施例的ESD保护电路的时序图。
图11是依照现有技术的ESD保护电路的流程图。
图12是依照本发明的某些实施例的ESD保护电路的流程图。
具体实施方式
虽然本发明容许许多不同形式的实施例，但了解到本申请应被看作本发明的原理的示例并且不希望将发明限于所示出和描述的特定实施例，特定的实施例在附图中被示出并将在这里被详细地描述。在下面的描述中，相似的标号被用来描述附图的几个视图中相同、相似或相应的部件。
现在参照图1，依照本发明的某些实施例，示出了外部分立保护电路的示图。被保护电路110通过信号轨(signal rail)130和140耦合到被测器件(DUT)节点。这里所使用的信号轨可被用来从例如引脚电子电路等感兴趣的电路提供例如包括数字和模拟的波形的电压或信号，或将以上电压或信号提供给以上感兴趣的电路。信号轨130和140进一步耦合到外部分立保护电路120。外部分立保护电路120耦合到ESD轨150和155，并且包括ESD保护电路160和175。ESD轨耦合到多个电容元件165、170、180、185，以及电阻元件190、196。该多个电容元件165、170、180、185进一步耦合到地或合适的参考电势。电阻元件190、196进一步耦合到反相缓冲器188和缓冲器193。反相缓冲器188的第一接线端耦合到正电源、第二接线端耦合到地，并且第三接线端耦合到禁用信号。缓冲器193的第一接线端耦合到负电源、第二接线端耦合到地，并且第三接线端耦合到禁用信号。在本发明的某些实施例中，地基本上具有零电势。这里所讨论的缓冲器可能是运算放大器。
注意，ESD保护电路160和175是可以利用可编排(programmable)直流电压来使用的。ESD轨150和155虽然可在测试期间被拉到合适的电压电平以使得不干扰DUT节点的操作，但是也可在禁用模式期间被拉到合适的电压电平以提供额外的保护。在本发明的某些实施例中，仅当禁用被建立时ESD轨150和155被拉到地；当禁用未被建立时，ESD轨150和155经由电阻器190、196和缓冲器188、193被拉回到V+和V-。当ESD事件发生时，ESD轨本身被旁路到地。在禁用模式中，正电势和负电势基本上等于地电势，导致钳位电路为下述ESD事件向被保护电路提供极小的钳位电压，所述ESD事件具有正电势和负电势之间的电压。ESD事件是在被耦合到被保护电路的一个或多个信号轨的DUT节点上接收的。
现在参照图2，依照本发明的某些实施例，示出了使用二极管链(diode chain)的外部分立保护电路的示图。图2基本上与图3类似，除了ESD保护电路160和175已使用二极管链260和275实现之外。注意到虽然二极管链260和275中仅已示出两个二极管，但是不同数目的二极管可被实现且不脱离本发明的精神和范围。还注意到可使用pn二极管、肖特基二极管、齐纳二极管或具有类似电行为的任何其他器件。二极管链260和275可被设计为使用任何直流电压。
现在参照图3，依照本发明的某些实施例，示出了使用二极管链的内部分立保护电路300的示图。封装305包括被保护的ASIC 310，其中被保护的ASIC 310还包括由内部分立保护电路300保护的ASIC电路315。ASIC电路315经由信号轨380和385耦合到DUT节点。ESD轨363和364分别耦合到二极管链320和325。二极管链320在其第一和第二二极管之间耦合到信号轨380。二极管链325在其第一和第二二极管之间耦合到信号轨385。ESD轨363进一步耦合到电阻元件360的第一接线端，同时电阻元件360的第二接线端耦合到反相缓冲器370。ESD轨364进一步耦合到电阻元件365的第一接线端，同时电阻元件365的第二接线端耦合到缓冲器375。反相缓冲器370的第一接线端耦合到正电源、第二接线端耦合到地，而且第三接线端耦合到禁用信号。缓冲器375的第一接线端耦合到负电源、第二接线端耦合到地，而且第三接线端耦合到禁用信号。电阻元件360的第一接线端和二极管链320的第一二极管耦合到电感元件330。电感元件330进一步耦合到电容元件355的第一接线端。电容元件355的第二接线端耦合到地。电阻元件360的第一接线端和二极管链325的第一二极管耦合到电感元件340。电感元件340进一步耦合到电容元件355的第一接线端。电容元件355的第二接线端耦合到地。电阻元件365的第一接线端和二极管链320的第二二极管耦合到电感元件335。电感元件335进一步耦合到电容元件350的第一接线端。电容元件350的第二接线端耦合到地。电阻元件365的第一接线端和二极管链325的第二二极管耦合到电感元件345。电感元件345进一步耦合到电容元件350的第一接线端。在禁用模式中，第一正电势和负电势基本上与地电势相等，导致钳位电路为ESD事件向被保护电路提供极小的钳位电压。ESD事件是在被耦合到被保护的电路的一个或多个信号轨的DUT节点上接收的。
现在参照图4，依照本发明的某些实施例，示出了内部和外部分立保护电路的示图。封装405包括被保护的ASIC 410，其中被保护的ASIC410进一步包括由内部分立保护和外部分立保护电路400保护的ASIC电路420。ASIC电路420经由信号轨452和454耦合到DUT节点。ESD轨412和414分别耦合到二极管链425和430。二极管链425在其第一二极管和第二二极管之间耦合到信号轨452。二极管链430在其第一二极管和第二二极管之间耦合到信号轨454。ESD轨412进一步耦合到电阻元件465的第一接线端，同时电阻元件465的第二接线端耦合到反相缓冲器475。ESD轨414进一步耦合到电阻元件470的第一接线端，同时电阻元件470的第二接线端耦合到缓冲器480。反相缓冲器475的第一接线端耦合到正电源、第二接线端耦合到地，并且第三接线端耦合到禁用信号。缓冲器480的第一接线端耦合到负电源、第二接线端耦合到地，并且第三接线端耦合到禁用信号。电阻元件465的第一接线端和二极管链425的第一二极管耦合到电感元件435。电感元件435进一步耦合到电容元件460的第一接线端。电容元件460的第二接线端耦合到地。电阻元件470的第一接线端和二极管链425的第二二极管耦合到电感元件440。电感元件440进一步耦合到电容元件455的第一接线端。电容元件455的第二接线端耦合到地。电阻元件465的第一接线端和二极管链430的第一二极管耦合到电感元件445。电感元件445进一步耦合到电容元件460的第一接线端。电阻元件470的第一接线端和二极管链430的第二二极管耦合到电感元件450。电感元件450进一步耦合到电容元件455的第一接线端。在禁用模式中，第一正电势和负电势基本上与地电势相等，导致钳位电路为ESD事件向被保护电路提供极小的钳位电压，所述ESD事件具有在正电势和负电势之间的电压。ESD事件是在被耦合到被保护电路的一个或多个信号轨的DUT节点上接收的。
外部分立被保护电路经由信号轨452和454耦合到DUT节点。信号轨452和454进一步耦合到外部分立保护电路415。外部分立保护电路415耦合到ESD轨452和454，并且包括ESD保护电路462和464。ESD轨耦合到多个电容元件466、468、472、474，以及电阻元件476、478。该多个电容元件466、468、472、474进一步耦合到地。电阻元件476、478进一步耦合到反相缓冲器484和缓冲器482。反相缓冲器484的第一接线端耦合到正电源、第二接线端耦合到地、第三接线端耦合到禁用信号。缓冲器482的第一接线端耦合到负电源、第二接线端耦合到地、第三接线端耦合到禁用信号。
注意，ESD保护电路462、464、425、430可以利用不同的直流电压来使用。ESD轨452、454、412和414可在测试期间被拉至合适的电压电平以不干扰DUT节点的操作，但是也可在禁用模式期间拉至合适的电压电平以提供额外的保护。当ESD事件发生时，ESD轨412、414、452和454本身被旁路以接地。
现在参照图5，依照本发明的某些实施例，示出了包括双驱动器比较器负载(DCL)502的内部和外部分立保护电路500。封装504包括被保护的ASIC 506，其中被保护的ASIC 506进一步包括由内部分立保护和外部分立保护电路500保护的参数测量单元(PMU)510和PMU 536。PMU510经由信号轨556耦合到DUT节点，并且PMU 536经由信号轨554耦合到DUT节点。ESD轨529和533分别耦合到二极管链526和512。二极管链512在其第一和第二二极管之间耦合到信号轨556。二极管链526在其第一和第二二极管之间耦合到信号轨554。ESD轨529进一步耦合到电阻元件528的第一接线端，同时电阻元件528的第二接线端耦合到反相缓冲器532。ESD轨533进一步耦合到电阻元件530的第一接线端，同时电阻元件530的第二接线端耦合到缓冲器534。反相缓冲器532的第一接线端耦合到正电源、第二接线端耦合到地，并且第三接线端耦合到禁用信号。缓冲器534的第一接线端耦合到负电源、第二接线端耦合到地，并且第三接线端耦合到禁用信号。电阻元件528的第一接线端和二极管链512的第一二极管耦合到电感元件514。电感元件514进一步耦合到电容元件520的第一接线端。电容元件520的第二接线端耦合到地。电阻元件528的第一接线端和二极管链526的第一二极管耦合到电感元件522。电感元件522进一步耦合到电容元件520的第一接线端。电容元件520的第二接线端耦合到地。电阻元件530的第一接线端和二极管链512的第二二极管耦合到电感元件516。电感元件516进一步耦合到电容元件518的第一接线端。电阻元件530的第一接线端和二极管链526的第二二极管耦合到电感元件524。电感元件524进一步耦合到电容元件518的第一接线端。电容元件518的第二接线端耦合到地。
外部分立被保护电路经由信号轨556和554耦合到DUT节点。信号轨556和554进一步耦合到外部分立保护电路508。外部分立保护电路508耦合到ESD轨552和550，并且包括ESD保护电路548和558。ESD轨552耦合到多个电容元件564、560，并且耦合到电阻元件542的第一接线端。ESD轨550耦合到多个电容元件544、546，并且耦合到电阻元件540的第一接线端。多个电容元件560、544、546、564进一步耦合到地。电阻元件542的第二接线端耦合到反相缓冲器562，并且电阻元件540的第二接线端还耦合到缓冲器538。反相缓冲器562的第一接线端耦合到正电源、第二接线端耦合到地、并且第三接线端耦合到禁用信号。缓冲器538的第一接线端耦合到负电源、第二接线端耦合到地，并且第三接线端耦合到禁用信号。
现在参照图6，依照本发明的某些实施例，示出了同样包括双DCL(driver-comparator-load，驱动器-比较器-负载)并使用肖特基二极管链的内部和外部分立保护电路600的示图。双DCL是引脚电子器件(PE)的一个示例。在本发明的某些实施例中，当DUT被改变时，引脚电子器件仍然通着电。注意到，这里所使用的术语“接入”DUT包含DUT的任何改变，包括DUT的移去、交换出、或***等。
封装602包括被保护的ASIC 606，其中被保护的ASIC 606进一步包括由内部分立保护和外部分立保护电路600保护的参数测量单元(PMU)610和PMU 612。PMU 610经由信号轨638耦合到DUT节点，并且PMU612经由信号轨640耦合到DUT节点。ESD轨615和633分别耦合到二极管链618和632。二极管链618在其第一和第二二极管之间耦合到信号轨638。二极管链632在其第一和第二二极管之间耦合到信号轨640。ESD轨615进一步耦合到电阻元件634的第一接线端，同时电阻元件634的第二接线端耦合到反相缓冲器614。ESD轨633进一步耦合到电阻元件636的第一接线端，同时电阻元件636的第二接线端耦合到缓冲器616。反相缓冲器614的第一接线端耦合到正电源、第二接线端耦合到地，并且第三接线端耦合到禁用信号。缓冲器616的第一接线端耦合到负电源、第二接线端耦合到地，并且第三接线端耦合到禁用信号。电阻元件634的第一接线端和二极管链618的第一二极管耦合到电感元件620。电感元件620进一步耦合到电容元件626的第一接线端。电容元件626的第二接线端耦合到地。电阻元件634的第一接线端和二极管链632的第一二极管耦合到电感元件628。电感元件628进一步耦合到电容元件626的第一接线端。电容元件626的第二接线端耦合到地。电阻元件636的第一接线端和二极管链618的第二二极管耦合到电感元件622。电感元件622进一步耦合到电容元件624的第一接线端。电阻元件636的第一接线端和二极管链632的第二二极管耦合到电感元件630。电感元件630进一步耦合到电容元件624的第一接线端。电容元件624的第二接线端耦合到地。
外部分立被保护电路608经由信号轨638和640耦合到DUT节点。信号轨638和640进一步耦合到外部分立保护电路608。外部分立保护电路608耦合到ESD轨644，并且包括ESD保护电路642和648。ESD轨644耦合到多个电容元件646、650，并且耦合到电阻元件652的第一接线端。多个电容元件646、650进一步耦合到地。电阻元件652的第二接线端耦合到地。ESD保护电路642进一步包括齐纳二极管链，其中第一二极管耦合到信号轨638并且第二齐纳二极管耦合到信号轨640。ESD保护电路648进一步包括齐纳二极管链，其中第一二极管耦合到信号轨638并且第二齐纳二极管耦合到信号轨640。注意到在某些实施例中，可以使用肖特基二极管且不脱离本发明的精神和范围。
注意到图5和图6中说明的电阻值、电感值和电容值不应是限制性的，这是因为可以使用电容、电阻和电感的其他的值且不脱离本发明的精神和范围。
现在参照图7，依照本发明的某些实施例，示出了使用二极管链的内部分立保护电路700的示图，其中负电压接近于地。封装705包括被保护的电路710，其中被保护的电路710进一步包括由内部分立保护电路800保护的开关阵列730和735。开关阵列730和735可以经由信号轨720和725耦合到DUT节点。ESD轨790分别耦合到二极管780和785。二极管780耦合到信号轨720。二极管785耦合到信号轨725。ESD轨790进一步耦合到电感元件750的第一接线端，同时电感元件750的第二接线端耦合到电容元件755。电容元件755的第二接线端耦合到地。ESD轨790进一步耦合到电感元件765的第一接线端，同时电感元件765的第二接线端耦合到电容元件760。电容元件760的第二接线端耦合到地。信号轨720和信号轨725耦合到接近于地的电源电压。ESD轨790进一步耦合到电阻元件745的第一接线端，同时电阻元件745的第二接线端耦合到反相缓冲器740。反相缓冲器740的第一接线端耦合到电势Vcc，第二接线端耦合到地，并且第三接线端耦合到禁用信号。
现在参照图8，依照本发明的某些实施例，示出了仅使用正电源电压的内部分立保护电路800的示图。封装810包括被保护电路815，其中被保护电路815进一步包括由内部分立保护电路800保护的ASIC电路820。ASIC电路820经由信号轨845和850耦合到DUT节点。ESD轨885分别耦合到二极管865和870。二极管865耦合到信号轨845。二极管870耦合到信号轨850。ESD轨885进一步耦合到电阻元件825的第一接线端，同时电阻元件825的第二接线端耦合到电容元件830。电容元件830的第二接线端耦合到地。ESD轨885进一步耦合到电阻元件840的第一接线端，同时电阻元件840的第二接线端耦合到电容元件835。电容元件835的第二接线端耦合到地。信号轨845和信号轨850仅耦合到非负电源电压。ESD轨885进一步耦合到电阻元件880的第一接线端，同时电阻元件880的第二接线端耦合到反相缓冲器875。反相缓冲器875的第一接线端耦合到电势Vcc、第二接线端耦合到地，并且第三接线端耦合到禁用信号。
现在参照图9，依照本发明的某些实施例，示出了仅使用负电源电压的内部分立保护电路900的示图。内部分立保护电路900包括被保护电路915，其中被保护电路915位于封装910之内。封装910包括由内部分立保护电路900保护的ASIC电路920。ASIC电路920经由信号轨945和950耦合到DUT节点。ESD轨985分别耦合到二极管965和970。二极管965耦合到信号轨945。二极管970耦合到信号轨950。ESD轨985进一步耦合到电感元件925的第一接线端，同时电感元件925的第二接线端耦合到电容元件930。电容元件930的第二接线端耦合到地。ESD轨985进一步耦合到电感元件940的第一接线端，同时电感元件940的第二接线端耦合到电容元件935。电容元件935的第二接线端耦合到地。信号轨945和信号轨950仅耦合到非正电源电压。ESD轨985进一步耦合到电阻元件980的第一接线端，同时电阻元件980的第二接线端耦合到反相缓冲器975。反相缓冲器975的第一接线端耦合到电势Vee、第二接线端耦合到地，并且第三接线端耦合到禁用信号。
现在参照图10，根据本发明的某些实施例，示出了ESD保护电路的时序图1000。在热模式(hot mode)期间，DUT节点被连接到可用于电测试的被保护电路。当在时刻t0建立禁用信号(1020)时，ESD保护电路的电容元件在时刻t1被放电(1030)，并且电测试进入安全模式，该安全模式期间可以交换DUT节点并且被保护的电路不发生损害(1040)。在交换出节点之后禁用信号在时刻t2处被撤销(1050)，电容元件在时刻t3被充电(1060)，并且DUT节点被连接到被保护电路。注意，禁用信号从时刻t0到t2是高的，同时电容元件在时刻t0和t1之间放电，并且电容元件在时刻t2和t3之间充电。相应的电势Vcc和Vee都被拉到地。这个顺序在图12中作为流程图表示。
现在参照图11，根据现有技术，示出了ESD保护电路的流程图1100。换出DUT节点的请求如块1110中所示被发出。DUT电源被断电，并且如块1120中所示引脚电子器件进入高阻抗模式。***然后允许接入DUT节点，并且测试***等待直到用户已完成，如块1130中所示。如块1140中所示，DUT电源然后被通电，并且高阻抗模式被禁用。***然后准备好要恢复测试(块1150)。
自动测试设备(ATE)***具有用于接收对禁用模式的请求的方法——这是必要的，使得将所有的PE电路和DUT电源(由ATE控制的)置为安全模式。如图12的方法中所描述的，安全模式已被进一步扩展以将ESD轨拉到地。在某些实施例中，让PE电路和固态继电器的电通着，这让它们易受ESD事件的影响。当禁用模式完成时，例如当用户发起恢复测试的请求时，PE电路可以被重新设计到合适的电平，ESD轨也被重新设计到合适的电压，以允许DUT节点上的“正常”操作。
现在参照图12，依照本发明的某些实施例，示出了ESD保护电路的流程图1200。如块1210中所示，发出换出DUT的请求。如块1220中所示，DUT电源被断电，并且引脚电子器件进入高阻抗模式。如块1130中所示，***然后允许接入DUT节点并且测试***等待直到用户完成为止。当DUT电源被断电时，在ATE环境中用户可从事各种活动，例如包括交换出DUT本身，交换电源、校准***、PC板探针卡(probe card)、被测试的晶片或封装的部件。如块1140中所示，DUT电源然后被通电，并且高阻抗模式被禁用。***然后准备好恢复测试(块1150)。注意本流程图适用于图1-10中描述的任何一个实施例。
图1-9说明了被交流耦合的ESD保护方法的内部和外部结构。在每种情况下，为了ESD事件放电，保护电路(例如二极管链)使用被交流耦合的、低阻抗的路径。因为ESD事件是瞬时的、电荷有限的，并且以低占空比发生，所以如果使用R和C的合适的值，那么被交流耦合的钳位电路将正确地工作。在本发明的某些实施例中，使用了图中所示的电阻和电容的值，虽然可使用R和C的其他值且不脱离本发明的精神和范围。在正常操作期间当被保护的电路是活动的时，不建立禁用信号。钳位电路的阳极和阴极被分别拉到Vcc和Vee。这些电压可能只不过是被保护的ASIC的信号轨或下述电平，所述电平低于电源但仍允许到DUT节点的信号路径的正常工作。后者的情况提供额外的保护。内部保护钳位电路仅对管芯焊盘提供如普通ESD钳位二极管将提供的电容性负载。如果必要的话，外部分立钳位电路二极管的电容性负载可被补偿。在被禁用的状态期间，钳位电路的阳极和阴极都被拉到交流地。这样导致几个明显的优势。首先，对于正的和负的ESD事件，钳位电平都是接地的。这是一种改进，其与传统ESD钳位设置时将会出现的对ASIC信号轨的钳位相比降低了将会出现在被保护电路处的峰值电压。第二，该钳位设置将被禁用的通常是高阻抗的DUT节点控制在距地一个二极管的压降以内，这样防止了由于泄漏电流引起的漂移。第三，保持钳位电路接地的RC阻抗防止外部的直流电源损害钳位二极管。钳位二极管能够自由追踪任何直流电压，如果该直流电压仍在信号轨之内。注意，要使用被直流耦合的钳位电路来保护DUT节点免于直流电源的影响是不实际的。与预置外部电容器上的电平的缓冲器串联的有限电阻(R)限制在ESD事件期间缓冲器输出中的电流。要提供到电容元件(C)的低电感路径，必须小心。现有的解决方案通常也使用某种分流钳位器件，但是不包括本方法中所使用的可变的钳位电平。通常这类钳位器件利用集成解决方案所没有的特殊器件或材料。所描述的方法将对任何ASIC制程中通常都有的标准ESD钳位二极管起作用。这是重要的，因为该应用可能需要或允许使用集成的实现方式。另外，如果外部的实现是可行的，则在实际测试中一起使用集成的和外部的钳位已显示出较大地改善ESD保护，这主要是由于电流共用、外部钳位的获得的更低的路径电导，以及两钳位的物理的分离。
虽然已经结合特定实施例描述了本发明，但显然的是，根据前面的描述对本领域的技术人员而言，许多替换物、修改、置换和变化将变得显而易见。因此，本发明意图包括属于所附的权利要求书的范围之内的所有的替换物、修改和变化。

Claims (22)

1.一种可用于为自动测试设备的被保护电路提供静电放电保护的钳位电路，包括：
包括相应的第一电压电势和第二电压电势的第一静电放电轨和第二静电放电轨，其中，所述被保护电路的一个或多个信号轨可操作用来耦合到所述第一静电放电轨和所述第二静电放电轨，并且所述第一静电放电轨和所述第二静电放电轨交流耦合到参考电势；
并联地耦合到所述第一静电放电轨的第一组一个或多个电容元件；
并联地耦合到所述第二静电放电轨的第二组一个或多个电容元件；
串联地耦合到所述第一静电放电轨的第一组一个或多个电阻元件；
串联地耦合到所述第二静电放电轨的第二组一个或多个电阻元件；以及
耦合到所述第一静电放电轨、耦合到所述第二静电放电轨和耦合到所述相应的一个或多个信号轨的一个或多个静电放电器件，
其中，在禁用模式中，所述第一电压电势和所述第二电压电势基本上等于参考电势，从而导致所述钳位电路向所述被保护电路提供极小的钳位电压，使得具有在所述第一电压电势和所述第二电压电势之间的电压的静电放电事件经由所述第一和第二静电放电轨被分流到所述参考电势，其中所述静电放电事件是在被测试器件的节点上接收的，所述被测试器件的节点耦合到所述被保护电路的一个或多个信号轨。
2.如权利要求1所述的钳位电路，其中，所述被保护电路是专用集成电路。
3.如权利要求1所述的钳位电路，其中，所述第一组一个或多个和第二组一个或多个电容元件中的一个或多个被补偿。
4.如权利要求1所述的钳位电路，其中，所述第一电压电势和所述第二电压电势具有关于所述参考电势的相同的极性。
5.如权利要求1所述的钳位电路，其中，当禁用信号为低时，所述钳位电路的阳极被拉到所述第一电压电势且阴极被拉到所述第二电压电势，并且当禁用信号为高时，所述钳位电路的阳极和阴极都被拉到所述参考电势。
6.如权利要求1所述的钳位电路，其中，所述钳位电路位于所述被保护电路的内部。
7.如权利要求1所述的钳位电路，其中，所述第一组一个或多个电容元件和所述第二组一个或多个电容元件与相应的所述第一静电放电轨和所述第二静电放电轨并联。
8.如权利要求1所述的钳位电路，其中，所述一个或多个静电放电器件的静电放电器件是二极管链。
9.如权利要求8所述的钳位电路，其中，所述二极管链中的多个二极管是一个或多个的齐纳二极管和肖特基二极管。
10.如权利要求8所述的钳位电路，其中，每个二极管链中的二极管的数目是二。
11.如权利要求1所述的钳位电路，其中，所述钳位电路耦合到禁用开关，还包括：
在第一接线端耦合到所述第一静电放电轨的第一缓冲器；
在第二接线端耦合到所述第二静电放电轨的第二缓冲器，其中第一运算放大器和第二运算放大器还在第三接线端耦合到使能信号并在第四接线端耦合到所述参考电势，并且其中所述第一运算放大器在第五接线端耦合到第一电压电势且所述第二运算放大器在第六接线端耦合到第二电压电势。
12.如权利要求1所述的钳位电路，其中，所述内部静电放电保护电路的一个或多个电容元件在封装的外部。
13.一种可用于为自动测试设备提供过载保护的***，包括：
包括被保护的专用集成电路的封装；
被内部地耦合到被保护的专用集成电路的内部静电放电保护电路和被外部地耦合到被保护的专用集成电路的外部静电放电保护电路中的一个或多个，所述内部静电放电保护电路和所述外部静电放电保护电路可操作用来耦合到被测试的器件并可操作用来交流耦合到参考电势；以及
所述被保护的专用集成电路的一个或多个信号轨，所述信号轨耦合到所述内部静电放电保护电路并耦合到所述外部静电放电保护电路，
其中，当所述被保护的专用集成电路处于禁用的模式中时，可在所述一个或多个信号轨上接收的静电放电事件经由所述内部静电放电保护电路和所述外部静电放电保护电路中的一个或多个被分流到所述参考电势，所述静电放电事件具有在所述一个或多个信号轨的第一电压和第二电压之间的电压。
14.如权利要求13所述的***，其中，所述外部静电放电保护电路和所述内部静电放电保护电路中的一个或多个包括：
一个或多个静电放电轨；
被耦合到所述一个或多个静电放电轨的一个或多个电容元件；
被耦合到所述一个或多个静电放电轨的一个或多个电阻元件；以及
一个或多个二极管链，其中每个二极管链在第一接线端耦合到所述一个或多个静电放电轨中的第一静电放电轨、在第二接线端耦合到所述一个或多个静电放电轨中的第二静电放电轨，并且可操作用来在第三接线端耦合到所述被保护器件的信号轨。
15.如权利要求14所述的***，其中，所述内部静电放电保护电路的一个或多个电容元件在封装的外部。
16.如权利要求13所述的***，其中，所述被保护的专用集成电路进一步耦合到双DCL。
17.一种用于向自动测试设备之中的被保护电路提供防静电放电事件的保护的方法，所述方法包括：
响应于接收禁用模式的指示，使钳位电路的第一和第二静电放电轨被拉到参考电势，其中所述第一和第二静电放电轨交流耦合到所述参考电势并且一个或多个信号轨耦合到被测试的器件；并且
对于在所述被保护电路的一个或多个信号轨上接收的静电放电事件，所述钳位电路向所述被保护电路提供极小的钳位电压电平，使得所述静电放电事件经由被交流耦合到所述参考电势的所述第一和第二静电放电轨分流到所述参考电势。
18.如权利要求17所述的方法，其中，所述保护既在所述被保护电路的内部又在所述被保护电路的外部，并且其中所述被保护电路被通电。
19.如权利要求17所述的方法，其中，所述第一和第二静电放电轨具有第一电压电势和第二电压电势，其中所述第一电压电势和所述第二电压电势关于所述参考电势具有相同的极性。
20.一种用于向自动测试设备之中的被保护电路提供防静电放电事件的保护的方法，所述方法包括：
激活自动测试设备的禁用信号；
所述被激活的禁用信号将静电放电保护电路的第一和第二静电放电轨驱动到参考电势，其中所述第一和第二静电放电轨交流耦合到所述参考电势并耦合到所述被保护电路；以及
接入被测试的器件，所述被测试的器件可操作用来耦合到所述被保护电路；
所述静电放电保护电路可操作用来将在被耦合到所述被保护电路的信号轨上可接收的静电放电事件经由所述第一和第二静电放电轨分流到所述参考电势。
21.如权利要求20所述的方法，其中，当用户完成禁用模式并如所述自动测试设备的禁用信号的低值所指示出的那样发起恢复测试的请求时，所述被保护电路可被重新编排为合适的电平，所述静电放电轨也被重新编排为合适的电压。
22.如权利要求20所述的方法，其中，在所述禁用信号是活动的期间，所述被保护电路被通电。
CNA2006100571893A 2005-05-27 2006-03-10 用于交流耦合的就地静电放电保护的方法和结构 Pending CN1870379A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/140,214 US7333311B2 (en) 2005-05-27 2005-05-27 Method and structure for AC coupled insitu ESD protection
US11/140,214 2005-05-27

Publications (1)

Publication Number Publication Date
CN1870379A true CN1870379A (zh) 2006-11-29

Family

ID=37402092

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100571893A Pending CN1870379A (zh) 2005-05-27 2006-03-10 用于交流耦合的就地静电放电保护的方法和结构

Country Status (5)

Country Link
US (1) US7333311B2 (zh)
JP (1) JP5219342B2 (zh)
CN (1) CN1870379A (zh)
DE (1) DE102006004213A1 (zh)
TW (1) TW200642226A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593805A (zh) * 2011-01-14 2012-07-18 快捷半导体(苏州)有限公司 防止电荷耦合的esd保护
CN105186482A (zh) * 2015-10-16 2015-12-23 昆山龙腾光电有限公司 静电防护电路和显示装置
CN106463953A (zh) * 2014-05-29 2017-02-22 高通股份有限公司 用于减少电路中的泄漏电流的偏置技术和电路布置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7489125B2 (en) 2007-04-02 2009-02-10 Teradyne, Inc. Calibrating a tester using ESD protection circuitry
TWI442069B (zh) 2011-04-27 2014-06-21 Sharp Kk High voltage inspection device
US9819175B2 (en) * 2015-09-04 2017-11-14 Hamilton Sundstrand Corporation Capacitor based lightning clamp
CN112086946B (zh) * 2020-08-13 2024-03-19 珠海亿智电子科技有限公司 具有交流检测和直流检测的耐高压钳位电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164663A (en) * 1990-12-05 1992-11-17 Hewlett-Packard Company Active distributed programmable line termination for in-circuit automatic test receivers
US6580591B2 (en) * 2000-12-21 2003-06-17 Intersil Americas, Inc. Switched electrostatic discharge ring for integrated circuits with multiple power inputs
US7164565B2 (en) * 2002-11-29 2007-01-16 Sigmatel, Inc. ESD protection circuit
US6724592B1 (en) * 2002-12-11 2004-04-20 Pericom Semiconductor Corp. Substrate-triggering of ESD-protection device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593805A (zh) * 2011-01-14 2012-07-18 快捷半导体(苏州)有限公司 防止电荷耦合的esd保护
US8830639B2 (en) 2011-01-14 2014-09-09 Fairchild Semiconductor Corporation ESD protection against charge coupling
CN102593805B (zh) * 2011-01-14 2015-05-13 快捷半导体(苏州)有限公司 防止电荷耦合的esd保护
CN106463953A (zh) * 2014-05-29 2017-02-22 高通股份有限公司 用于减少电路中的泄漏电流的偏置技术和电路布置
CN105186482A (zh) * 2015-10-16 2015-12-23 昆山龙腾光电有限公司 静电防护电路和显示装置
CN105186482B (zh) * 2015-10-16 2018-01-16 昆山龙腾光电有限公司 静电防护电路和显示装置

Also Published As

Publication number Publication date
US7333311B2 (en) 2008-02-19
DE102006004213A1 (de) 2006-12-07
JP2006329994A (ja) 2006-12-07
TW200642226A (en) 2006-12-01
US20060268475A1 (en) 2006-11-30
JP5219342B2 (ja) 2013-06-26

Similar Documents

Publication Publication Date Title
CN1870379A (zh) 用于交流耦合的就地静电放电保护的方法和结构
TWI627812B (zh) 電壓補償主動電池平衡的裝置、系統及方法
US8536824B2 (en) Lossless dynamic battery equalizer system and method
US9411016B2 (en) Testing of a transient voltage protection device
US11888304B2 (en) Circuit with hot-plug protection, corresponding electronic device, vehicle and method
EP2686692B1 (en) System for detecting a short circuit associated with a direct current bus
CN107850638B (zh) 用于探测静电放电的数量的设备和方法
US20220037991A1 (en) Protection Circuit with a Cut-Off Switch for Power Systems
KR20080027755A (ko) 과전압 검출 회로에 대한 장치 및 방법
US8570694B2 (en) Low voltage electrostatic discharge protection
US7400067B2 (en) Operation of a redundant power supply without isolation devices
JP3493969B2 (ja) Ｈブリッジ昇圧回路
D'Angelo et al. Enhanced hotplug protection in BMS applications. Part II: Enhanced Solution Development
US11977131B2 (en) Fault detection for a solid state power converter
CN216051811U (zh) 一种tvs元件检测电路及检测装置
Fazakas et al. Polarity Determination of Electrolytic Capacitors in Power Supplies from external terminals
US11467204B2 (en) Testing an integrated capacitor
JP4431886B2 (ja) 閃光放電ランプ点灯回路
CN107024273A (zh) 光感测电路与其缺陷修补方法
CN102570841A (zh) Booster升压放大器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication