CN1855083A - 主设备及其控制方法和具有主设备的电子设备 - Google Patents

主设备及其控制方法和具有主设备的电子设备 Download PDF

Info

Publication number
CN1855083A
CN1855083A CNA2006100771230A CN200610077123A CN1855083A CN 1855083 A CN1855083 A CN 1855083A CN A2006100771230 A CNA2006100771230 A CN A2006100771230A CN 200610077123 A CN200610077123 A CN 200610077123A CN 1855083 A CN1855083 A CN 1855083A
Authority
CN
China
Prior art keywords
slave unit
circuit
main equipment
signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100771230A
Other languages
English (en)
Other versions
CN100444147C (zh
Inventor
金荣灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1855083A publication Critical patent/CN1855083A/zh
Application granted granted Critical
Publication of CN100444147C publication Critical patent/CN100444147C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Dc Digital Transmission (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种通过预定协议与从设备通信的主设备,包括:第一线路和第二线路,用于按照所述预定协议与从设备通信;以及控制器,用于通过所述第一和第二线路向从设备发送对应于所述预定协议的停止条件的第一信号,基于第一线路和/或第二线路的电压电平来确定停止条件是否被满足,并且如果确定停止条件未被满足,则通过第一和第二线路来向从设备发送满足所述停止条件的第二信号。因此,所述主设备及其控制方法和包括所述主设备的电子设备可以恢复错误,并且提供可通信状态以在主设备和从设备之间通信。

Description

主设备及其控制方法和具有主设备的电子设备
技术领域
本发明总的构思涉及主设备及其控制方法和具有主设备的电子设备,更具体地涉及按照预定协议与从设备通信的主设备及其控制方法和具有主设备的电子设备。
背景技术
通常使用各种方法用于按照诸如USB、IEEE 1394、RC 232、I2C等的协议在设备之间通信。I2C协议被开发用于通过两条总线在集成电路(IC)芯片之间通信。近来,I2C已经用于设备之间——如在计算机和显示装置之间——的通信。
I2C通信协议使用时钟线(SCL)发送时钟脉冲,并使用数据线(SDA)来发送数据信号,通过上拉电阻器将各自的线路上拉到驱动电源。所述各自的线路被保持在高电平或在正常状态接收脉冲信号。
如果所述各自的线路的至少一条在通过SCL和SDA的通信期间由于周围的噪音或机械故障被改变为低电平并且被保持在低电平,则可能不适当地发送数据。
如果由作为I2C协议的从方工作的从设备将SDA保持在低电平,则作为I2C协议的主方工作的主设备可能不将SDA改变为高电平。因此,主设备可能不完成与从设备的通信。
类似地,如果由从设备将SCL保持在低电平,则主设备可能不正确地向SCL施加时钟脉冲。
因此,期望提供一种设备或方法,当在主设备和从设备之间发生预定错误时通过恢复错误来使得在其间能够通信。
发明内容
因此,本发明总的构思的一个方面提供了一种主设备及其控制方法和具有所述主设备的电子设备,其恢复错误并且提供了一种用于在主设备和从设备之间进行通信的可通信状态。
本发明总的构思的其他方面和实用性将部分地在后面的说明中提出,并且部分地从所述说明显而易见,或者可以通过本发明总的构思的实践来获得。
本发明的上述和/或其他方面可以通过提供一种通过预定协议与从设备通信的主设备来实现,所述主设备包括:第一线路和第二线路,用于按照所述预定协议与从设备通信;以及控制器,用于通过所述第一和第二线路向从设备发送对应于所述预定协议的停止条件的第一信号,基于第一线路和/或第二线路的电压电平确定是否停止条件被满足,并且如果确定停止条件未被满足则通过第一线路和第二线路来向从设备发送第二信号来满足所述停止条件。
通过控制器而发送的第二信号还可以满足预定协议的开始条件。
所述预定协议可以包括I2C(集成电路之间)协议,第一线路可以包括I2C协议的时钟线,而第二线路可以包括I2C协议的数据线。
如果数据线被保持在低电平,则控制器可以确定停止条件未被满足。
由控制器发送的第二信号可以包括通过时钟线发送的预定数量的时钟脉冲以及数据信号,所述数据信号通过数据线发送,并且按每个时钟脉冲对应I2C协议的开始条件和停止条件。
预定数量的时钟脉冲可以是9个或更少。
本发明总的构思的上述和/或其他方面也可以通过提供一种作为I2C(集成电路之间)协议的主方工作的主设备实现,所述主设备包括:时钟线和数据线,与作为I2C协议的从方工作的从设备连接;以及控制器,用于向时钟线施加时钟脉冲,并且如果控制器检测到时钟线在施加时钟脉冲后在预定时间周期中保持在低电平,则初始化所述从设备。
所述控制器可以向从设备施加预定的复位控制信号,以初始化从设备。
所述控制器如果检测到时钟线在施加时钟脉冲后的预定数量的时间保持在低电平,则可以初始化主设备,并且当初始化主设备时可以初始化从设备。
本发明总的构思的上述和/或其他方面也可以通过提供一种通过预定协议与从设备通信的主设备实现,所述主设备包括:时钟线,用于向从设备发送时钟信号;数据线,用于按照时钟信号向从设备发送数据和从从设备接收数据;以及复位线,用于当在时钟线发送时钟信号后的预定数量的时间,时钟线的电压电平保持在低电平时,向从设备发送初始化信号以便初始化从设备。
本发明总的构思的上述和/或其他方面也可以通过提供一种通过预定协议与从设备通信的主设备实现,所述主设备包括:第一和第二通信线路,用于按照预定协议向从设备发送信号和从从设备接收信号,并且每个具有预定的默认电压电平;以及控制器,用于通过所述第一和第二通信线路的至少一条来发送第一信号,以终止与从设备通信,确定是否在发送第一信号后第一和第二通信线路的电压电平处于所述默认的电压电平,并且如果确定所述第一和第二通信线路不在所述默认的电压电平则通过所述第一和第二通信线路的至少一条来发送第二信号以控制第一和第二通信线路返回到所述默认电压电平。
本发明总的构思的上述和/或其他方面也可以通过提供一种通过预定协议与从设备通信的主设备的控制方法实现,所述方法包括:提供第一线路和第二线路,以按照预定协议来与从设备通信,通过所述第一线路和第二线路向从设备发送对应于所述预定协议的停止条件的第一信号,基于第一线路和/或第二线路的电压电平来确定停止条件是否被满足,并且如果确定停止条件未被满足,则通过第一线路和第二线路来向从设备发送满足所述停止条件的第二信号。
第二信号还可以满足预定协议的开始条件。
所述预定协议可以包括I2C协议,第一线路可以包括I2C协议的时钟线,而第二线路可以包括I2C协议的数据线。
基于第一线路和/或第二线路的电压电平来确定是否满足停止条件可以包括:检测数据线是在高电平还是低电平;并且如果检测到数据线在低电平,则确定停止条件未被满足。
本发明总的构思的上述和/或其他方面还可以通过提供一种作为I2C(集成电路之间)协议的主方工作的主设备的控制方法实现,所述方法包括:提供时钟线和数据线来与作为I2C协议的从方工作的从设备连接;通过时钟线向从设备施加时钟脉冲;确定时钟线是在高电平还是低电平;并且如果确定时钟线在低电平则初始化所述从设备。
本发明总的构思的上述和/或其他方面也可以通过提供一种通过预定协议与从设备通信的主设备的控制方法实现,所述方法包括:通过时钟线向从设备发送时钟信号;按照所发送的时钟信号经由数据线在主设备和从设备之间通信数据;当在发送时钟信号后的预定数量的时间,时钟线的电压电平保持在低电平时,初始化从设备。
本发明总的构思的上述和/或其他方面也可以通过提供一种通过预定协议与从设备通信的主设备的控制方法实现,所述控制方法包括:启动在主设备和从设备之间的通信;发送第一信号来终止在主设备和从设备之间的通信;确定是否连接主设备和从设备的通信线路的电压电平在预定的默认电压电平;并且如果确定所述通信线路的电压电平不在预定的默认电平,则发送第二信号来控制通信线路的电压电平返回到预定的默认值。
本发明总的构思的上述和/或其他方面也可以通过提供一种电子设备而实现,所述电子设备包括:主设备,用于通过预定协议与从设备通信;以及第一线路和第二线路,用于按照预定协议在主设备和从设备之间通信,其中,主设备通过第一和第二线路来向从设备发送对应于预定协议的停止条件的第一信号,基于第一线路和/或第二线路的电压电平确定停止条件是否被满足,并且如果确定停止条件未被满足,则通过第一和第二线路来向从设备发送第二信号以满足停止条件。
由主设备发送的第二信号可以还满足预定协议的开始条件。
所述预定协议可以包括I2C协议,第一线路可以包括I2C协议的时钟线,而第二线路可以包括I2C协议的数据线。
主设备可以I2C协议的读取模式通信。
如果将数据线保持在低电平,则主设备可以确定停止条件未被满足。
由主设备发送的第二信号可以包括:通过时钟线发送的预定数量的时钟脉冲;数据信号,其通过数据线发送,并且按每个时钟脉冲对应I2C协议的开始条件和停止条件。
所述预定数量的时钟脉冲可以是9个或更少。
本发明总的构思的上述和/或其他方面也可以通过提供一种电子设备而实现,所述电子设备包括:主设备,用于作为I2C(集成电路之间)协议的主方工作;时钟线和数据线,其与作为I2C协议的从方工作的从设备连接;其中,所述主设备向时钟线施加时钟脉冲,并且如果主设备检测到时钟线在施加时钟脉冲后的预定数量的时间保持在低电平,则初始化所述从设备。
所述主设备可以向从设备施加预定的复位控制信号,以初始化从设备。
如果主设备检测到时钟线在施加时钟脉冲后的预定数量的时间保持在低电平,则可以初始化主设备,并且当初始化主设备时可以初始化从设备。
本发明总的构思的上述和/或其他方面也可以通过提供一种使用I2C协议的电子设备实现,该电子设备包括:通过用于接收数据信号的第一线路和用于接收时钟信号的第二线路而连接到外部设备的设备,用于通过第一线路和第二线路来发送或接收第一信号,并且按照对应于第一信号的第一线路和第二线路的至少一条的电压电平,通过第一线路和第二线路发送或接收第二信号。
本发明总的构思的上述和/或其他方面也可以通过提供一种计算机可读记录介质而实现,所述计算机可读记录介质具有可执行的代码,用于执行通过预定协议与从设备通信的主设备的控制方法,所述方法包括:通过第一线路和第二线路来向从设备发送对应于预定协议的停止条件的第一信号;基于第一线路和/或第二线路的电压电平来确定停止条件是否被满足;并且如果确定停止条件未被满足,则通过第一线路和第二线路来向从设备发送满足停止条件的第二信号。
本发明总的构思的上述和/或其他方面也可以通过提供一种计算机可读记录介质而实现,所述计算机可读记录介质具有可执行的代码,用于执行通过预定协议与从设备通信的主设备的控制方法,所述方法包括:通过时钟线向从设备施加时钟脉冲;确定时钟线是在高电平还是低电平;如果确定时钟线在低电平,则初始化从设备。
附图说明
通过下面结合附图来说明实施例,本发明总的构思的这些和/或其他方面将会变得清楚和更容易理解,在附图中:
图1是图解按照本发明总的构思的一个实施例的电子设备的控制方框图;
图2图解了按照I2C协议在图1的电子设备的主设备和从设备之间的通信信号;
图3图解了在图1的电子设备的主设备和从设备之间的在I2C协议的读取模式中的时钟信号和数据信号;
图4图解了在图3的时钟信号的时钟脉冲之间丢失的部分时钟脉冲;
图5图解了在丢失了图4的部分时钟脉冲后由从设备保持在低电平的数据线;
图6图解了被施加来恢复被保持在低电平的图5的数据线的停止信号;
图7是图解按照本发明总的构思的一个实施例的图1的电子设备的操作的控制流程图;
图8是图解按照本发明总的构思的另一个实施例的电子设备的控制方框图;以及
图9是图解按照本发明总的构思的另一个实施例的图1的电子设备的操作的控制流程图。
具体实施方式
现在详细参考本发明总的构思的实施例,其示例被图解在附图中,其中,在全部附图中,相同的附图标号表示相同的元件。通过参照附图说明所述实施例,以便解释本发明总的构思。
图1图解了按照本发明总的构思的一个实施例的电子设备。参照图1,所述电子设备包括主设备1和第一线路和第二线路,所述第一线路和第二线路允许主设备1按照预定协议与从设备2通信。第一线路和第二线路可以连接到电压源3。
主设备1当完成与从设备2的通信时经由第一和第二线路向从设备2发送对应于预定协议的停止条件的第一信号。
主设备1基于第一线路和/或第二线路的电压电平确定停止条件是否被满足。如果主设备1确定停止条件未被满足,则主设备1经由第一和第二线路向从设备2发送第二信号以满足停止条件。
主设备1可以包括:控制器4,其与第一和第二线路连接以与从设备2通信,并且基于第一线路和/或第二线路的电压电平确定停止条件是否被满足;以及反馈线路5,用于将第一线路和/或第二线路连接到控制器4的预定反馈端口。
在下文,按照本发明总的构思的一个实施例,电子设备的主设备1被描述为使用集成电路之间(I2C)协议来与从设备2通信。
在I2C协议中,主设备1作为I2C协议的主方工作,并且通过发送时钟信号的时钟线(SCL)和发送数据信号的数据线(SDA)与作为I2C协议的从方工作的从设备2通信,如图2所示。即,在I2C协议中,主设备1的第一线路和第二线路分别是SCL和SDA。
开始条件被要求用于启动I2C通信。控制器4通过施加开始信号来满足开始条件,所述开始信号在将SCL的电压电平保持在高电平的状态中控制SDA的电压电平从高电平改变到低电平。
停止条件被要求用来结束I2C通信。控制器4通过施加第一信号来满足停止条件,所述第一信号在将SCL的电压电平保持在高电平的状态中控制SDA的电压电平从低电平改变到高电平。
I2C通信模式包括写入模式和读取模式。写入模式从主设备1向从设备2发送数据,并且读取模式从从设备2向主设备1发送数据。
图3图解了在读取模式中通过SLC和SDA发送的信号。
参照图3,从设备2按照从主设备1通过SLC提供的时钟信号,通过SDA向主设备1发送数据信号。当从从设备2发送数据完成时,主设备1向从设备2发送对应于停止条件的第一信号,由此完成在主设备1和从设备2之间的通信。主设备1可以通过SLC发送作为时钟信号的时钟脉冲的第一信号。
通过SLC发送的时钟信号包括多个时钟脉冲。如图4中所示,如果从主设备1施加的部分时钟脉冲由于周围噪音或其他原因而丢失,则从设备2将满足停止条件的所述时钟脉冲解译为用于发送数据的时钟脉冲,并且发送数据而不是完成通信。
如上所述,如果丢失了部分时钟脉冲并且施加了满足停止条件的第一信号的时钟脉冲,则从设备2按照第一信号的时钟脉冲来向主设备1发送其中剩余的数据而不是完成通信。如果所发送的数据在低电平,则由从设备2将SDA的电压电平保持在低电平,如图5中所示。
如果从设备2将SDA的电压电平保持在低电平、并且主设备1不按照第一信号将其改变到高电平,则可以不完成在主设备1和从设备2之间的通信。
如果在主设备1和从设备2之间的通信未完成,则不能执行另一个通信。因此,如果控制器4在施加满足停止条件的第一信号后基于SDA的电压电平来确定停止条件未被满足,则主设备1施加第二信号来满足停止条件。
第二信号可以包括通过时钟线发送的预定数量的时钟脉冲以及对应的数据信号,所述对应的数据信号通过数据线被发送,并且按照每个时钟脉冲对应I2C协议的开始和停止条件。
如图6中所示,第二信号通过在将单个时钟脉冲保持在高电平的状态中将SDA的电压电平从高电平改变到低电平、再次从低电平改变到高电平来满足开始和停止条件。
时钟信号可以具有最多9个丢失的时钟脉冲,并且可以将在第二信号中包括的时钟脉冲的预定数量设置为9。
当发送包括9个时钟脉冲的第二信号时,从设备2完整地发送要发送的数据中的各比特,并且不控制SDA的电压电平以保持在低电平。因此,主设备1和从设备2可以完成通信。
图7是图解按照本发明总的构思的一个实施例的主设备1的操作的控制流程图。
参照图7,主设备1在操作10向从设备2施加满足停止条件的第一信号,以完成与从设备2的I2C通信。
第一信号在将SCL的电压电平保持在高电平的状态中控制将SDA的电压电平从低电平改变到高电平。
主设备1在操作20检测在施加第一信号后的SDA的电压电平,并且确定停止条件是否被满足。如果SDA的电压电平在主设备1施加第一信号后仍然在低电平,则主设备1在操作30、40、50和60确定停止条件未被满足,并且施加第二信号来满足停止条件。如果SDA的电压电平响应于第一信号而从低电平改变到高电平,则主设备1确定停止条件被满足,并且完成在主设备1和从设备2之间的通信。
第二信号包括具有预定数量的时钟脉冲的时钟信号以及满足开始和停止条件的数据信号。如图7中所示,主设备在操作30以第一个时钟脉冲(n=1)开始,并且在操作40向从设备2施加第一个时钟脉冲和对应的数据信号。主设备然后在操作50顺序移动到下一个时钟脉冲(n=n+1),在操作60确定是否在第二信号中已经有9个时钟脉冲,并且当还没有9个时钟脉冲时向从设备2施加下一个时钟脉冲和对应的数据信号(操作40)。因此,主设备1顺序施加第二信号的时钟脉冲(操作40和50),直到已经向从设备2发送了9个时钟脉冲。在向从设备2发送了9个时钟脉冲后,在主设备1和从设备2之间的通信完成。
图8图解了按照本发明总的构思的另一个实施例的电子设备。
参照图8,所述电子设备包括:主设备11,作为I2C协议的主方工作;与从设备12连接的时钟线(SCL)和数据线(SDA),作为I2C协议的从方工作。SCL和SDA可以连接到电压源(VCC)13。
所述电子设备也可以包括复位线,用于从主设备11向从设备12施加复位控制信号。
主设备11通过SCL向从设备12施加用于发送/接收数据的时钟脉冲。如果主设备11检测到在施加时钟脉冲后SLC的电压电平在预定时间周期保持在低电平,则主设备11确定从设备12的机械故障正在导致时钟线的低电平,并且通过复位线向从设备12施加复位控制信号来初始化从设备12。
当主设备11向从设备12施加复位控制命令时,主设备11可以施加命令来初始化其本身,并且从设备12可以与其对应地被初始化。
图9是图解按照本发明总的构思的另一个实施例的作为I2C协议的主方工作的主设备11的操作的控制流程图。
参照图9,主设备11在操作70通过SCL向从设备12施加时钟脉冲。
主设备11然后在操作80检测是否SLC的电压电平保持在低电平。如果在操作80检测到SCL保持在低电平,则主设备11在操作90向从设备12施加复位控制信号,以初始化从设备12。
因此,主设备11初始化从设备12,接着可以试图执行另一个I2C通信。
本发明总的构思可以被应用于计算机和监视器之间通信,因为在计算机和监视器之间的I2C通信在包括支持DDC的监视器的计算机***中是可行的。
本发明总的构思有可能作为计算机可读代码而被实现在计算机可读记录介质上。所述计算机可读记录介质包括用于存储计算机***可读数据的许多类型的记录设备。ROM、RAM、CD-ROM、磁带、软盘、光数据存储体等被用作计算机可读记录介质。所述计算机可读记录介质也可以以载波(例如通过因特网的传输)的形式实现。
虽然已经示出和说明了本发明总的构思的一些实施例,但是本领域技术人员将会理解,在不脱离本发明总的构思的原理和精神的情况下可以在这些实施例中进行改变,本发明总的构思的范围在权利要求及其等效中被限定。

Claims (38)

1.一种通过预定协议与从设备通信的主设备,包括:
第一线路和第二线路,用于按照所述预定协议与从设备通信;以及
控制器,用于通过所述第一和第二线路向从设备发送对应于所述预定协议的停止条件的第一信号,基于第一线路和/或第二线路的电压电平确定是否停止条件被满足,并且如果确定停止条件未被满足则通过第一线路和第二线路来向从设备发送第二信号来满足所述停止条件。
2.按照权利要求1的主设备,其中,通过控制器发送的第二信号还满足预定协议的开始条件。
3.按照权利要求2的主设备,其中:
所述预定协议包括I2C(集成电路之间)协议;
第一线路包括I2C协议的时钟线;并且
第二线路包括I2C协议的数据线。
4.按照权利要求3的主设备,其中,如果数据线被保持在低电平,则控制器确定停止条件未被满足。
5.按照权利要求3的主设备,其中,由控制器发送的第二信号包括:
通过时钟线发送的预定数量的时钟脉冲;以及
数据信号,所述数据信号通过数据线发送,并且按每个时钟脉冲对应I2C协议的开始条件和停止条件。
6.按照权利要求5的主设备,其中,预定数量的时钟脉冲是9个或更少。
7.一种作为I2C(集成电路之间)协议的主方工作的主设备,包括:
时钟线和数据线,与作为I2C协议的从方工作的从设备连接;以及
控制器,用于向时钟线施加时钟脉冲,并且如果控制器检测到时钟线在施加时钟脉冲后在预定时间周期中保持在低电平,则初始化所述从设备。
8.按照权利要求7的主设备,其中,所述控制器向从设备施加预定的复位控制信号,以初始化从设备。
9.按照权利要求7的主设备,其中,所述控制器如果检测到时钟线在施加时钟脉冲后的预定的时间周期中保持在低电平,则初始化主设备,并且当初始化主设备时初始化从设备。
10.一种通过预定协议与从设备通信的主设备,包括:
时钟线,用于向从设备发送时钟信号;
数据线,用于按照时钟信号向从设备发送数据和从从设备接收数据;以及
复位线,当在时钟线发送时钟信号后的预定数量的时间,时钟线的电压电平保持在低电平时,向从设备发送初始化信号以便初始化从设备。
11.按照权利要求10的主设备,还包括:
控制单元,用于检测在时钟线发送时钟信号后的时钟线的电压电平。
12.一种通过预定协议与从设备通信的主设备,包括:
第一和第二通信线路,用于按照预定协议向从设备发送信号和从从设备接收信号,并且每个具有预定的默认电压电平;以及
控制器,用于通过所述第一和第二通信线路的至少一条来发送第一信号,以终止与从设备通信,确定是否在发送第一信号后第一和第二通信线路的电压电平处于所述默认的电压电平,并且如果确定所述第一和第二通信线路不在所述默认的电压电平则通过所述第一和第二通信线路的至少一条来发送第二信号以控制第一和第二通信线路返回到所述默认电压电平。
13.按照权利要求12的主设备,其中,第一和第二通信线路分别包括时钟线和数据线。
14.按照权利要求13的主设备,其中,所述控制器通过时钟线发送第一和第二信号,并且所述第二信号包括预定数量的时钟脉冲。
15.一种通过预定协议与从设备通信的主设备的控制方法,包括:
提供第一线路和第二线路,以按照预定协议与从设备通信;
通过所述第一线路和第二线路向从设备发送对应于所述预定协议的停止条件的第一信号;
基于第一线路和/或第二线路的电压电平来确定是否停止条件被满足;并且
如果确定停止条件未被满足,则通过第一线路和第二线路来向从设备发送第二信号来满足所述停止条件。
16.按照权利要求15的方法,其中,第二信号还满足预定协议的开始条件。
17.按照权利要求16的方法,其中,所述预定协议包括I2C协议,第一线路包括I2C协议的时钟线,并且第二线路包括I2C协议的数据线。
18.按照权利要求17的方法,其中,基于第一线路和/或第二线路的电压电平来确定是否停止条件被满足包括:
检测数据线是在高电平还是低电平;并且
如果检测到数据线在低电平,则确定停止条件未被满足。
19.一种作为I2C(集成电路之间)协议的主方工作的主设备的控制方法,包括:
提供时钟线和数据线来与作为I2C协议的从方工作的从设备连接;
通过时钟线向从设备施加时钟脉冲;
确定时钟线是在高电平还是低电平;并且
如果确定时钟线在低电平则初始化所述从设备。
20.一种通过预定协议与从设备通信的主设备的控制方法,包括:
通过时钟线向从设备发送时钟信号;
按照所发送的时钟信号经由数据线在主设备和从设备之间通信数据;
当在发送时钟信号后的预定数量的时间,时钟线的电压电平保持在低电平时,初始化从设备。
21.一种通过预定协议与从设备通信的主设备的控制方法,包括:
启动在主设备和从设备之间的通信;
发送第一信号来终止在主设备和从设备之间的通信;
确定连接主设备和从设备的通信线路的电压电平是否在预定的默认电压电平;并且
如果确定所述通信线路的电压电平不在预定的默认电平,则发送第二信号来控制通信线路的电压电平返回到预定的默认值。
22.一种电子设备,包括:
主设备,用于通过预定协议与从设备通信;以及
第一线路和第二线路,用于按照预定协议在主设备和从设备之间通信,其中,
主设备通过第一和第二线路来向从设备发送对应于预定协议的停止条件的第一信号,基于第一线路和/或第二线路的电压电平确定停止条件是否被满足,并且如果确定停止条件未被满足,则通过第一和第二线路来向从设备发送第二信号来满足停止条件。
23.按照权利要求22的电子设备,其中,由主设备发送的第二信号还满足预定协议的开始条件。
24.按照权利要求23的电子设备,其中,所述预定协议包括I2C协议,第一线路包括I2C协议的时钟线,第二线路包括I2C协议的数据线。
25.按照权利要求24的电子设备,其中,主设备以I2C协议的读取模式通信。
26.按照权利要求25的电子设备,其中,如果将数据线保持在低电平,则主设备确定停止条件未被满足。
27.按照权利要求25的电子设备,其中,由主设备发送的第二信号包括:
通过时钟线发送的预定数量的时钟脉冲;以及
数据信号,其通过数据线发送,并且按每个时钟脉冲对应I2C协议的开始条件和停止条件。
28.按照权利要求27的电子设备,其中,所述预定数量的时钟脉冲是9个或更少。
29.一种电子设备,包括:
主设备,用于作为I2C(集成电路之间)协议的主方工作;
时钟线和数据线,其与作为I2C协议的从方工作的从设备连接;其中,
所述主设备向时钟线施加时钟脉冲,并且如果主设备检测到时钟线在施加时钟脉冲后的预定数量的时间保持在低电平,则初始化所述从设备。
30.按照权利要求29的电子设备,其中,所述主设备向从设备施加预定的复位控制信号,以初始化从设备。
31.按照权利要求29的电子设备,其中,如果主设备检测到时钟线在施加时钟脉冲后的预定数量的时间保持在低电平,则初始化主设备,并且当初始化主设备时初始化从设备。
32.一种使用I2C协议的电子设备,包括:
通过用于接收数据信号的第一线路和用于接收时钟信号的第二线路而连接到外部设备的设备,用于通过第一线路和第二线路来发送或接收第一信号,并且按照对应于第一信号的第一线路和第二线路的至少一条的电压电平,通过第一线路和第二线路发送或接收第二信号。
33.按照权利要求32的电子设备,其中:
所述设备是主方;
所述外部设备是从方;并且
所述主方包括控制器,用于通过第一线路和第二线路来发送第一和第二信号。
34.按照权利要求32的电子设备,其中,所述设备是从方,所述外部设备是主方,并且所述设备通过第一和第二线路来接收第一和第二信号。
35.按照权利要求32的电子设备,其中,所述设备按照第一和第二线路的至少一条的第二电压电平来终止发送或接收第二信号。
36.按照权利要求32的电子设备,其中,所述设备通过第一和第二线路同时发送第一信号。
37.一种包含可执行的代码的计算机可读记录介质,用于执行通过预定协议与从设备通信的主设备的控制方法,所述方法包括:
通过第一和第二线路来向从设备发送对应于预定协议的停止条件的第一信号;
基于第一线路和/或第二线路的电压电平来确定停止条件是否被满足;并且
如果确定停止条件未被满足,则通过第一和第二线路来向从设备发送满足停止条件的第二信号。
38.一种包含可执行的代码的计算机可读记录介质,用于执行作为I2C(集成电路间)协议的主方工作的主设备的控制方法,所述方法包括:
通过时钟线向从设备施加时钟脉冲;
确定时钟线是在高电平还是低电平;
如果确定时钟线在低电平,则初始化从设备。
CNB2006100771230A 2005-04-29 2006-04-27 主设备及其控制方法和具有主设备的电子设备 Expired - Fee Related CN100444147C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR36315/05 2005-04-29
KR1020050036315A KR100687923B1 (ko) 2005-04-29 2005-04-29 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치

Publications (2)

Publication Number Publication Date
CN1855083A true CN1855083A (zh) 2006-11-01
CN100444147C CN100444147C (zh) 2008-12-17

Family

ID=37195264

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100771230A Expired - Fee Related CN100444147C (zh) 2005-04-29 2006-04-27 主设备及其控制方法和具有主设备的电子设备

Country Status (3)

Country Link
US (1) US20060246931A1 (zh)
KR (1) KR100687923B1 (zh)
CN (1) CN100444147C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102662902A (zh) * 2012-03-30 2012-09-12 中兴通讯股份有限公司 一种防止i2c总线锁定的方法、装置及***
CN105323017A (zh) * 2014-07-01 2016-02-10 西部电机株式会社 通信异常检测装置、通信异常检测方法以及程序
CN106201984A (zh) * 2016-07-15 2016-12-07 青岛海信电器股份有限公司 一种数据读取方法及装置
CN108170627A (zh) * 2017-12-12 2018-06-15 晶晨半导体(上海)股份有限公司 一种通过时钟信号控制的数据传输方法
CN113342726A (zh) * 2021-06-22 2021-09-03 上海料聚微电子有限公司 一种i2c总线***、具有外加电压工作模式的芯片和方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5279170B2 (ja) * 2006-03-28 2013-09-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー マスタ通信回路、スレーブ通信回路、及びデータ通信方法
JP4772920B2 (ja) 2008-05-30 2011-09-14 株式会社アドバンテスト 試験装置および送信装置
US9990330B2 (en) 2014-10-29 2018-06-05 Qualcomm Incorporated Simultaneous edge toggling immunity circuit for multi-mode bus
JP6792314B2 (ja) * 2016-04-22 2020-11-25 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム
TWI811597B (zh) * 2020-12-18 2023-08-11 新唐科技股份有限公司 恢復通訊界面中斷的方法及通訊界面控制器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5878234A (en) * 1996-09-10 1999-03-02 Sierra Wireless, Inc. Low power serial protocol translator for use in multi-circuit board electronic systems
KR0184402B1 (ko) * 1996-12-24 1999-05-15 대우전자주식회사 I₂c 버스의 인터럽트 발생 장치
US6622188B1 (en) * 1998-09-30 2003-09-16 International Business Machines Corporation 12C bus expansion apparatus and method therefor
US6530029B1 (en) * 1999-09-23 2003-03-04 National Semiconductor Corporation I2C/SMBus start-stop detecting circuit that reduces the likelihood of stalling the bus due to glitches on the data line
US6453422B1 (en) * 1999-12-23 2002-09-17 Intel Corporation Reference voltage distribution for multiload i/o systems
US6799233B1 (en) * 2001-06-29 2004-09-28 Koninklijke Philips Electronics N.V. Generalized I2C slave transmitter/receiver state machine
FR2839827B1 (fr) * 2002-05-14 2005-07-15 St Microelectronics Sa Circuit de detection de depart, circuit de detection d'arret, et circuit de detection de donnees transmises selon le protocole iic
JP2005084792A (ja) * 2003-09-05 2005-03-31 Alpine Electronics Inc データ通信ユニット
CN1292360C (zh) * 2004-01-18 2006-12-27 中兴通讯股份有限公司 一种实现自动读写内部集成电路设备的装置和方法
JP4791696B2 (ja) * 2004-03-02 2011-10-12 オンセミコンダクター・トレーディング・リミテッド データ転送メモリ及びモジュール

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102662902A (zh) * 2012-03-30 2012-09-12 中兴通讯股份有限公司 一种防止i2c总线锁定的方法、装置及***
CN102662902B (zh) * 2012-03-30 2015-05-13 中兴通讯股份有限公司 一种防止i2c总线锁定的方法、装置及***
CN105323017A (zh) * 2014-07-01 2016-02-10 西部电机株式会社 通信异常检测装置、通信异常检测方法以及程序
CN105323017B (zh) * 2014-07-01 2018-09-21 西部电机株式会社 通信异常检测装置、通信异常检测方法以及记录介质
CN106201984A (zh) * 2016-07-15 2016-12-07 青岛海信电器股份有限公司 一种数据读取方法及装置
CN108170627A (zh) * 2017-12-12 2018-06-15 晶晨半导体(上海)股份有限公司 一种通过时钟信号控制的数据传输方法
CN113342726A (zh) * 2021-06-22 2021-09-03 上海料聚微电子有限公司 一种i2c总线***、具有外加电压工作模式的芯片和方法
CN113342726B (zh) * 2021-06-22 2022-09-06 上海料聚微电子有限公司 一种i2c总线***、具有外加电压工作模式的芯片和方法

Also Published As

Publication number Publication date
KR100687923B1 (ko) 2007-02-27
CN100444147C (zh) 2008-12-17
US20060246931A1 (en) 2006-11-02
KR20060114270A (ko) 2006-11-06

Similar Documents

Publication Publication Date Title
CN1855083A (zh) 主设备及其控制方法和具有主设备的电子设备
CN1220126C (zh) ***接口设备及其优先级控制方法
CN1282100C (zh) 通用串行总线单元控制方法和通用串行总线单元控制器
CN1704890A (zh) 具有并行接口连接器的存储设备
CN101059770A (zh) 自动测试usb装置兼容性的***
CN1812693A (zh) 一种双总线接口电路板组件及其装配方法
CN101046855A (zh) 可移除式电子卡界面
CN1287259C (zh) 在通信设备中操作多个i2c从器件的装置及其方法
CN1136490C (zh) 电子设备
CN1897101A (zh) 带有通用串行总线集线器的显示设备
CN1947108A (zh) 流控制初始化方法和信息处理装置
CN1949184A (zh) 一种芯片验证的方法及***
CN1417681A (zh) 通用串行总线连接检测电路***及其操作方法
CN2651843Y (zh) 主机实时监控装置
CN1164991C (zh) 可即时升降中央处理器频率的方法
CN1851799A (zh) 显示设备、其控制方法和通信***
CN106055505A (zh) 光模块及光模块中数据的传输方法
CN1190925C (zh) 通用串行总线复合装置及其实现方法
CN2479547Y (zh) 带usb插头的微型存储器
CN101047029A (zh) 半导体存储器件和数据发送/接收***
CN1934551A (zh) 数据转发控制***
CN1595370A (zh) 主机实时监控装置及其监控方法
CN1813197A (zh) 存储总线检查过程
CN1612540A (zh) 一种单板信息的配置方法及装置
CN1975700A (zh) 含有内容的计算机***设备及使用计算机***设备输出内容的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081217