CN1854834A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN1854834A
CN1854834A CNA2006100781478A CN200610078147A CN1854834A CN 1854834 A CN1854834 A CN 1854834A CN A2006100781478 A CNA2006100781478 A CN A2006100781478A CN 200610078147 A CN200610078147 A CN 200610078147A CN 1854834 A CN1854834 A CN 1854834A
Authority
CN
China
Prior art keywords
terminal
distribution
display device
cog
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100781478A
Other languages
English (en)
Other versions
CN100510861C (zh
Inventor
小田信彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Sanyo Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Epson Imaging Devices Corp filed Critical Sanyo Epson Imaging Devices Corp
Publication of CN1854834A publication Critical patent/CN1854834A/zh
Application granted granted Critical
Publication of CN100510861C publication Critical patent/CN100510861C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示装置及其制造方法，将连接配在线的保护膜予以去除，而在该处使与数据线DL相同材料所形成的连接配线露出，且于其上面形成由ITO构成的透明导电体层。然后经由ACF连接该透明电极层与凸块。

Description

显示装置及其制造方法
技术领域
本发明关于具有将其它半导体集成电路直接连接于周边部的COG(Chip on Glass，玻璃覆晶封装)端子部的主动矩阵型显示装置及其制造方法。
背景技术
以往，在液晶面板等显示装置中，将显示控制用薄膜晶体管配置于各画素的主动矩阵型显示装置已广为普及。
在这种显示装置中，将来自外部的数据信号(图像信号)等接收至面板内，并将该信号供给至各画素。因此，设置垂直方向的数据线、水平方向的选择(栅极)线，将数据信号供给至数据线，同时通过所对应的栅极线来选择该画素，而控制数据信号对于各画素的供给。因此，必须控制对于数据线的数据供给、栅极线的选择，而需要设置垂直驱动器与水平驱动器。
虽然也有多数情况是将这些垂直、水平驱动器内藏在显示面板中，然而水平驱动器必须控制在1水平期间内将数据信号供给至各列数据线的动作，而要求有较高速的处理。因此，也有大多数情况是采用将水平驱动器设置于其它半导体集成电路(水平驱动器IC)内，且从该水平驱动器IC直接将数据信号供给至各数据线的构成。此时，以考虑采用将各数据线先延伸到面板的周边部，并经由ACF(AnisotropicConductive Film，异向性导电膜)将水平驱动器IC的端子连接于该周边部之COG构造较为理想。
图18表示采用该COG构造时的构成例。连接于数据线DL的连接配线10由绝缘膜的保护膜12所覆盖。然后，将该保护膜12的一部分予以去除，形成接触孔(contact hole)，并包括该接触孔而形成透明导电膜14。因此，该透明导电膜14在去除部与连接配线10连接。再者，位于连接配线10的保护膜12上的部分利用作为COG构造的端子部。另外，该COG构造的端子部形成于形成有上述各画素的薄膜晶体管(TFT)的TFT基板16上。
在此，保护膜12为用以覆盖设于各画素的薄膜晶体管的平面化膜。此外，在各画素中于该平面化膜上由透明导电体，例如由IZO(indiumzinc oxide，铟锡氧化物)构成的画素电极。在此，透明导电膜14与该画素电极为相同的膜。
如此，通过利用在画素区域中所形成的平面化膜及透明导电膜14，不必追加多余的制造过程，即可形成COG构造的端子部。此外，于日本专利特开平06-180460号公报等中已揭示有将透明导电膜利用于端子部的技术内容。
在此，在上述的端子部中，由于平面化膜较为柔软，因此会有无法充分进行对于ACF施加压力连接的问题。
发明内容
依据本发明，在端子部使用透明导电体层，该透明导电体层形成于包括铝或铝合金(优选的是，Al-Nd)层的导电体的连接配在线。因此，在利用COG构造的连接中，端子部可具有充分的刚性。而且，由于通过透明导电体层覆盖铝或铝合金的连接配线，因此可抑制氧化被膜等的形成，而使端子部的接触电阻降低，而进行有效的连接。
附图说明
图1(A)、图1(B)是实施例所涉及的端子部分的构成图。
图2是画素电路示意图。
图3是画素部构成的剖面图。
图4是画素部构成的俯视图。
图5是制造过程步骤示意图。
图6是数据线与连接配线的关系图。
图7(A)、图7(B)是显示制造过程步骤的画素部及COG端子部的剖面图。
图8(A)、图8(B)是制造过程步骤的画素部及COG端子部的剖面图。
图9(A)、图9(B)是制造过程步骤的画素部及COG端子部的剖面图。
图10(A)、图10(B)是制造过程步骤的画素部及COG端子部的剖面图。
图11(A)、图11(B)是制造过程步骤的画素部及COG端子部的剖面图。
图12(A)、图12(B)是制造过程步骤的画素部及COG端子部的剖面图。
图13(A)、图13(B)是制造过程步骤德画素部及COG端子部的剖面图。
图14(A)、图14(B)是制造过程步骤的画素部及COG端子部的剖面图。
图15(A)、图15(B)是制造过程步骤的画素部及COG端子部的剖面图。
图16是端子部分整体构成图。
图17是穿透型画素部分的构造图。
图18(A)、图18(B)是已知端子部分的构成图。
【主要组件符号说明】
10  连接配线            12  保护膜
14  透明导电膜          16  TFT基板
18  去除部              22、22a、22b  COG端子部
24  ACF(异向性导电膜)
24a 导电粒子            26  水平驱动器IC
26a 凸块                30、64  画素电极
32  共通电极            50、90  玻璃基板
52  缓冲层              54  栅极绝缘膜
56  栅极电极            60  层间绝缘膜
62  平面化膜            68  反射膜
72  半导体层            72c 沟道区域
72d 漏极区域            72s 源极区域
74  漏极电极            80  钼配线
92  彩色滤光片            94  对向电极
98  厚度调整层            100 TFT基板
具体实施方式
以下根据附图说明本发明的实施例。
图1(A)、图1(B)是显示本实施例所涉及的COG端子部构造图。
数据线DL形成于层间绝缘膜60上，且延伸至周边部分，而于COG端子部的正前方形成终端。在该数据线DL的终端部的层间绝缘膜60形成有接触孔，其连接于下方的钼配线80。再者，该钼配线80延伸于COG端子部，而在该处于钼配线80上形成有连接配线10。另外，钼配线80与后述的栅极电极(栅极线)在相同的工序中生产而成。
在连接配线10、数据线DL、以及位于连接配线10与数据线DL之间的层间绝缘膜60上形成有保护膜12。
在此，层间绝缘膜60为SiO2/SiN的迭层膜，数据线DL为钼(Mo)、铝/钕(Al/Nd)、钼(Mo)的三层构造的导电体，而连接配线10也相同。另外，数据线DL及连接配线10优选的是，以钛(Ti)、铝(Al)、钛(Ti)的三层构造的导电体等构成，再者，作成单层、双层、四层以上，或是利用其它金属的构造也无妨。此外，保护膜12以表示为SiNx的氮化硅膜形成。
将该保护膜12的一部分予以去除而形成有使连接配线10露出的去除部18。再者，将该去除部18的连接配线10予以覆盖而形成有透明导电体层110。在此例中，该透明导电体层110由ITO所形成，其形成于去除部18周边的保护膜12上。即，透明导电体层110比连接配线10稍大。
在此，将去除部18设成相对较大。即，由该去除部18内的透明导电体层110所形成的COG端子部22底部，具有某程度的面积。因此，在与该去除部18底部对应的COG端子部22的透明导电体层110的底部上设置ACF(异向性导电膜)24，并以设于水平驱动器IC 26下面的凸块(bump)26a按压该ACF 24。ACF 24是例如将导电粒子(经金属涂布的塑料球等)24a混合于热硬化树脂中而成的，而在该ACF 24被按压的部分中，由导电粒子24a与凸块26a及透明导电体层110直接接触，或使导电粒子24a彼此接触，借此将凸块26a与透明导电体层110予以连接。由于ACF 24的未被按压的部分不具导电性，因此只要将要进行连接的部分(与水平驱动器IC的若干个端子(凸块)对应之若干个COG端子部)全部覆盖来进行配置即可，而仅使被凸块26a按压的部分导通。另外，凸块26a也利用金等制成。此外，在图中，虽仅利用厚度方向一段的ACF 24，然而也可将该ACF 24重迭2段以上。此时，导电粒子24a彼此连接，而达成凸块26a与去除部18透明导电体层110的电性连接。
再者，在此例中，虽将连接配线10连接于数据线DL，然而只要是从画素部延伸，而为以COG方式连接于其它半导体集成电路的配线，则也可与电源线等其它配线连接。此外，有关数据线DL也可在途中设置将数据信号导通(on)或切断(off)的开关(switch)。
此外，在不包括周边部的保护膜12上方形成有平面化膜62，于覆盖数据线DL的保护膜12上方存在有平面化膜62。
图2是显示画素电路的构成图。数据线DL朝向液晶面板的列(column：垂直)方向延伸，且于1列设置1条数据线。栅极线GL朝向液晶面板的行(row：水平)方向延伸，且于1行设置1条栅极线。再者，于行(row)方向以1行设置1条SC线。
在数据线DL连接有属于n通道TFT的选择晶体管Q1的漏极。选择晶体管Q1的源极，连接于画素电极30及保持电容C之一的电极。此外，保持电容C的另一方的电极连接于SC线SC。再者，与画素电极30相对向而设有跨越所有画素的共通电极32，而画素电极30与共通电极32之间供配置液晶LC。
若干条栅极线GL各以1水平期间依序被选择，且被设定成H电位。因此，于该栅极线GL连接有栅极的所属行的选择晶体管Q1即导通。另一方面，有关于选择晶体管Q1导通行的画素的数据电压供给至数据线DL。因此，该画素的数据电压即分别充电于所选择的行的各画素的保持电容C。借此，充电于保持电容C的数据电压即施加于该画素的液晶LC而进行显示。栅极线GL虽依序变更选择，然而就1个画素而言，在下一个图框(frame)中，直到进行数据写入之前，都持续对应已写入的数据电压的显示。
图3、图4显示画素部分的剖面及俯视构成。在玻璃基板50上，配置有由SiO2/SiN的2层迭层膜所构成的缓冲层52，而于该缓冲层52上方的预定位置形成有半导体层72。在此例中，半导体层72由多晶硅制成。在半导体层72及缓冲层52的上方形成有由SiN/SiO2的2层迭层膜所构成的栅极绝缘膜54。此外，于该栅极绝缘膜54上方，且为于半导体层72中央部分的上方形成有栅极电极56。此例虽采用单栅极型TFT作为选择晶体管Q1，而形成有1个栅极电极56，然而也可形成2个栅极电极56而作为双栅极型也极为理想。另外，在此例中，栅极电极56将栅极线GL的预定部分朝向水平方向突出形成。半导体层72的栅极电极56的下方部分形成沟道区域72c，而其两侧则为漏极区域72d、源极区域72s，借此以形成选择晶体管Q1。
栅极电极56与栅极绝缘膜54上形成有由SiO2/SiN的迭层膜构成的层间绝缘膜60。在该层间绝缘膜60上且为漏极区域(或源极区域)72d的上方对应的位置，形成有漏极电极(或源极电极)74。此漏极电极74通过贯穿层间绝缘膜60、栅极绝缘膜54的接点(contact)而直接连接于漏极区域72d。此外，源极区域72s经由接点与数据线DL相连接，而该数据线DL发挥源极电极的功能。
此外，半导体层72从漏极区域72d直接朝水平方向延长，而在该延长部分隔着栅极绝缘膜54而对向配置有SC线SC。因此，通过半导体层72的延长部分、SC线SC、以及包夹于这些之间的栅极绝缘膜54，形成保持电容C。
此外，形成有覆盖漏极电极74、层间绝缘膜60及数据线DL而由SiNx(氮化硅)构成的保护膜12，以及由丙烯酸树脂等构成的平面化膜62。再者，于漏极电极74上的保护膜12及平面化膜62内形成有接触孔，且以该处作为接点而形成由ITO构成的画素电极64。
另外，此例为半穿透型面板，于平面化膜62上且为画素电极64下侧设有反射膜68。设有此反射膜68的空间为画素的大约三分之一左右。另外，以反射型面板之情况而言，反射膜68设于画素电极64下方的整面。
此外，关于平面化膜62的设有反射膜68的部分，形成有凹凸，由此达成反射膜68所反射的光的广角化。
TFT基板100的构成，于该TFT基板100内包夹液晶LC而对向配置有对向基板200。
该对向基板200具有玻璃基板90，且在该玻璃基板90上(内侧)，在画素的边界部分配置有具有黑色矩阵BM的滤色片92。此滤色片92通常有RGB颜色等3种，依画素而采用其中任一种颜色。
再者，于滤色片92(内侧)上对向电极94形成于所有的画素上。此对向电极94与画素电极64同样由ITO所构成。再者，为了要配合光路长度，使液晶LC的厚度成为一半，与反射膜68相对向的部分将厚度调整层98设置于滤色片92与对向电极94之间。此外，厚度调整层98在VA(垂直定向)型液晶的情况下，虽可作为定向控制用突起来使用，然而为了要进行此定向控制，也可在各画素的对向电极94上的预定位置，另外形成定向控制用突起。
另外，在玻璃基板50、90外侧设有偏光板、相位差板，于画素电极64及对向电极94与液晶LC之间则设有定向膜。
在这种构成中，当包括半导体层72的TFT(选择晶体管Q1)导通时，来自数据线DL的数据电压即施加于画素电极64。因此，该电压施加于画素电极64及存在于对向电极94间的空间内的液晶LC上，而进行对应数据电压的显示。
另外，如图4所示，覆盖选择晶体管Q1、保持电容C上方而形成反射膜68，且该部分发挥反射型LCD的功能。因此，可将画素区域整体利用作为液晶显示部。
接着，根据图5至图15(B)说明制造过程。首先，实施TFT形成步骤。
在该TFT形成步骤中，在玻璃基板50上将缓冲层52形成于基板整面(S11)上，且于其上方使非晶硅(a-Si)膜成膜(S12)。在此，缓冲层52为SiO2/SiN的迭层膜，其厚度设为100至200nm，a-Si膜则设为厚度30至50nm左右。此外，这些膜均以电浆CVD形成。借此，于玻璃基板50上迭层所谓a-Si/SiO2/SiN/glass(玻璃基板)的膜。
接着，进行激光照射(激光退火)，针对非晶硅膜进行低温下的结晶(S13)。借此，非晶硅即结晶而形成多晶硅层。接着，将所获得的多晶硅层进行图案化，将多晶硅的岛部(island)(半导体层72)形成于需要的部分(S14)。之后，通过光微影形成阻剂图案，再将杂质(例如磷)掺杂于n通道TFT的源极/漏极区域等(S15)。
接着，包括该半导体层72而于基板整面形成由SiNx/SiO2之迭层膜所构成的栅极绝缘膜54(S16)。
借此，如图7(A)所示，在画素部中形成栅极绝缘膜54，该栅极绝缘膜54覆盖半导体层72，而该半导体层72由在形成TFT及电容区域等所形成的多晶硅所构成。另一方面，在COG端子部如图7(B)所示，在缓冲层52上形成栅极绝缘膜54。
接着，如图8(A)所示，于栅极绝缘膜54上方，相当于半导体层72的沟道区域72c的上方位置，通过溅镀方式形成栅极电极56(S17)。在此，栅极电极56如上述为钼Mo，其以200至300nm的厚度成膜。此外，该栅极电极56形成作为栅极线GL的一部分。此外，SC线SC也以与栅极线GL相同的制造过程形成，而保持电容C由形成为保持电容用的半导体层72隔着栅极绝缘膜54而与SC线SC对向配置的方式形成。再者，在画素部形成栅极电极56时，如图8(B)所示，在COG端子部以相同制造过程形成有钼配线80。
在形成栅极线GL等之后，将杂质(例如硼)掺杂于周边电路的p沟道TFT的源极/漏极区域(S18)。此通过光微影将需要掺杂的区域以外所形成的阻剂等作为屏蔽硼的离子掺杂方式来进行。此时，在COG部并不作任何处理(也不作杂质掺杂)。
接着，通过电浆CVD而于基板整面使由SiO2/SiNx构成的层间绝缘膜60(S19)成膜。厚度设为例如400至700nm左右。在形成该层间绝缘膜60时，通过热处理的活性化退火将掺杂有杂质的区域予以活性化(S20)，而使这些区域中的载子(carrier)具有充分的移动度。
在此处理中，如图9(A)、(B)所示，于画素部形成层间绝缘膜60，且于COG端子部形成层间绝缘膜60。另外，在COG端子部中由于未施以杂质掺杂，因此不进行活性化的处理。
再者，相对于层间绝缘膜60与栅极绝缘膜54的半导体层72的源极区域、漏极区域，通过光微影及湿式蚀刻形成接触孔(S21)。此时，对于COG端子部的钼配线80上方的层间绝缘膜60，也于内侧端部上形成接触孔，同时于端子部分形成去除部18。接着，形成数据线DL(源极电极)、漏极电极74(S22)。在此，数据线DL、漏极电极74覆盖接触孔而形成。再者，各列的数据线DL延长到周边部，而其端部到达接触孔上方。因此，经由该接触孔而使数据线DL连接于钼配线80。再者，覆盖COG端子部的去除部18而与数据线DL等一起形成连接配线10。
即，在此处理中，如图10(A)、(B)所示，于画素部形成源极(数据线DL)/漏极电极，而于COG端子部中，将数据线DL经由贯穿层间绝缘膜60的接点而连接于钼配线80，且于去除部18的钼配线80上形成连接配线10。这些配线均于通过溅镀Mo/Al-Nd/Mo的迭层膜(厚度为400至800nm)成膜之后，通过光微影及湿式蚀刻而形成。
另外，数据线DL虽广布于显示部分的整体宽度(水平)方向，然而由于连接配线10经由透明导电体层110而与水平驱动器IC相连接，因此其间隔较数据线DL窄小。将其一部分的状态模式显示于图6中。此外，图1中的TFT基板100由玻璃基板50、缓冲层52、栅极绝缘膜54构成。
接着，将由SiNx所构成的保护膜12形成于基板整面(S23)。因此，如图11(A)、(B)所示，表面由保护膜12所覆盖。
接着，将丙烯酸树脂的平面化膜62形成在基板整面上(S24)，且通过光微影方式去除必要部分。在各画素中，将漏极电极74上方的平面化膜62予以去除。此外，在COG端子部中，将数据线DL终端部外侧的平面化膜62予以去除，使保护膜12露出。即，如图12(A)、(B)所示，在画素部中，于平面化膜62形成接触孔时，将连接配线10上的平面化膜62予以去除。此外，形成接触孔时，针对形成平面化膜62的反射膜68的区域，利用不均匀的曝光来形成凹凸。
接着，如图13(A)所示，在画素部中，于平面化膜62上溅镀成膜由Al-Nd所构成的反射膜68之后，通过光微影及湿式蚀刻方式形成(S25)。此时，如图13(B)所示，于COG端子部并未形成有任何结构。
接着，通过光微影及湿式蚀刻，将漏极电极74上的保护膜12及COG端子部的去除部18上的保护膜12予以去除，以形成接触孔(S26)。借此，如图14(A)、(B)所示，使漏极电极74上面及去除部18的连接配线10露出。
再者，如图15(A)所示，在画素部分形成由ITO构成的画素电极64(S27)。此时在COG端子部如图15(B)所示，覆盖去除部18及其周边的保护膜12而形成由ITO构成的透明导电体层110。实际上，在将ITO溅镀成膜之后，通过光微影及湿式蚀刻对画素电极64及透明导电体层110进行图案化。此时，在COG端子部，于表面配置与反射膜68同样地由Al-Nd构成的COG端子部22时，以ITO膜的湿式蚀刻而言，虽以采用不会使该Al-Nd膜受到侵害的蚀刻，优选的是以例如草酸((COOH2).2H2O)作为蚀刻剂，然而在本实施例中由于COG端子部22以由ITO构成的透明导电体层110所覆盖，因此可利用各种蚀刻剂。
另外，如为穿透型的面板，则不必形成反射膜68，也无须于平面化膜62形成凹凸的表面。
借此方式，图1所示的COG端子部的构成直接利用画素部的制造过程而形成。然后，于凹状的COG端子部的透明导电体层110上配置适当数量的凸块26a，以连接水平驱动器IC。
另外，上述构成为水平驱动器IC的输出侧的端子部。而在水平驱动器IC的输入端子侧也将同样的COG端子设于基板侧，且同样进行COG构造的连接。
再者，在此COG端子的周边，形成将来自外部的信号线(FPC等)予以连接的OLB端子部。此OLB端子部基本上与COG端子部为相同的构成。
图16显示端子部整体构成。配置有与TFT基板100相对向而形成共通电极的对向基板200，且通过密封件122，将该对向基板200周边部分以及与该周边部分相对向的TFT基板100的平面化膜62的周边部分予以密封，且于其内部封入液晶。
再者，在该密封件122外侧形成有图1所示的COG端子部22。由于COG端子部22用以与水平驱动器IC 26连接，具有输出来自水平驱动器IC信号用的COG端子部22a、以及将信号输入至水平驱动器IC用的端子部22b。这些COG端子部22a、22b基本上具有相同的构造，而两者均具有在由层间绝缘膜60所分离的钼配线80上，迭层有连接配线10、透明导电体层110的构成。此外，COG端子部22b的钼配线80直接延长至外侧，而到达OLB端子部130。此OLB端子部130为将软性缆线等加以连接的端子部分，该软性缆线用以将来自外部的各种信号输入至TFT基板100，而该OLB端子部130与COG端子部22相同，具有在钼配线80上迭层有连接配线10、透明导电体层110的构成。
如此，在本实施例中，通过钼配线80将OLB端子部130、COG端子部22b予以连接。该钼配线80以与画素部栅极电极相同的制造过程而形成。因此，形成COG端子部22a的钼配线80、以及COG端子部22b的钼配线80，可通过层间绝缘膜60而分开形成，不必追加特别的制造过程，即可与COG端子部22同时形成OLB端子部130。
再者，来自外部所输入的显示用图像信号，经由OLB端子部130、COG端子部22b而输入至水平驱动器IC 26，且来自该水平驱动器IC 26的信号经由COG端子部22a而供给至内部的各画素。
此外，在本实施例中，于不具有密封件122的外侧的对向基板200区域的配线的绕线本身，使用钼配线80来进行，而包括铝或铝合金层的导体仅用于连接配线10。即，在密封件122外侧的区域中，虽于COG端子部、OLB端子部分使用包括铝或铝合金层的导体作为连接配线10，然而其它的绕线配线则使用钼配线。
密封件122外侧的区域，为暴露于大气的区域，由于未使用不耐腐蚀等的铝或铝合金，因而可提高耐久性。
图17显示穿透性液晶显示装置的画素部的构造。相较于图3的半穿透型情况，不具有反射膜68，而画素电极64较为平面、，同时对向电极94也形成平面状。
如此，依据本实施例，在连接水平驱动器IC的COG端子处，利用透明导电体层110，该透明导电体层110由形成在用于数据线DL的金属(铝(A1)或于铝合金(包括AlNd层的导电体)上的ITO所构成。因此，可防止COG端子部氧化膜的形成，而降低接触电阻。此外，由于COG端子部将平面化膜予以去除而形成，因此具有充分的刚性，而能进行确实的连接。而且，由于去除部18以外的数据线DL及连接配线10覆盖有平面化膜，因此可进行充分的保护。再者，由于COG端子部22并未隔着平面化膜62而设于连接配线10上，因此在隔着凸块26a推压水平驱动器IC而进行固定时，可对凸块26a施加充分的压力而进行连接。
另外，本实施例所涉及的构成可适用于穿透型、半穿透型、全反射型中任一型的面板。

Claims (20)

1.一种显示装置，所述显示装置是具有将其它半导体集成电路直接连接于周边部的COG端子部的主动矩阵型显示装置，其特征在于，
所述COG端子部具有：
连接配线，由包括配置于周边部的铝或铝合金层的导电体所形成；
配线保护膜，用以覆盖所述连接配线；
开口部，形成于相当于所述配线保护膜的端子部的位置；以及
透明导电体层，用以覆盖所述开口部的所述连接配线的表面。
2.根据权利要求1所述的显示装置，其特征在于，
所述COG端子部包括2个COG端子部，该2个COG端子部为：用以接收来自所述其它半导体集成电路信号的信号接收用COG端子部；以及将信号供给至所述其它半导体集成电路的信号供给用COG端子部，
所述2个COG端子部分别具有：所述连接配线、所述配线保护膜、所述开口部、以及所述透明导电体层，
所述信号接收用COG端子的所述连接配线，经由其下方的配线而与用以连接至显示装置内部的画素的内部配线相连接，而所述信号供给用COG端子的所述连接配线，经由其下方的配线而与用以接收来自外部的信号而另外设置的OLB端子相连接。
3.根据权利要求2所述的显示装置，其特征在于，
所述OLB端子具有：
连接配线，由包括配置于周边部的铝或铝合金层的导电体所形成；
配线保护膜，用以覆盖所述连接配线；
开口部，形成于相当于所述配线保护膜的端子部的位置；以及
透明导电体层，用以覆盖所述开口部的所述连接配线的表面。
4.根据权利要求3所述的显示装置，其特征在于，
所述显示装置的显示部的各画素设有用以控制所述显示部显示的薄膜晶体管，
所述薄膜晶体管具有：半导体层、覆盖该半导体层的栅极绝缘膜、设于相当于半导体层的沟道区域上方的栅极绝缘膜上的栅极电极、以及覆盖栅极电极与栅极绝缘膜的层间绝缘膜，
用以连接所述信号接收用COG端子部的连接配线与所述内部配线的其它配线、以及用以连接所述信号供给用COG端子的连接配线与所述OLB端子的其它配线，以与所述栅极电极相同的制造过程而形成。
5.根据权利要求2所述的显示装置，其特征在于，用以连接所述连接配线与内部配线的连接配线下方的配线、以及连接于所述连接配线与OLB端子的连接配线下方的配线，为钼配线。
6.根据权利要求1所述的显示装置，其特征在于，所述显示装置的显示部的各画素分别设有利用透明导电体作为电极的显示组件，
所述信号接收用COG端子部或信号供给用COG端子部或OLB端子部的所述透明导电体层、以及各画素的透明导电体的电极，由相同的制造过程而形成。
7.根据权利要求1所述的显示装置，其特征在于，所述信号接收用COG端子部或信号供给用COG端子部或OLB端子部的所述透明导电体层，以也覆盖所述开口周边的配线保护膜的方式形成。
8.根据权利要求1所述的显示装置，其特征在于，所述信号接收用COG端子部或信号供给用COG端子部或OLB端子部的透明导电体层，由ITO形成。
9.根据权利要求1所述的显示装置，其特征在于，所述内部配线是将数据信号供给至显示装置内部的各画素的数据线，
各画素包括：
薄膜晶体管，其一端连接于所述数据线；以及
晶体管保护膜，用以覆盖所述薄膜晶体管，
所述信号接收用COG端子部或信号供给用COG端子部或OLB端子部的配线保护膜、以及所述晶体管保护膜通过相同的制造过程而形成。
10.根据权利要求1所述的显示装置，其特征在于，所述配线保护膜为氮化硅膜。
11.一种显示装置制造方法，所述显示装置是具有将其它半导体集成电路直接连接于周边部的COG端子部的主动矩阵型显示装置，其特征在于，
该制造方法包括下列步骤：
以包括铝或铝合金层的导电体形成配置于面板周边部的连接配线的步骤；
形成用以覆盖所述连接配线的配线保护膜的步骤；
于相当于所述配线保护膜的端子部的位置形成开口部的步骤；以及
形成用以覆盖所述开口部的所述连接配线表面的透明导电体层的步骤。
12.根据权利要求11所述的显示装置制造方法，其特征在于，
所述COG端子部包括2个COG端子部，该2个COG端子部为：用以接收来自所述其它半导体集成电路信号的信号接收用COG端子部；以及将信号供给至所述其它半导体集成电路的信号供给用COG端子部，
所述2个COG端子部分别具有所述连接配线、所述配线保护膜、所述开口部、以及所述透明导电体层，且通过相同制造过程形成。
13.根据权利要求11所述的显示装置制造方法，其特征在于，所述信号接收用COG端子的所述连接配线经由在形成连接配线之前先形成的下方配线，而与用以连接至显示装置内部的画素的内部配线相连接，所述信号供给用COG端子的所述连接配线，经由在形成连接配线之前先形成的下方配线，而连接于用以接收来自外部的信号用的OLB端子。
14.根据权利要求13所述的显示装置制造方法，其特征在于，所述OLB端子具有：
连接配线，由包括铝或铝合金层的导电体所形成；
配线保护膜，用以覆盖该连接配线；
开口部，形成于相当于该配线保护膜的端子部的位置；以及
透明导电体层，用以覆盖该开口部的所述连接配线的表面，
而该OLB端子也通过与所述2个COG端子相同的制造过程而形成。
15.根据权利要求14所述的显示装置制造方法，其特征在于，所述显示装置的显示部的各画素设有用以控制该显示部显示的薄膜晶体管，
该薄膜晶体管具有：半导体层、覆盖该半导体层的栅极绝缘膜、设于相当于半导体层的沟道区域上方的栅极绝缘膜上的栅极电极、以及覆盖栅极电极与栅极绝缘膜的层间绝缘膜，
用以连接所述信号接收用COG端子部的连接配线与所述内部配线的其它配线、以及用以连接所述信号供给用COG端子的连接配线与所述OLB端子的其它配线，以与所述栅极电极相同的制造过程而形成。
16.根据权利要求11所述的显示装置制造方法，其特征在于，所述显示装置的显示部的各画素分别设有利用透明导电体作为电极的显示组件，
所述透明导电体层、以及各画素的透明导电体的电极，以相同的制造过程而形成。
17.根据权利要求11所述的显示装置制造方法，其特征在于，所述透明导电体层也以覆盖所述开口周边的配线保护膜的方式形成。
18.根据权利要求11所述的显示装置制造方法，其特征在于，所述透明导电体层由ITO形成。
19.根据权利要求11所述的显示装置制造方法，其特征在于，所述内部配线是将数据信号供给至显示装置内部的各画素的数据线，
各画素包括：
薄膜晶体管，其一端连接于所述数据线；以及
晶体管保护膜，用以覆盖该薄膜晶体管，
所述配线保护膜、以及所述晶体管保护膜以相同的制造过程而形成。
20.根据权利要求11所述的显示装置制造方法，其中，所述配线保护膜为氮化硅膜。
CNB2006100781478A 2005-04-28 2006-04-28 显示装置及其制造方法 Active CN100510861C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005133638A JP2006309028A (ja) 2005-04-28 2005-04-28 表示装置および表示装置の製造方法
JP2005133638 2005-04-28

Publications (2)

Publication Number Publication Date
CN1854834A true CN1854834A (zh) 2006-11-01
CN100510861C CN100510861C (zh) 2009-07-08

Family

ID=37195111

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100781478A Active CN100510861C (zh) 2005-04-28 2006-04-28 显示装置及其制造方法

Country Status (5)

Country Link
US (1) US7599038B2 (zh)
JP (1) JP2006309028A (zh)
KR (1) KR100806997B1 (zh)
CN (1) CN100510861C (zh)
TW (1) TWI344573B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236313B (zh) * 2008-02-28 2010-08-11 友达光电股份有限公司 显示器及其制造方法
US7796224B2 (en) 2006-12-26 2010-09-14 Sony Corporation Liquid crystal display device
CN101211050B (zh) * 2006-12-26 2010-12-08 索尼公司 液晶显示装置
US8203683B2 (en) 2007-03-27 2012-06-19 Sony Corporation Electro-optic device having terminal section and pixel section with particular multilayer structures
CN105093748A (zh) * 2015-08-13 2015-11-25 武汉华星光电技术有限公司 液晶面板及其阵列基板
CN107132708A (zh) * 2016-02-26 2017-09-05 株式会社日本显示器 显示装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4662350B2 (ja) * 2005-07-21 2011-03-30 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
KR20080001110A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US7433009B2 (en) * 2006-07-20 2008-10-07 Wintek Corporation Array substrate of thin film transistor liquid crystal display and method for fabricating the same
JP5131525B2 (ja) * 2007-11-16 2013-01-30 Ｎｌｔテクノロジー株式会社 アクティブマトリクス型液晶表示装置
JP4775408B2 (ja) * 2008-06-03 2011-09-21 ソニー株式会社 表示装置、表示装置における配線のレイアウト方法および電子機器
US8314916B2 (en) * 2008-12-08 2012-11-20 Lg Display Co., Ltd. Display device and manufacturing method thereof
TWI392948B (zh) * 2009-04-22 2013-04-11 Au Optronics Corp 主動元件陣列基板
KR101900662B1 (ko) * 2009-12-18 2018-11-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 구동 방법
KR20130031559A (ko) 2011-09-21 2013-03-29 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TWI531835B (zh) * 2011-11-15 2016-05-01 友達光電股份有限公司 顯示面板
CN102709237B (zh) * 2012-03-05 2014-06-25 京东方科技集团股份有限公司 薄膜场效应晶体管阵列基板及其制造方法、电子器件
KR101984989B1 (ko) 2012-05-07 2019-06-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
KR101998713B1 (ko) * 2013-03-12 2019-07-11 삼성디스플레이 주식회사 표시 장치
JP6184268B2 (ja) * 2013-09-18 2017-08-23 三菱電機株式会社 薄膜トランジスタアレイ基板およびその製造方法
JP6324098B2 (ja) * 2014-02-06 2018-05-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102411327B1 (ko) * 2015-01-02 2022-06-21 삼성디스플레이 주식회사 표시 장치
KR102490891B1 (ko) 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
KR102408164B1 (ko) 2017-10-31 2022-06-10 엘지디스플레이 주식회사 표시 장치 및 그의 제조방법
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
US11217557B2 (en) * 2019-05-14 2022-01-04 Innolux Corporation Electronic device having conductive particle between pads
KR20210060718A (ko) 2019-11-18 2021-05-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US11978743B2 (en) * 2020-12-01 2024-05-07 Everdisplay Optronics (Shanghai) Co., Ltd TFT array substrate and display panel including the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06180460A (ja) 1992-12-15 1994-06-28 Seiko Epson Corp 半導体チップ接続用基板構造
TW340192B (en) * 1993-12-07 1998-09-11 Sharp Kk A display board having wiring with three-layered structure and a display device including the display board
JP3281167B2 (ja) * 1994-03-17 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
JPH10133216A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
KR100715943B1 (ko) * 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
KR100737896B1 (ko) * 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
KR100813019B1 (ko) 2001-10-19 2008-03-13 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치
JP2004247533A (ja) * 2003-02-14 2004-09-02 Casio Comput Co Ltd アクティブマトリックスパネル

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796224B2 (en) 2006-12-26 2010-09-14 Sony Corporation Liquid crystal display device
CN101211050B (zh) * 2006-12-26 2010-12-08 索尼公司 液晶显示装置
US8203683B2 (en) 2007-03-27 2012-06-19 Sony Corporation Electro-optic device having terminal section and pixel section with particular multilayer structures
CN101236313B (zh) * 2008-02-28 2010-08-11 友达光电股份有限公司 显示器及其制造方法
CN105093748A (zh) * 2015-08-13 2015-11-25 武汉华星光电技术有限公司 液晶面板及其阵列基板
CN107132708A (zh) * 2016-02-26 2017-09-05 株式会社日本显示器 显示装置

Also Published As

Publication number Publication date
KR20060113480A (ko) 2006-11-02
TW200638146A (en) 2006-11-01
US20060244893A1 (en) 2006-11-02
KR100806997B1 (ko) 2008-02-25
US7599038B2 (en) 2009-10-06
CN100510861C (zh) 2009-07-08
TWI344573B (en) 2011-07-01
JP2006309028A (ja) 2006-11-09

Similar Documents

Publication Publication Date Title
CN1854834A (zh) 显示装置及其制造方法
CN1244953C (zh) 薄膜晶体管阵列基板及其制造方法
CN100350319C (zh) 液晶显示板及其制造方法
US9116407B2 (en) Array substrate and manufacturing method thereof and display device
CN1892394A (zh) 液晶显示器件及其制造方法
CN1605918A (zh) 薄膜晶体管阵列基板及其制造方法
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
US10177177B2 (en) Display panel and display device
CN1819217A (zh) 有源矩阵衬底及其制造方法
CN1797158A (zh) 液晶显示器件及其制造方法
CN1375733A (zh) 具有双金属层源极和漏极的液晶显示器及其制造方法
CN1760738A (zh) 液晶显示装置及其制造方法
CN1614742A (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN1797150A (zh) 液晶显示器件及其制作方法
CN1707342A (zh) 液晶显示器件及其制造方法
KR20080077538A (ko) 박막트랜지스터 기판과 액정표시장치
KR20160053262A (ko) 표시 기판 및 이의 제조 방법
CN101038925A (zh) 薄膜晶体管面板及其制造方法
CN1797149A (zh) 液晶显示器件及其制造方法
CN1614486A (zh) 施加水平电场型液晶显示器件及其制造方法
CN1607443A (zh) 液晶显示面板器件及其制造方法
CN1444083A (zh) 液晶显示器件
US10128278B2 (en) Thin film transistor substrate and method of manufacturing the same
CN1881051A (zh) 液晶显示器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NANKAI UNIVERSITY

Free format text: FORMER OWNER: SANYO EPSON IMAGING DEVICES CO.

Effective date: 20110518

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: NAGANO PREFECTURE, JAPAN TO: TOKYO, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20110518

Address after: Tokyo, Japan

Patentee after: Sony Corp.

Address before: Nagano

Patentee before: Sanyo Epson Imaging Devices Co.

ASS Succession or assignment of patent right

Owner name: NIPPON DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORPORATION

Effective date: 20121119

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121119

Address after: Aichi

Patentee after: Japan display West Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

TR01 Transfer of patent right

Effective date of registration: 20211018

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Address before: Aichi

Patentee before: Japan display West Co.,Ltd.

TR01 Transfer of patent right