CN1841935B - 用于变换信号振幅的振幅变换电路 - Google Patents
用于变换信号振幅的振幅变换电路 Download PDFInfo
- Publication number
- CN1841935B CN1841935B CN2006100792612A CN200610079261A CN1841935B CN 1841935 B CN1841935 B CN 1841935B CN 2006100792612 A CN2006100792612 A CN 2006100792612A CN 200610079261 A CN200610079261 A CN 200610079261A CN 1841935 B CN1841935 B CN 1841935B
- Authority
- CN
- China
- Prior art keywords
- voltage
- node
- mentioned
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
该电平转换器(3)包含:锁存第一及第二输出结点(N5、N6)的电平的第一及第二P型TFT(5、6);设定第一及第二输出结点(N5、N6)的电平的第一及第二N型TFT(7、8);以及包含有响应输入信号(VI)的上升沿及下降沿、将比第一及第二N型TFT(7、8)的阈值电压(VTN)高的电压分别加在第一及第二N型TFT(7、8)的栅极源极之间的第三~第八N型TFT(9~14)、第一及第二电容器(15、16)及电阻元件(17)的驱动电路。因此,在输入信号(VI)的振幅电压(3V)比第一及第二N型TFT(7、8)的阈值电压(VTN)低的情况下,也可以正常工作。
Description
本申请是2003年3月11日提交的名称为“用于变换信号振幅的振幅变换电路”的中国专利申请03121637.4的分案申请。
技术领域
本发明涉及振幅变换电路及使用该电路的半导体装置,具体地说,涉及能改变信号振幅的振幅变换电路及使用该电路的半导体装置。
背景技术
图27是表示在传统的便携电话机中与图像显示相关部分的构成的方框图。
在图27中,该便携电话机包括:由MOST(MOS晶体管)型集成电路构成的控制用LSI71、由MOST型集成电路构成的电平转换器72、由TFT(薄膜晶体管)型集成电路构成的液晶显示装置73。
控制用LSI71生成控制液晶显示装置73的信号。该控制信号的“H”电平为3V,“L”电平为0V。在实际中会产生多个控制信号,在此为简化说明,设定控制信号为一个。电平转换器72改变由控制用LSI71输出的控制信号的逻辑电平,并生成内部控制信号。该内部控制信号的“H”电平为7.5V,其“L”电平为0V。液晶显示装置73根据电平转换器72输出的内部控制信号显示图像。
图28是表示电平转换器72的构成的电路图。在图28中,该电平转换器72包含:P沟道MOS晶体管74、75及N沟道MOS晶体管76、77。P沟道MOS晶体管74、75分别连接在电源电位VCC(7.5V)的结点N71与输出结点N74、N75之间,它们的栅极分别连接在输出结点N75、N74上。N沟道MOS晶体管76、77分别连接在输出结点N74、N75与接地电位GND的结点之间,它们的栅极分别接收输入信号VI、/VI。
当前,假设输入信号VI、/VI被分别设定为“L”电平(0V)及“H”电平(3V),输出信号VO、/VO被分别设定为“H”电平(7.5V)及“L”电平(0V)。此时,MOS晶体管74、77为导通状态,MOS晶体管75、76为未导通状态。
在此情况下,若在输入信号VI由“L”电平(0V)上升为“H”电平(3V)的同时,输入信号/VI由“H”电平(3V)下降为“L”电平(0V),则首先导通N沟道MOS晶体管76且降低输出结点N74的电位。输出结点N74的电位比由电源电位VCC减去P沟道MOS晶体管75的阈值电压的绝对值后的电位低时,开始导通P沟道MOS晶体管75且升高输出结点N75的电位。输出结点N75的电位开始上升后,P沟道MOS晶体管74的源极栅极间的电压变小,P沟道MOS晶体管74的导通电阻值升高,输出结点N74的电位将降得更低。这样,电路进行正反馈操作,输出结点VO、/VO分别变为“L”电平(0V)及“H”电平(7.5V)后,结束电平变换操作。
另外,也有将P沟道MOS晶体管74、75的栅极都连接到一个输出结点N74或N75的电平转换器。这样的电平转换器公开在例如特开平11-145821号专利中。
如上所述,传统的电平转换器72的操作前提是:随着输入信号VI由“L”电平(0V)上升为“H”电平(3V)使得N沟道MOS晶体管76导通.为导通N沟道MOS晶体管76,有必要使N沟道MOS晶体管76的阈值电位小于输入信号VI的“H”电平(3V).
在一般的半导体LSI中,容易将阈值电压设定为小于3V,而包含在液晶显示装置中的低温多晶硅TFT,阈值电压的偏差较大,不易将TFT的阈值电压设定为小于3V。因此,如图27所示,由高耐压MOS晶体管构成的电平转换器72设置在控制用LSI71与液晶显示装置73之间,对信号的逻辑电平进行转换。
但是,若设置了这种电平转换器72,则电平转换器72的成本会加在***成本上,使得***成本增加。
发明内容
由此,本发明的主要目的在于:提供一种即使在输入信号的增幅电压小于输入晶体管的阈值电压时,也能正常操作的振幅变换电路及使用该电路的半导体装置。
本发明的振幅变换电路,它是将其振幅为第一电压的第一信号转换为振幅比所述第一电压高的第二电压的第二信号的振幅变换电路,
该振幅变换电路具备:
第一导电形式的第一及第二晶体管,串联连接在上述第二电压的结点和用以输出上述第二信号的第一输出结点之间;
第一导电形式的第三及第四晶体管,串联连接在上述第二电压的结点和用以输出上述第二信号的互补信号的第二输出结点之间;
第二导电形式的第五晶体管,连接在上述第一输出结点和第一输入结点之间;以及
第二导电形式的第六晶体管,连接在上述第二输出结点和第二输入结点之间;
上述第一晶体管的栅极与上述第二输出结点连接,
上述第二以及第五晶体管的栅极相互连接,
上述第三晶体管的栅极与上述第一输出结点连接,
上述第四、第六晶体管的栅极相互连接,
该振幅变换电路进一步具有
驱动电路,所述驱动电路由所述第一信号及其互补信号驱动,响应所述第一信号的互补信号的前沿,使比所述第一电压高的第三电压加在所述第五晶体管的栅极及上述第一输入结点之间,导通所述第五晶体管同时使上述第二晶体管非导通;响应对应所述第一信号的互补信号的后沿的所述第一信号的前沿,将所述第三电压加在所述第六晶体管的栅极及上述第二输入结点之间,导通所述第六晶体管同时使上述第四晶体管非导通。
其中,所述驱动电路包括:
第一电容器,其一边的电极连接在所述第五晶体管的栅极上,其另一边的电极接受所述第一信号的互补信号;
第二电容器,其一边的电极连接在所述第六晶体管的栅极上,其另一边的电极接受所述第一信号;以及
充放电电路,分别对所述第一及第二电容器充电或放电,使得所述第一及第二电容器的各个端子间电压成为所述第五及第六晶体管的阈值电压。
其中,所述充放电电路包括:
电压产生电路,产生是所述第五及第六晶体管的阈值电压的两倍的电压;
第一及第二电平转换电路,它们设置成分别对应于所述第五及第六晶体管,分别生成比上述电压产生电路的输出电压低所述第五及第六晶体管的阈值电压的电压,并加在对应的晶体管的栅极上;以及
分别与所述第一及第二电容器并联的第一及第二二极管元件。
其中,所述第一及第二二极管元件包括:分别与所述第一及第二电容器并联连接、其栅极分别连接在所述第五及第六晶体管的栅极上的第二导电形式的第七及第八晶体管。
其中,所述充放电电路包括:
电压产生电路,产生是所述第五及第六晶体管的阈值电压的两倍的电压;
第一及第二电平转换电路,它们设置成分别对应于所述第五及第六晶体管,分别生成比上述电压产生电路的输出电压低所述第五及第六晶体管的阈值电压的电压,并加在对应的晶体管的栅极上;以及
分别连接在所述第五及第六晶体管的栅极和基准电压的结点之间的第一及第二二极管元件。
其中,所述第一及第二二极管元件包括:分别连接在所述第五及第六晶体管的栅极与所述基准电压的结点之间、其栅极分别连接在所述第五及第六晶体管的栅极上的第二导电形式的第七及第八晶体管。
其中,所述电压产生电路包括:
电阻元件,它连接在第四电压的结点和输出等于所述第五及第六晶体管的阈值电压两倍的电压的第三输出结点之间;以及
串联在所述第三输出结点与基准电压的结点之间的第三及第四二极管元件。
其中,所述电阻元件包括连接在所述第四电压的结点与所述第三输出结点之间的、其栅极接受预定的恒电压的第七晶体管。
其中,所述第三以及第四二极管元件分别包括第二导电形式的第七、第八晶体管;
上述第七以及第八晶体管串联连接在上述第三输出结点和上述基准电压的结点之间,
上述第七晶体管的栅极与上述第三输出结点连接,
上述第八晶体管的栅极连接到上述第七以及第八晶体管之间的结点。
其中,所述第四电压与所述第二电压相同。
其中,所述第一电平转换电路包括连接在第四电压的结点和所述第五晶体管的栅极之间、其栅极接受所述电压产生电路的输出电压的第二导电形式的第七晶体管;
所述第二电平转换电路包括连接在所述第四电压的结点和所述第六晶体管的栅极之间、其栅极接受所述电压产生电路的输出电压的第二导电形式的第八晶体管。
其中,所述第四电压与所述第二电压相同。
其中,所述第一以及第二输入结点分别接受所述第一信号及其互补信号。
其中,所述第一及第二输入结点共同接受基准电压。
其中,还包括分别与所述第五及第六晶体管并联连接、其栅极分别连接在所述第二及第一输出结点上的第二导电形式的第七及第八晶体管.
其中,还包括分别连接在所述第一及第二输出结点与基准电压的结点之间的、其栅极分别连接在所述第二及第一输出结点上的第二导电形式的第七及第八晶体管。
本发明的振幅变换电路,它是将其振幅为第一电压的第一信号转换为振幅比所述第一电压高的第二电压的第二信号的振幅变换电路,
该振幅变换电路具备:
第一导电形式的第一及第二晶体管,串联连接在上述第二电压的结点和用以输出上述第二信号的第一输出结点之间;
第一导电形式的第三及第四晶体管,串联连接在上述第二电压的结点和用以输出上述第二信号的互补信号的第二输出结点之间;
第二导电形式的第五晶体管,连接在上述第一输出结点和第一输入结点之间;以及
第二导电形式的第六晶体管,连接在上述第二输出结点和第二输入结点之间;
上述第一晶体管的栅极与上述第二输出结点连接,
上述第二以及第五晶体管的栅极相互连接,
上述第三晶体管的栅极与上述第二输出结点连接,
上述第四、第六晶体管的栅极相互连接,
该振幅变换电路进一步具有:驱动电路,它利用所述第一信号及其互补信号驱动,响应所述第一信号的互补信号的前沿,使比所述第一电压高的第三电压加在所述第五晶体管的栅极及上述第一输入结点之间,导通所述第五晶体管同时使上述第二晶体管非导通;响应对应所述第一信号的互补信号的后沿的所述第一信号的前沿,将所述第三电压加在所述第四晶体管的栅极及上述第二输入结点之间,导通所述第六晶体管同时使上述第四晶体管非导通。
与本发明相关的振幅变换电路中,为了将振幅为第一电压的第一信号转换成振幅为大于第一电压的第二电压,设置有:第一导电类型的第一及第二晶体管;第二导电类型的第三及第四晶体管;驱动电路。第一及第二晶体管的第一电极共同接收第二电压,它们的第二电极分别连接在输出第二信号及其互补信号的第一及第二输出结点上,它们的输入电极分别连接在第二及第一输出结点上。第三及第四晶体管的第一电极分别连接在第一及第二输出结点上。驱动电路由第一信号及其互补信号驱动,响应第一信号的互补信号的前沿,在第三晶体管的输入电极及第二电极间加上比第一电压高的第三电压,使第三晶体管导通;响应对应第一信号互补信号的后沿的第一信号的前沿,在第四晶体管的输入电极及第二电极间加上第三电压,使第四晶体管导通。这样,响应第一信号的互补信号的前沿或者第一信号的前沿,在第三或第四晶体管的输入电极及第二电极间加上比第一电压高的第三电压,并导通第三或第四晶体管,由此,在第一信号的振幅比第三或第四晶体管的阈值电压低时也可以正常操作。
同时,与本发明相关的振幅变换电路中,为了使其振幅为第一电压的第一信号转换成其振幅为大于第一电压的第二电压的第二信号,设置有:第一导电类型的第一及第二晶体管;第二导电类型的第三及第四晶体管;驱动电路.第一及第二晶体管的第一电极共同接收第二电压,它们的第二电极分别连接在输出第二信号及其互补信号的第一及第二输出结点上,它们的输入电极共同连接在第二输出结点上.第三及第四晶体管的第一电极分别连接在第一及第二输出结点上.驱动电路由第一信号及其互补信号驱动,响应第一信号的互补信号的前沿,在第三晶体管的输入电极及第二电极间加上比第一电压高的第三电压,使第三晶体管导通;响应对应于第一信号互补信号的后沿的第一信号的前沿,在第四晶体管的输入电极及第二电极间加上第三电压,使第四晶体管导通.这样,响应第一信号的互补信号的前沿或第一信号的前沿,在第三或第四晶体管的输入电极及第二电极间加上比第一电压高的第三电压,并导通第三或第四晶体管,由此,在第一信号的振幅比第三或第四晶体管的阈值电压低时也可以正常操作.
附图说明
图1是根据本发明的一个实施例的便携电话机的图像显示相关的部分的构成的方框图。
图2表示图1所示的电平转换器的构成的电路图。
图3~26为分别表示本实施例的变更例的电路图。
图27是表示与传统便携电话机的图像显示相关的部分的构成的方框图。
图28是表示图27所示的电平转换器的构成的电路图。
具体实施方式
图1是根据本发明的一个实施例的便携电话机的图像显示相关的部分的构成的方框图。
在图1中,该便携电话机包含由MOST型集成电路构成的LSI1、以及由TFT型集成电路构成的液晶显示装置2,液晶显示装置2包含电平转换器3及液晶显示部分4。
控制用LSI1输出控制液晶显示装置2的信号。该控制信号的“H”电平为3V,“L”电平为0V。在实际中会产生多个控制信号,在此为简化说明,设定控制信号为一个。电平转换器3改变由控制用LSI1输出的控制信号的逻辑电平,并生成内部控制信号。该内部控制信号的“H”电平为7.5V,其“L”电平为0V。液晶显示部分4根据电平转换器3输出的内部控制信号显示图像。
图2是表示电平转换器3的构成的电路图。在图2中,该电平转换器3包含:P型TFT5、6,N型TFT7~14,电容器15、16,以及电阻元件17。P型TFT5、6分别连接在电源电位VCC(7.5V)的结点N1与输出结点N5、N6之间,它们的栅极分别连接在输出结点N6、N5上。输出结点N5、N6中出现的信号分别为该电平转换器3的输出信号VO、/VO。N型TFT7连接在结点N5、N7之间,其栅极连接在结点N11上。N型TFT8连接在结点N6、N8之间,其栅极连接在结点N13上。结点N7、N8中分别接收输入信号VI及其互补信号/VI。
电阻元件17及N型TFT9、10串联在电源电位VCC的结点N1与接地电位GND的结点之间。N型TFT9的栅极连接在其漏极(结点N9)上,N型TFT10的栅极连接在其漏极上。N型TFT9、10分别构成二极管元件,电阻元件17及N型TFT9、10构成恒电位产生电路。将电阻元件17的电阻值设定得足够大(诸如100MΩ),将N型TFT9、10的导通电阻值设定得比电阻元件17的电阻值小得多,则结点N9的电位V9为V9=2VTN。在此,VTN为N型TFT的阈值电位。
N型TFT11连接在电源电位VCC的结点N1与结点N11之间,其栅极接收结点N9的电位V9。N型TFT12连接在结点N11与N12之间,其栅极连接在结点N11上。N型TFT12构成二极管元件。电容器15连接在结点N11与N12之间。结点N12中接收信号/VI。
N型TFT13连接在电源电位VCC的结点N1与结点N13之间,其栅极接收结点N9的电位V9。N型TFT14连接在结点N13与N14之间,其栅极连接在结点N13上。N型TFT14构成二极管元件。电容器16连接在结点N13与N14之间。结点N14中接收输入信号VI。
下面,对该电平转换器3的操作进行说明。当前,将输入信号VI、/VI分别设定为3V、0V,则N型TFT11通过源跟随器的操作,结点N11的电位V11变为V11=2VTN-VTN=VTN。同时,由于二极管所连接的N型TFT12的阈值电位为VTN,从电源电位VCC的结点N1几乎没有电流流到结点N12。由于N型TFT7的栅极电位为V11=VTN,其源电位为3V,因此,N型TFT7为非导通状态。电容器15通过阈值电压VTN充电。
另一方面,如下所述,由于结点N13的电位V13被升高到VTN之上,结点N8被设定为0V,因此,N型TFT8为导通状态。其结果是,输出结点N6变为输入结点N8的电位(0V),P型TFT5为导通状态,输出结点N5变为电源电压VCC。由此,P型TFT6变为非导通状态,电源电压VCC的结点N1与输入结点N8之间没有电流通过。
接下来,若在输入信号VI由3V下降到0V的同时,输入信号/VI由0V上升到3V,则输入信号/VI的电位变化经与电容耦合后通过电容器15被传送到结点N11,结点N11的电位V11被增压。将电容器15的电容值设定为比结点N11的寄生电容(图中未显示)的电容值大得多,则输出结点N11的电位V11为V11≈VTN+ΔVI=VTN+3V。而ΔVI是输入信号VI、/VI的振幅,它等于3V。由于N型TFT7的源(结点N7)电位变为0V,因此,N型TFT7的栅极源极间电压为VTN+3V,N型TFT7导通。其结果是,输出结点N5的电位变为0V,P型TFT6导通。
另一方面,输入信号VI由3V变为0V的电位变化经与电容耦合后通过电容器16被传送到结点N13,结点N13的电位V13被降压。若输入信号VI、/VI的变化周期短,则降压前的结点N13的电位V13为V13=VTN+3V,因此,降压时的结点N13的电位V13为V13=VTN+3V-3V=VTN。若输入信号VI、/VI的变化周期长,则结点N13的电位V13为经与电容耦合升压后的电位,因此,它会随时间而降低。由此,结点N13的电位V13降低了当输入信号VI、/VI的变化周期短时它比值VTN少的那一部分,这样,N型TFT13导通,结点N13的电位V13升高为VTN。
如上,N型TFT8的栅极电位V13变为VTN,其源(结点N8)电位变为3V,因此,N型TFT8变为非导通状态。其结果是,输出结点N6的电位变为7.5V,P型TFT5变为非导通状态。这样,输出结点N5、N6分别变为0V、7.5V,逻辑电平由3V转换为7.5V。
在此实施例中,响应输入信号VI的下降沿,在N型TFT7的阈值电压VTN上加上输入信号/VI的振幅电压(3V)后的电压VTN+3V加到N型TFT7的栅极源之间,因此,即使输入信号/VI的振幅电压(3V)比N型TFT7的阈值电压VTN低时,电平转换器3也能正常操作。因此,如图1所示,电平转换器3与液晶显示部分4可以组成同一个液晶显示装置2(TFT型集成电路)。因此,与有必要将电平转换器52与液晶显示装置53分别安装的传统型相比,只需较少的部件数量,且能降低***成本。
同时,在操作过程中,虽然要通过过量的电压电流,但除电阻元件17及N型TFT9、10之外,均不能通过直流电流.由于电阻元件17的电阻值被设定为较大值,只能通过微弱电流,因此,电平转换器3的消耗功率变得极小.
另外,在本实施例中使用了TFT5~14,但也可以代替TFT使用MOS晶体管。此时,即使输入信号VI、/VI的振幅比MOS晶体管的阈值电压小,也可以操作。
同时,在本实施例中使用了绝缘栅极型场效应晶体管TFT,当然也可以使用其它形式的场效应晶体管。
下面,对本发明实施例的各种变更例进行说明。图3的电平转换器20中,使N型TFT12、14的源极接地。在此变更例中,由于使N型TFT12、14的电流不从输入结点N12、N14中流过,而是通过接地电位GND的结点,因此只需要较小的输入信号VI、/VI的驱动力。
图4的电平转换器21中,P型TFT5、6的源极上加上电压电位VCC(7.5V),在N型TFT11的漏极上加上与电源电位VCC不同的正电源电位VCC’,在电阻元件17一边的电极(未连接在结点N9上的电极)上加上与电源电位VCC、VCC’不同的电源电位VCC”。在此变更例中,利用诸如在电源电位VCC的结点中产生的噪音可以防止结点N9、N11、N13的电位V9、V11、V13发生变化。
图5的电平转换器22中,电阻元件17由P型TFT23构成。即:P型TFT23连接在电源电位VCC的结点N1与结点N9之间,其栅极连接在接地电位GND的结点上。由TFT构成的电阻元件在单位面积上的电阻值比由扩散层构成的电阻元件在单位面积上的电阻值大。因此,在此变更例中,可以减小电阻元件所占的面积。另外,由利用其栅极接收电源电位VCC的N型TFT构成电阻元件17,也可以取得同样的效果。
在图6的电平转换器24中,还加上N型TFT25、26。N型TFT25连接在结点N5与结点N7之间,其栅极连接在结点N6上。N型TFT26连接在结点N6与结点N8之间,其栅极连接在结点N5上。若输入信号VI、/VI被分别设定为“H”电平及“L”电平,输出信号VO、/VO被分别设定为“H”电平及“L”电平,则N型TFT25为非导通状态的同时,N型TFT26为导通状态;输出结点N5、N6分别保持“H”电平及“L”电平。若输入信号VI、/VI被分别设定为“L”电平及“H”电平,输出信号VO、/VO被分别设定为“L”电平及“H”电平,则N型TFT25为导通状态的同时,N型TFT26为非导通状态;输出结点N5、N6分别保持“L”电平及“H”电平。
输入信号VI、/VI的变化周期非常大时,结点N11、N13的电位V11、V13均变为N型TFT的阈值电压VTN,输出结点N5与N6的电位关系有可能发生逆转。N型TFT25、26是为防止出现这种输出结点N5与N6间的电位逆转而设的,将输出结点N5、N6的电位固定,使之与结点N11、N13的电位V11、V13无关
图7的电平转换器27使得图6电平转换器24的N型TFT25、26的源极连接在接地电位GND的结点上。在此变更例中,由于使得N型TFT25、26的电流不通过输入结点N7、N8,而通过接地电位GND的结点,因此,只需要较小的输入信号VI、/VI的驱动力。
图8的电平转换器30与图2电平转换器3的N型TFT7、8的源极共同连接在接地电位GND的结点上。在此变更例中,由于使得N型TFT7、8的电流不通过输入结点N7、N8,而通过接地电位GND的结点,因此,只需要较小的输入信号VI、/VI的驱动力。
图9的电平转换器31和图7的电平转换器27的N型TFT7、8、25、26的源极共同连接在接地电位GND的结点上.在该变更例中,N型TFT7、8、25、26的输出电流不通过输入结点N7、N8,而通过接地电位GND的结点,因此,只需要较小的输入信号VI、/VI的驱动力.
图10的电平转换器32与图2电平转换器3的P型TFT5、6的栅极共同连接在结点N5上。P型TFT5、6构成电流镜像电路。P型TFT5和6中流过相同值的电流。在输入信号VI、/VI分别为“L”电平及“H”电平,N型TFT7、8分别为导通状态及未导通状态的情况下,与TFT5、7中流过的电流相同值的电流也流过P型TFT6,并差分放大。输出结点N5、N6分别为“L”电平及“H”电平。在此变更例中,也可以收到和图2的电平转换器3相同的振幅变换效果。
图11的电平转换器33与图6电平转换器24的P型TFT5、6的栅极共同连接在结点N5上。在此变更例中,也可以收到和图6的电平转换器24相同的效果。
图12的电平转换器34与图10电平转换器32的N型TFT7、8的栅极共同接地。在此变更例中,由于使得N型TFT7、8的电流不通过输入结点N7、N8,而通过接地电位GND的结点,因此,只需要较小的输入信号VI、/VI的驱动力。
图13的电平转换器35与图11电平转换器33的N型TFT7、8、25、26的栅极共同接地。在此变更例中,由于使得N型TFT7、8、25、26的电流不通过输入结点N7、N8,而通过接地电位GND的结点,因此,只需要较小的输入信号VI、/VI的驱动力。
在图14的变更例中,包含电阻元件17及N型TFT9、10的恒电位发生电路36与多个电平转换器38、39...连接在一起。恒电位发生电路36的输出结点N9与接地电位GND的结点之间连接有电位稳定用电容器37。为了使电阻元件17的电阻值变大,有必要扩大电阻元件17的面积,而在此变更例中,恒电位发生电路36与多个电平转换器38、39...连接在一起,因此,作为整个电路只需要占用很小的面积。
图15的电平转换器40是在图2的电平转换器3上追加P型TFT41、42。P型TFT41连接于P型TFT5的漏极和输出结点N5之间,其栅极与结点N11连接。P型TFT42连接于P型TFT6的漏极和输出结点N6之间,其栅极与结点N13连接。若输入信号/VI从0V上升到3V,则结点N11的电位V11变成VTN+3V,P型TFT41变成非导通而N型TFT7导通,输出结点N5的电位变成0V。此时,由于P型TFT41变成非导通,从电源电位VCC的结点N1没有电流流向结点N5,输出结点N5的电位很容易下降到0V。若输入信号/VI从3V下降到0V,则结点N11的电位V11变成VTN,N型TFT7变成非导通而P型TFT41导通,输出结点N5的电位变成7.5V。
另外,若输入信号VI从0V上升到3V,则结点N13的电位V13变成VTN+3V,P型TFT42变成非导通而N型TFT8导通,输出结点N6的电位变成0V。此时,由于P型TFT42变成非导通,从电源电位VCC的结点N1没有电流流向结点N6,输出结点N6的电位很容易下降到0V。若输入信号VI从3V下降到0V,则结点N13的电位V13变成VTN,N型TFT8变成非导通而P型TFT42导通,输出结点N6的电位变成7.5V。该变更例中,由于输出结点N5、N6的电位容易下降到0V,因而可以使输入信号VI、/VI的振幅减小该部分的量,输入信号VI、/VI的振幅的余裕变大。
图16~26的电平转换器45~55分别在图3~图13的电平转换器20~22、24、27、30~35上追加P型TFT41、42。这些变更例也可获得与图15的电平转换器40相同的效果。
本次公开的实施例只是对所用要点的例示,而不是进行限制.本发明的范围不是所述的说明,而是根据权利要求的范围所示,包含与权利要求范围等同及在范围内的所有变更方式.
Claims (17)
1.一种振幅变换电路,它是将其振幅为第一电压的第一信号转换为振幅比所述第一电压高的第二电压的第二信号的振幅变换电路,
该振幅变换电路具备:
第一导电形式的第一及第二晶体管,串联连接在上述第二电压的结点和用以输出上述第二信号的第一输出结点之间;
第一导电形式的第三及第四晶体管,串联连接在上述第二电压的结点和用以输出上述第二信号的互补信号的第二输出结点之间;
第二导电形式的第五晶体管,连接在上述第一输出结点和第一输入结点之间;以及
第二导电形式的第六晶体管,连接在上述第二输出结点和第二输入结点之间;
上述第一晶体管的栅极与上述第二输出结点连接,
上述第二以及第五晶体管的栅极相互连接,
上述第三晶体管的栅极与上述第一输出结点连接,
上述第四、第六晶体管的栅极相互连接,
该振幅变换电路进一步具有
驱动电路,所述驱动电路由所述第一信号及其互补信号驱动,响应所述第一信号的互补信号的前沿,使比所述第一电压高的第三电压加在所述第五晶体管的栅极及上述第一输入结点之间,导通所述第五晶体管同时使上述第二晶体管非导通;响应对应所述第一信号的互补信号的后沿的所述第一信号的前沿,将所述第三电压加在所述第六晶体管的栅极及上述第二输入结点之间,导通所述第六晶体管同时使上述第四晶体管非导通。
2.如权利要求1所述的振幅变换电路,其特征在于:
所述驱动电路包括:
第一电容器,其一边的电极连接在所述第五晶体管的栅极上,其另一边的电极接受所述第一信号的互补信号;
第二电容器,其一边的电极连接在所述第六晶体管的栅极上,其另一边的电极接受所述第一信号;以及
充放电电路,分别对所述第一及第二电容器充电或放电,使得所述第一及第二电容器的各个端子间电压成为所述第五及第六晶体管的阈值电压。
3.如权利要求2所述的振幅变换电路,其特征在于:
所述充放电电路包括:
电压产生电路,产生是所述第五及第六晶体管的阈值电压的两倍的电压;
第一及第二电平转换电路,它们设置成分别对应于所述第五及第六晶体管,分别生成比上述电压产生电路的输出电压低所述第五及第六晶体管的阈值电压的电压,并加在对应的晶体管的栅极上;以及
分别与所述第一及第二电容器并联的第一及第二二极管元件。
4.如权利要求3所述的振幅变换电路,其特征在于:
所述第一及第二二极管元件包括:分别与所述第一及第二电容器并联连接、其栅极分别连接在所述第五及第六晶体管的栅极上的第二导电形式的第七及第八晶体管。
5.如权利要求2所述的振幅变换电路,其特征在于:
所述充放电电路包括:
电压产生电路,产生是所述第五及第六晶体管的阈值电压的两倍的电压;
第一及第二电平转换电路,它们设置成分别对应于所述第五及第六晶体管,分别生成比上述电压产生电路的输出电压低所述第五及第六晶体管的阈值电压的电压,并加在对应的晶体管的栅极上;以及
分别连接在所述第五及第六晶体管的栅极和基准电压的结点之间的第一及第二二极管元件。
6.如权利要求5所述的振幅变换电路,其特征在于:
所述第一及第二二极管元件包括:分别连接在所述第五及第六晶体管的栅极与所述基准电压的结点之间、其栅极分别连接在所述第五及第六晶体管的栅极上的第二导电形式的第七及第八晶体管。
7.如权利要求3所述的振幅变换电路,其特征在于:
所述电压产生电路包括:
电阻元件,它连接在第四电压的结点和输出等于所述第五及第六晶体管的阈值电压两倍的电压的第三输出结点之间;以及
串联在所述第三输出结点与基准电压的结点之间的第三及第四二极管元件。
8.如权利要求7所述的振幅变换电路,其特征在于:
所述电阻元件包括连接在所述第四电压的结点与所述第三输出结点之间的、其栅极接受预定的恒电压的第七晶体管。
9.如权利要求7所述的振幅变换电路,其特征在于:
所述第三以及第四二极管元件分别包括第二导电形式的第七、第八晶体管;
上述第七以及第八晶体管串联连接在上述第三输出结点和上述基准电压的结点之间,
上述第七晶体管的栅极与上述第三输出结点连接,
上述第八晶体管的栅极连接到上述第七以及第八晶体管之间的结点。
10.如权利要求7所述的振幅变换电路,其特征在于:
所述第四电压与所述第二电压相同。
11.如权利要求3所述的振幅变换电路,其特征在于:
所述第一电平转换电路包括连接在第四电压的结点和所述第五晶体管的栅极之间、其栅极接受所述电压产生电路的输出电压的第二导电形式的第七晶体管;
所述第二电平转换电路包括连接在所述第四电压的结点和所述第六晶体管的栅极之间、其栅极接受所述电压产生电路的输出电压的第二导电形式的第八晶体管。
12.如权利要求11所述的振幅变换电路,其特征在于:
所述第四电压与所述第二电压相同。
13.如权利要求1所述的振幅变换电路,其特征在于:
所述第一以及第二输入结点分别接受所述第一信号及其互补信号。
14.如权利要求1所述的振幅变换电路,其特征在于:
所述第一及第二输入结点共同接受基准电压。
15.如权利要求1所述的振幅变换电路,其特征在于:
还包括分别与所述第五及第六晶体管并联连接、其栅极分别连接在所述第二及第一输出结点上的第二导电形式的第七及第八晶体管。
16.如权利要求1所述的振幅变换电路,其特征在于:
还包括分别连接在所述第一及第二输出结点与基准电压的结点之间的、其栅极分别连接在所述第二及第一输出结点上的第二导电形式的第七及第八晶体管。
17.一种振幅变换电路,它是将其振幅为第一电压的第一信号转换为振幅比所述第一电压高的第二电压的第二信号的振幅变换电路,
该振幅变换电路具备:
第一导电形式的第一及第二晶体管,串联连接在上述第二电压的结点和用以输出上述第二信号的第一输出结点之间;
第一导电形式的第三及第四晶体管,串联连接在上述第二电压的结点和用以输出上述第二信号的互补信号的第二输出结点之间;
第二导电形式的第五晶体管,连接在上述第一输出结点和第一输入结点之间;以及
第二导电形式的第六晶体管,连接在上述第二输出结点和第二输入结点之间;
上述第一晶体管的栅极与上述第二输出结点连接,
上述第二以及第五晶体管的栅极相互连接,
上述第三晶体管的栅极与上述第二输出结点连接,
上述第四、第六晶体管的栅极相互连接,
该振幅变换电路进一步具有:驱动电路,它利用所述第一信号及其互补信号驱动,响应所述第一信号的互补信号的前沿,使比所述第一电压高的第三电压加在所述第五晶体管的栅极及上述第一输入结点之间,导通所述第五晶体管同时使上述第二晶体管非导通;响应对应所述第一信号的互补信号的后沿的所述第一信号的前沿,将所述第三电压加在所述第四晶体管的栅极及上述第二输入结点之间,导通所述第六晶体管同时使上述第四晶体管非导通。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP65311/2002 | 2002-03-11 | ||
JP2002065311 | 2002-03-11 | ||
JP345939/2002 | 2002-11-28 | ||
JP2002345939A JP4087229B2 (ja) | 2002-03-11 | 2002-11-28 | 振幅変換回路およびそれを用いた半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031216374A Division CN1260890C (zh) | 2002-03-11 | 2003-03-11 | 用于变换信号振幅的振幅变换电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1841935A CN1841935A (zh) | 2006-10-04 |
CN1841935B true CN1841935B (zh) | 2010-05-12 |
Family
ID=27784966
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006100792612A Expired - Fee Related CN1841935B (zh) | 2002-03-11 | 2003-03-11 | 用于变换信号振幅的振幅变换电路 |
CN2006100776588A Expired - Fee Related CN1848686B (zh) | 2002-03-11 | 2003-03-11 | 用于变换信号振幅的振幅变换电路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006100776588A Expired - Fee Related CN1848686B (zh) | 2002-03-11 | 2003-03-11 | 用于变换信号振幅的振幅变换电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20030169224A1 (zh) |
CN (2) | CN1841935B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1258878C (zh) * | 2002-02-26 | 2006-06-07 | 三菱电机株式会社 | 振幅变换电路 |
US20030169224A1 (en) * | 2002-03-11 | 2003-09-11 | Mitsubishi Denki Kabushiki Kaisha | Amplitude conversion circuit for converting signal amplitude and semiconductor device using the amplitude conversion circuit |
FR2856855A1 (fr) * | 2003-06-27 | 2004-12-31 | St Microelectronics Sa | Dispositif de commande d'un commutateur commande en tension |
KR102400984B1 (ko) | 2008-11-28 | 2022-05-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치 |
CN101494450B (zh) * | 2009-02-25 | 2011-04-20 | 苏州瀚瑞微电子有限公司 | 电平转移电路 |
CN103208988B (zh) * | 2013-04-24 | 2017-02-22 | 上海华虹宏力半导体制造有限公司 | 电平移位电路及进行正、负压电平移位的方法 |
CN103427824B (zh) * | 2013-08-22 | 2018-08-03 | 深圳市汇顶科技股份有限公司 | 一种跨电压域的电平转移电路 |
CN108540124A (zh) * | 2018-04-16 | 2018-09-14 | 电子科技大学 | 一种电平转换电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1221206A (zh) * | 1997-12-26 | 1999-06-30 | 株式会社日立制作所 | 电平转换电路和运用电平转换电路的半导体集成电路器件 |
CN1293488A (zh) * | 1999-10-15 | 2001-05-02 | 威盛电子股份有限公司 | 使用栅极电压控制的单端输入电压电平转换器 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2658867B2 (ja) * | 1994-02-18 | 1997-09-30 | 日本電気株式会社 | レベル変換回路 |
JPH09205351A (ja) * | 1996-01-25 | 1997-08-05 | Sony Corp | レベルシフト回路 |
US5933043A (en) * | 1996-10-22 | 1999-08-03 | Kabushiki Kaisha Toshiba | High speed level shift circuit |
US5821799A (en) * | 1996-10-25 | 1998-10-13 | Cypress Semiconductor Corporation | Low voltage level shifting circuit and low voltage sense amplifier |
JP3481121B2 (ja) * | 1998-03-20 | 2003-12-22 | 松下電器産業株式会社 | レベルシフト回路 |
TW410503B (en) * | 1998-12-10 | 2000-11-01 | Via Tech Inc | A voltage level converter with single input via gate voltage |
AU6107000A (en) * | 1999-07-16 | 2001-02-05 | Intel Corporation | Dual-level voltage shifters for low leakage power |
US6407579B1 (en) * | 2000-01-20 | 2002-06-18 | Koninklijke Philips Electronics N.V. | Fast high voltage level shifter with gate oxide protection |
WO2001056159A1 (fr) * | 2000-01-27 | 2001-08-02 | Hitachi, Ltd. | Dispositif a semiconducteur |
JP2001356741A (ja) * | 2000-06-14 | 2001-12-26 | Sanyo Electric Co Ltd | レベルシフタ及びそれを用いたアクティブマトリクス型表示装置 |
TW530459B (en) * | 2001-02-05 | 2003-05-01 | Ememory Technology Inc | Field breakdown-free negative voltage level conversion-circuit |
JP2002300025A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Ltd | レベルシフト回路 |
US6677798B2 (en) * | 2002-02-07 | 2004-01-13 | Faraday Technology Corp. | High speed voltage level shifter |
US20030169224A1 (en) * | 2002-03-11 | 2003-09-11 | Mitsubishi Denki Kabushiki Kaisha | Amplitude conversion circuit for converting signal amplitude and semiconductor device using the amplitude conversion circuit |
JP4087229B2 (ja) * | 2002-03-11 | 2008-05-21 | 三菱電機株式会社 | 振幅変換回路およびそれを用いた半導体装置 |
-
2002
- 2002-09-25 US US10/253,812 patent/US20030169224A1/en not_active Abandoned
-
2003
- 2003-03-11 CN CN2006100792612A patent/CN1841935B/zh not_active Expired - Fee Related
- 2003-03-11 CN CN2006100776588A patent/CN1848686B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1221206A (zh) * | 1997-12-26 | 1999-06-30 | 株式会社日立制作所 | 电平转换电路和运用电平转换电路的半导体集成电路器件 |
CN1293488A (zh) * | 1999-10-15 | 2001-05-02 | 威盛电子股份有限公司 | 使用栅极电压控制的单端输入电压电平转换器 |
Also Published As
Publication number | Publication date |
---|---|
US20030169224A1 (en) | 2003-09-11 |
CN1848686B (zh) | 2010-05-12 |
CN1841935A (zh) | 2006-10-04 |
CN1848686A (zh) | 2006-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8102357B2 (en) | Display device | |
KR980011440A (ko) | 반도체 기판용 전하 펌프 | |
US6980194B2 (en) | Amplitude conversion circuit for converting signal amplitude | |
CN109658888B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
US8618861B2 (en) | Level shifter | |
US8269547B2 (en) | Bootstrap circuit | |
KR100405647B1 (ko) | 레벨 시프트 회로 및 화상 표시 장치 | |
KR920009031B1 (ko) | 드라이버 회로 | |
US6861889B2 (en) | Amplitude converting circuit | |
US6215329B1 (en) | Output stage for a memory device and for low voltage applications | |
CN1841935B (zh) | 用于变换信号振幅的振幅变换电路 | |
CN1260890C (zh) | 用于变换信号振幅的振幅变换电路 | |
US8779829B2 (en) | Level shift circuit | |
KR20010069194A (ko) | 전압 레벨 시프터 및 폴리실리콘 디스플레이 | |
KR100273206B1 (ko) | 문턱전압 변화에 둔감한 레벨쉬프터 | |
JP2009260832A (ja) | 半導体装置 | |
JPS5923920A (ja) | レベル変換回路 | |
US6621322B2 (en) | Voltage generating circuit, level shift circuit and semiconductor device | |
KR100324320B1 (ko) | 레벨시프트 회로 | |
JP2541289B2 (ja) | 出力回路 | |
JPS63111720A (ja) | 出力バツフア回路 | |
US20020167338A1 (en) | Signal transfer circuit | |
JP2004194154A (ja) | 振幅変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100512 Termination date: 20180311 |
|
CF01 | Termination of patent right due to non-payment of annual fee |