CN1838406A - 封装结构与其封装方法 - Google Patents

Abstract

本发明揭示一种封装结构与其封装方法；此封装结构具有基板、芯片、复数连接导线及导电充填材料。基板具有至少一导电结构，连接导线表面具有绝缘物质。芯片固定于基板上，连接导线电性连接芯片与导电结构。导电充填材料则固定于复数连接导线之间。封装方法是将芯片固定于基板上，借由连接导线连接芯片与导电结构，于连接导线之间形成导电充填材料。

Description

封装结构与其封装方法

技术领域

本发明有关一种封装结构与封装方法，特别是有关一种具有电性屏障与通用基板的封装结构与封装方法。

背景技术

传统的打线封装产品中，其信号的传递是使用打线接合(wire bonding)技术，将导体连接导线(如金线)从芯片的焊垫(pad)打线至封装基板上的金手指(bondingfinger)，再经由基板上的走线(trace routing)、导电通孔、下层电路…等将信号传递至基板底面的锡球，以完成信号传递。

图1为传统的封装结构剖面示意图，其封装基板118表面具有导电的金手指106，其与信号走线108相连接后，经由导电通孔110通过基板118与下层线路112连接，最后与基板118下方的锡球114相连接。金手指106因为电路布局的关系而成一长条结构，然后紧密分隔排列于芯片102四周(图中未示)，并与导电通孔110相隔一段距离；因此需要走线108来连接金手指106与导电通孔110，以使金线104中的信号能被传递到锡球114。芯片102则通常借由固晶银胶116黏结以固定于基板118上。金线104从芯片102的焊垫(图中未示)连接金手指106。而在完成封装结构时，需要使用绝缘材质，如封胶120(molding compound)覆盖，以防止多条金线104之间产生导通的情形；之后再以导热上盖122覆盖于封胶120上。

然而随着封装产品体积的日益缩小及电路布局的日趋复杂，其金线密度也随之增加；因为金线本身并不绝缘，故相邻的金线或不同弧层的金线常常因为线距过密，在封装作业过程中，若有彼此电性导通的情形，则会产生短路现象。而为了降低短路的机率，现在多以限制金线的长度与限定金手指位置分布的方式，减少金线彼此之间产生接近或交叠的机会。再者，由于锡球与基板表面金手指间的电性连接，需要以上下层走线的方式来进行布局，使得承载芯片的基板必须依客户需求，而设计不同的客制化(customer design/case by case design)走线布局的基板；可惜的是，此种客制化基板多半仅适用于客户所要求的特定芯片，而无法适用于绝大多数的芯片，所以一旦客制化的基板未被全部使用，极有可能成为库存而增加整体成本。而且，客制化需求的基板，易因生产全新基板交期(lead time)过长而延误芯片验证的时间，亦属成本增加的原因之一。另外，在习知的封装技术中为了降低金线间彼此的干扰，需在相邻每一金线之间增加电性屏壁打线，而使得封装产品中的打线数目大大增加，容易造成封装上的困难度，以及时间与成本的浪费。此外，传统封装结构的打线接合即使使用了电性屏障打线而可避免金线间的短路及减少彼此的干扰(cross talk)，但是，对于金线之间磁性的干扰，传统的封装结构则多半无法加以阻隔。

鉴于前述传统封装基板的复杂走线设计以及电性的干扰，实有需要提出一种可以有效阻隔电性干扰的封装结构及其封装方法，以及一种可应用于本发明封装结构中且可适用于多种芯片的通用型(universal)封装基板。

发明内容

本发明目的之一是提出一种通用基板(universal)，其不但可以适用于各种芯片，避免复杂的走线布局，而解决因此复杂的走线布局所增加的封装困难度与成本问题，且解决了金线短路的问题。

本发明的另一目的是提供一种封装结构，不但绝电也同时绝磁，有效阻隔电性干扰。并有效的解决在习知技术中，为阻隔电性干扰而在各金线间增加接地线所造成的金线密度过密、打线难度增加、电路布局复杂、封装难度与成本增加等问题。

根据上述的目的，本发明提供一种封装结构与方法，其基板上具有接垫(例如金手指)，在每一个接垫之上或之旁则有相对应的导电通孔贯通基板，并与相对应的锡球连接。芯片黏结固定于基板后，以包覆绝缘材质的连接导线进行打线接合。借此，本发明的封装基板可通用于各式芯片的封装，避免传统复杂的走线布局，且可以避免连接导线之间的短路。接着，于打好线的芯片及基板上还填充以导电胶，用以电性屏蔽连接导线，有效阻隔电性的干扰。

附图说明

图1为传统的封装结构剖面示意图。

图2为本发明实施例之一的封装结构剖面示意图。

图3A至图3H显示本发明图2封装结构的封装制造方法。

图4至图6B分别为本发明电性屏蔽的其它实施例的结构剖面示意图。

图7A至图7E为本发明绝缘层制作的其它实施例的结构剖面示意图。

图8A至图8C是本发明导电固定结构分布区域不同的其它实施例的结构剖面示意图。

图9为本发明用于覆晶球栅阵列构装结构的实施例的结构剖面示意图。

具体实施方式

本发明的一些实施例会详细描述如下。然而，除了该详细描述外，本发明还可以广泛地在其它的实施例施行。亦即，本发明的范围不受已提出的实施例的限制，而应以本发明提出的申请专利范围为准。其次，当本发明的实施例附图中的各元件或结构以单一元件或结构描述说明时，不应以此作为有限定其数目多寡的认知，故即使如下的说明未特别强调数目上的限制时，本发明的精神与应用范围仍可推及多数个元件或结构并存的结构与方法上。再者，在本说明书中，为充份揭示技术内容，各个元件的不同部分并没有依照尺寸绘图；某些尺度与其他相关尺度相比已经被夸张或是简化，以提供更清楚的描述和本发明的理解。而本发明所沿用的现有技术，并不特别予以注明以免混淆完整揭示的条理，在此仅做重点式的引用，以助本发明的阐述。

图2为根据本发明实施例之一的封装结构的剖面示意图。封装基板218(底下简称基板)具有一导电结构209；而导电结构209包含第一导电结构208、第二导电结构214及连接结构211。在本实施例中，第一导电结构208形成于基板218的一表面，其可为接垫(pads)的形式(如金手指)，或是其他种类型的导电结构(如柱状、圆形)。第二导电结构214在本实施例中是形成于基板218的另一表面；其可为锡球或是其他种具有导电性质的材料及形状。而在本实施例中，基板218具有里数个导电通孔212，连接结构211则形成于导电通孔212之中，并连接第一导电结构208与第二导电结构214。在实际应用时，可借由多种方法形成连接结构211，如在导电通孔212内侧表面覆盖导电物质(如铜或其它导电金属)，或是如本实施例那样以导电物质填充整个导电通孔212，使得基板218表面上的第一导电结构208得以和基板218另一表面的第二导电结构214电性连接。另外，此导电通孔212可为一贯穿基板218的通孔，亦可依需求而设计为未贯穿基板218的通孔。

如图所示，芯片202(chip或die)可固定于基板218上；固定的方式可有多种不同方式，其中之一是依本实施例般借由一种黏晶材料206来将芯片202黏结固定(die bond、die mount、或die attach)于基板218上。在本实施例中，黏晶材料206为具有导电性的黏性物质，如填充银粒子的环氧树脂(Epoxy)，一般称为银胶。

如图中所示，在基板218与芯片202接触的表层(die paddle)周围连接具有接地属性(ground net)的接地开窗207(die paddle openings)以形成接地。在本实施例中，芯片202的焊垫与基板218的导电结构209之间的打线接合(wire bonding)，是采用表面包覆有绝缘材质的连接导线204，例如表面绝缘的金线。目前可用至本发明、且包覆有绝缘材质的金线，Microbonds公司的所生产的X-wire即为其中一例。在芯片202与基板218的表面还可形成有绝缘层210，或可称电性阻绝层(barrier layer)，以覆盖连接导线204与芯片202连接之处，以及覆盖连接导线204与导电结构209连接之处。且在基板218欲点胶的适当区域可形成边缘借由阻挡结构216，以限制阻绝层210所分布的区域(在本实施例中，阻挡结构216为一凸起结构的绝缘液挡墙，但在其它实施例中亦可为一凹陷结构或可借由制程控制无需挡墙)，用以限制其形成范围。

本发明于连接导线204之间形成导电充填材料222，例如导电银胶；另外，在本实施例中还使导电充填材料222接触黏晶材料206，再通过连接基板218上的接地开窗207接地，用以达到电性及电磁的屏蔽作用。前述导电充填材料222的制程，是使用一阻隔结构220，如边框式挡墙，用以限制导电充填材料222的分布范围。然后，使用一覆盖结构224，如导热上盖，设置于阻隔结构220上。值得注意的是，本发明于封装时可维持传统结构的走线，或者是可依照需求，在基板218上表面省略部份或全部传统的走线(trace routing)；所以可依实际上的需求，而在不同类型的芯片上使用同一种通用基板(universal substrate)。

图3A至图3H显示本发明封装结构的封装方法。首先，如图3A所示，准备一基板218，具有至少一导电结构209；于此实施例中，导电结构209具有第一导电缬益208、第二导电结构214及连接结构211。基板218上表面形成有数个第一导电结构208，下表面则形成有第二导电结构214。在本实施例中，基板218在每一个第一导电结构208的旁边或下方形成相对应的导电通孔212；导电通孔212贯穿基板218，连接结构211形成于导电通孔之中；借由形成于这些导电通孔212中的连接结构211，第一导电结构208得以和相对应的第二导电结构214相电性连接。要让连接结构211形成于导电通孔212中的方法有许多种，如在导电通孔212内侧表面覆盖有导电物质，而本实施例则是在导电通孔212中填满导电物质，以形成连接结构211。另外，在基板218与芯片202接触的表层(die paddle)具有接地属性(ground net)的接地开窗207(die paddle openings)，其具有可形成接地的性质；但其他实施例中，可依整体设计搭配使用其它接地法，则也可不设置有接地开窗207。

如前面所述，本发明的基板218不再具有传统基板上表面的客制化走线，因此，可以作为一种通用的基板；如此，可降低生产成本，且可以大量备料避免因全新基板生产交期过长而延误芯片验证时间。

如图3B所示，在基板218上形成黏晶材料206，用以将芯片202黏结固定于基板218上；而形成黏晶材料206的方式有许多种，其中一种即是利用点胶方式形成。再者，由于基板218内具有接地属性的接地开窗207，且黏晶材料206于本实施例中具有导电性，因此，形成黏晶材料206后即可借由接触黏晶材料206而具有接地属性。

图3C显示芯片202已固定于基板218上面的情形。若黏晶材料206是能在常温下自动固化的材质、或不需固化步骤即可将芯片202固定于一限定范围的材质，则可配合整体制程，无需进行诸如烘烤(curing)、冷却等固化步骤；而在本实施例中，则采用需通过烘烤步骤而固化的黏晶材料206，如此，则需进行固化步骤。

图3D显示将复数表面包覆有绝缘材质的连接导线204连接于芯片202与导电结构209之间，于本实施例中，连接导线204是与导电结通209的第一导电结构208连接。本实施例中的连接方式是使用打线接合(wire bonding)技术。因第一导电结构208可接受来自各个方向的连结，故可以设计成圆形或类似于圆形的形状，当然，亦可设计成其它方便连接的形状，例如方形、中空圆形、椭圆型等。由于连接导线204包覆有绝缘物质，因此彼此间不会因相碰而造成电性短路，故不必将第一导电结构208就近设计落于芯片焊垫最近的地方。反而可依照整体制程需求，将第一导电结构208设计于与第二导电结构214相近的导电通孔212旁边或上方；使得连接导线204可以依芯片202焊垫(未图示)与第二导电结构214连接的属性指派，直接打至欲连接第二导电结构214所对应的第一导电结构208，省却传统基板、金手指至锡球连接的上下层走线。因此，仅需准备一种通用基板即可满足多款芯片202焊垫、第一导电结构208及相对应第二导电结构214连结对应的变化要求。

接着，如图3E所示，在基板218与芯片202的适当部份形成绝缘层210(或可称电性阻绝层)。其可依需求而只形成于需进行绝缘的处，如连接导线204与导电结构209所连接之处，而不形成于其他部份；或可如本实施例般，以点胶技术使不导电材质(通常为液态或胶状的)分布于芯片202、基板218的大部份表面，而后可经烘烤使的固化；而使此绝缘层210填入芯片202焊垫与连接导线204连接处、连接导线204与第一导电结构208连接处的导体外露区域，使得整个电流流通路径之间彼此均被电性阻绝(electricalinsulation)；如此，避免线路借由金属外露区域形成短路。另外，在基板218欲形成绝缘层210区域的外侧可先形成阻挡结构216，用以限定绝缘层210分布的范围。

图3F显示在本实施例中会先于基板218的表面设置一阻隔结构220，作为下一步骤填入导电充填材料222时，用来限制导电充填材料222的填入分布范围。除了可作为界定填入的边界外，还可以防止外界因素对芯片202产生影响运作的情形；举例而言，可借由增强阻隔结构220的强度，以防止芯片202受到外力而变形；或可采用绝缘材质作为阻隔结构220，以防止引发静电放电(ESD)的问题。而在某些情形下(如填入的导电充填材料222是属于遇热成型的热固型材质)，还可将此阻隔结构220移走，并在导电充填材料222的表面镀上(coat)一层绝缘层(未显示于图式中)，而可以取代阻隔结构220的绝缘功能。

图3G显示于连接导线204之间形成导电充填材料222的步骤。本发明中的导电充填材料222可依需求而选择在完成封装结构时为固态或液态(如胶状)。于本实施例中，是采用填入具有导电性的银胶并经烘烤固化使的成为固态导电充填材料222的方法；但细节仍可依制程或材料的不同需求而有所改变(如，不需烘烤即可固化，或在常温下即可固化，甚或需以降温方式使之固化)。由于本实施例中填入了具导电性的银胶，且使之与黏晶材料206相连接，因而具有接地属性(ground net)；连接导线204彼此之间被接地电性呈三维空间的包围，而得以阻隔电性干扰(electrical cross talk)。借由使用包覆绝缘物质的连接导线204以及导电充填材料222，而可以省略传统打线时必须打入的屏壁打线；一般来说，使用本发明至少可以降低三分之一甚或更多的打线数目。

如图3H所示，于导电充填材料222上覆盖一导热上盖224，即完成此实施例的封装制程。

关于电性屏蔽的作法，除了如上所述外，尚有其它实施作法。举例而言，上述的导电充填材料是借由接地，以达成电性屏蔽的作用；然而，于实际应用时，则亦可使导电充填材料连接到电源(power)，使之具有于连接导线间产生电性屏蔽的作用。而且，上述的导电充填材料是与具导电性的黏晶材料以及接地开窗电性连接，实际应用时，亦可采用别种方式连接导电充填材料，将于底下配合图4至图7E分别说明，同时并说明本发明依需求而可搭配使用的其他特征。

图4为本发明电性屏蔽的另一实施例，与前不同之处在于从芯片202的接地焊垫(未图示)打一引出导体205a，使其另一端悬浮(floating)于基板218之上；当填入导电充填材料222之后，此引出导体205a末端所外露的金属会与银胶222导电充填材料222相接触，因而使芯片202的接地焊垫可通过具有导电性的黏晶材料206及接地开窗207接地。而且，借由相近于连接导线204的引出导体205a，可减低芯片202在运作时所产生的热量。另外，于本实施例中未采用阻挡结构216以限定绝缘层210分布的区域。

图5为本发明的另一实施例，与前不同之处为此实施例中的引出导体205b，其一端连接基板218上的第一导电结构208，另一端则悬浮(floating)于基板218之上。当填入导电充填材料222之后，此金线205b末端所外露的金属会与导电充填材料222相接触，当使与引出导体205b电性连接的第二导电结构214b接地时，则可与导电充填材料222一起电性接地。故可依需求，而同时选择一具导电性的黏晶材料206搭配引出导体205b一同接地，而达到封装结构的电性屏蔽效果。或是选用不具导电性的黏晶材料206，仅使用引出导体206的方式，以达到电性屏蔽效果。

图6A为本发明的又一实施例，与前不同之处为此实施例除了有一引出导体205a一端连接至芯片202的接地焊垫(未图示)，一端悬浮外；还有另一引出导体205b一端接地，一端悬浮。当填入导电充填材料222之后，这两个引出导体205a、205b末端所外露的金属会与导电充填材料222相接触，进而同导电充填材料222一起电性接地。另外，基底218与芯片202之间可以形成屏蔽回路(return path)，减少芯片202运作时产生的热量。如图6B所示，也可以利用一不表面未绝缘的金线作为引出导体205c，如此不但能电性连接芯片202上的接地焊垫(图中未示)与第一导电结构208，而且与导电充填材料222还具有电性连接而形成一电性接地。同样地，借此结构与方式，基底218与芯片202之间亦可以形成屏蔽回路。

图7A为本发明的再一实施例，其不同之处为有一接地导电结构208a未被绝缘层210覆盖，其裸露处因而与导电充填材料222接触，进而使导电充填材料222可电性接地。其制作方式为在接地导电结构208a上点上一银胶再填入绝缘液时，此处便不会被未被绝缘层210覆盖而外露。借此，基底218与芯片202之间亦可以形成屏蔽回路(return path)。如图7B中所示，基板218上裸露的接地导电结构208b也可以是一凸出基板218的结构。此一接地导电结构208b在填入绝缘液以形成绝缘层210时而不易被其覆盖。又如图7C所示，由于接地导电结构208b是凸起结构，不易被填入的绝缘液所覆盖，而以还可以如图中所示，使绝缘层210同时形成于芯片202及基板218表面之上；当然，可依需求而以不同方式界定绝缘层210的分布范围，如加上图中所示的阻挡结构216以限制绝缘液流动。

另外，更借由图7C表示一可应用至本发明各种实施例中的接地方式。若如图7C所示，若欲使连接着芯片202且表面包覆有绝缘物质的连接导线204a接地，则可通过外在线路226使的接地；举例而言，当导电充填结构222通过接地导电结构208b接地，则通过外在线路226(如Mother Board上的线路)连接到接地导电结构208b，即可产生接地效果。

又如图7D，其是显示将复数芯片202a、202b、202c、202d形成基板218上，并形成绝缘层210、导电充填材料(未图示)的众多方法的其中一种方法。对于包含数个芯片202a、202b、202c、202d的封装结构，绝缘层210的制作可以如图7D所示，不用阻挡结构而直接填入绝缘液使其可流至基板218上各个需要形成绝缘层210的位置。同样地，于此实施例中的导电充填材料(未图示)亦可以相同的方法形成；当然，若欲以不同的方法形成导电充填材料，亦可依需求而有所改变。另外，本实施例中的封装结构，可依需求而将所有芯片202a-d封装在一起，亦可借由分割基板218而使的成为不同的完整封装结构。

本发明的封装结构所用的阻挡结构216，可以是如前所示的边框式挡墙包围住芯片，但亦可依需求而改变其型式。参照图7E，在芯片202与阻挡结构216之间填入绝缘液形成绝缘层210于所需的区域(芯片202上方、四周，或需要进行绝缘保护的区域)，而此阻挡结构216可在绝缘层形成后被移除。甚至亦可依需求，此阻挡结构216亦可用作界定导电充填材料分布范围的阻隔结构。

此外，导电充填材料可依需求而改变其分布位置；举例而言，如图8A所示，导电充填材料222可不接触到芯片202的上面，而仅形成于连接导线204之间且覆盖到第一导电结构208；或是如图8B所示，覆盖了部份的芯片202，但却不覆盖部份的第一导电结构208；甚或如图8C，仅形成并固定于连接导线204之间，而不覆盖到芯片202的上方，亦不覆盖到部份与连接导线204连接的第一导电结构208。

在上述的部份实施例中，黏晶材料是使用一可导电的银胶，将芯片固定并且连接基板上的接地开窗与导电充填材料以形成接地。但在其它实施例中，可利用一绝缘材质形成黏晶材料，让芯片、接地开窗、导电充填材料之间电性连接，再以其它导电结构连接，如引出导体…等。此外，导电充填材料除了可如前述实施例般，是导电银胶外，亦可因应需求而有所改变。举例而言，导电充填材料不一定都是固态，若导电银胶在常温下为液态(如胶状物质)，亦能应用至本发明以减少连接导线间产生的电性或磁性干扰。而导电充填材料亦可依需求而改变其成份，如相变化材料亦可应用于本发明之中；亦即，若欲改善或维持芯片的散热效率，可以搭配采用遇适当热度会产生相变化、而可改善散热效率的材料作为本发明的导电充填材料。

本发明也适用于其他种封装类型的封装结构中，如PDIP(Plastic Dual-In-line Package)、SOP、SOJ、SOJ(Small Outline J-leaded)、QFP(Quad FlatPackage)…等种种不同类型、需要防止连接导线信号间彼此干扰的封装结构。如图9所示是四边平面构装(即QFP)示意图，芯片902借由连接导线904使焊垫903与导电结构906，如接脚，连接以传递信号；并于连接导线904之间形成导电充填材料908，其中，此导电充填材料908未接触到导电结构906以及芯片902上的焊垫903。使芯片902上的部份焊垫903接地的方法，可采用如前所述的多种方法；而如如本实施例所示，即以一引出导体905连接芯片902上的焊垫903，再与导电充填材料908相连接而达到接地的目的。至于导电充填材料908与基板间的关系则如前所述，于此不再赘述。

以上所述仅为本发明的较佳实施例，并非用以限定本发明的申请专利范围。在不脱离本发明的实质内容的范畴内仍可予以变化而加以实施，此等变化应仍属本发明的范围。而根据本发明的精神，本发明也可用于包含多个芯片的封装结构。因此，本发明的范畴是由下列本申请的权利要求范围所界定。

Claims (65)

1.一种封装结构，包含：

一基板，其具有至少一导电结构；

一芯片，固定于该基板；

复数根连接导线，每一该连接导线表面具有一绝缘物质，该连接导线电性连接该芯片与该导电结构；及

一导电充填材料，固定于该连接导线之间。

2.如权利要求1所述的封装结构，其特征在于还包含一接地结构，电性连接该导电充填材料。

3.如权利要求2所述的封装结构，其特征在于所述的基板具有一接地开窗，该接地结构形成于该接地开窗。

4.如权利要求1所述的封装结构，其特征在于包含一绝缘层，形成于该导电结构与该导电充填材料之间。

5.如权利要求1所述的封装结构，其特征在于包含一绝缘层，形成于该导电充填材料与该芯片之间。

6.如权利要求1所述的封装结构，其特征在于所述的导电结构包含一接脚。

7.如权利要求1所述的封装结构，其特征在于所述的导电结构包含：

一第一导电结构，设置于该基板的一表面；

一第二导电结构，设置于该基板的另一表面；以及

一连接结构，贯穿该基板并电性连接该第一导电结构与该第二导电结构。

8.如权利要求7所述的封装结构，其特征在于所述的第一导电结构包含一接垫。

9.如权利要求7所述的封装结构，其特征在于所述的第一导电结构包含复数个接垫。

10.如权利要求7所述的封装结构，其特征在于所述的基板具有复数导电通孔，其中，该连接结构形成于该导电通孔之中，且该第一导电结构对应形成于该导电通孔旁。

11.如权利要求8所述的封装结构，其特征在于所述的基板具有复数导电通孔，其中，部份连接结构形成于该导电通孔之中，且该接垫对应形成于该导电通孔上。

12如权利要求10所述的封装结构，其特征在于所述的第二导电结构包含复数个锡球，且该锡球对应形成于该导电通孔旁。

13.如权利要求10所述的封装结构，其特征在于所述的该第二导电结构对应覆盖该导电通孔。

14如权利要求2所述的封装结构，其特征在于包含一黏晶材料，用以固定该芯片于该基板上。

15.如权利要求14所述的封装结构，其特征在于所述的黏晶材料连接该接地结构。

16.如权利要求14所述的封装结构，其特征在于所述的黏晶材料具有导电性。

17.如权利要求14所述的封装结构，其特征在于所述的黏晶材料与该接地结构相连接而形成接地。

18.如权利要求1所述的封装结构，其特征在于所述的导电充填材料包含导电银胶。

19.如权利要求1所述的封装结构，其特征在于所述的导电充填材料是固态。

20.如权利要求1所述的封装结构，其特征在于所述的导电充填材料是液态。

21.如权利要求1所述的封装结构，其特征在于所述的导电充填材料是一胶状物质。

22.如权利要求1所述的封装结构，其特征在于所述的导电充填材料是一相变化材料。

23.如权利要求1所述的封装结构，其特征在于包含一阻隔结构形成于该基板上。

24.如权利要求23所述的封装结构，其特征在于所述的阻隔结构为一边框式挡墙。

25.如权利要求23所述的封装结构，其特征在于包含一覆盖结构设置于该阻隔结构上。

26.如权利要求25所述的封装结构，其特征在于所述的覆盖结构为一导热上盖。

27.如权利要求1所述的封装结构，其特征在于包含一引出导体，其一端连接于该芯片的一接地焊垫，另一端电性连接于该导电充填材料。

28.如权利要求1所述的封装结构，其特征在于包含一引出导体，其一端连接于该基板上的一接地接垫，另一端悬浮于该导电充填材料中。

29.如权利要求7所述的封装结构，其特征在于所述的第一导电结构部分裸露接触于该导电充填材料。

30.如权利要求1所述的封装结构，其特征在于包含一引出导体，连接于该芯片的一接地焊垫与该基板上的一接地接垫，且电性连接于该导电充填材料。

31.一种封装基板，适用于具有至少一芯片及复数连接导线的封装结构，其特征在于，每一该连接导线表面具有一绝缘物质，该封装基板包含：

一基板，具有复数导电通孔；以及

一第导电结构，形成于该基板上，且接触该导电通孔；

其中，至少一该连接导线连接该芯片与该导电结构。

32.如权利要求31所述的封装基板，其特征在于所述的导电结构包含一接脚。

33.如权利要求31所述的封装基板，其特征在于所述的导电结构包含一第一导电结构，形成于该基板的一表面，连接该连接导线。

34如权利要求31所述的封装基板，其特征在于还包含一第二导电结构，形成于该基板的另一表面。

35如权利要求34所述的封装基板，其特征在于还包含一连接结构，贯穿形成于该导电通孔之中，电性连接该第一导电结构与该第二导电结构。

36.如权利要求33所述的封装基板，其特征在于所述的第一导电结构包含复数接垫。

37.如权利要求36所述的封装基板，其特征在于所述的接垫的形状为圆形。

38.如权利要求31所述的封装基板，其特征在于还包含一接地结构设置于该基板内。

39.如权利要求38所述的封装基板，其特征在于所述的接地结构形成于该基板内的接地开窗。

40.如权利要求31所述的封装基板，其特征在于所述的第一导电结构形成于该导电通孔上方。

41.如权利要求31所述的封装基板，其特征在于所述的第一导电结构形成于该导电通孔旁边。

42.如权利要求34所述的封装基板，其特征在于所述的第二导电结构包含复数个锡球。

43.如权利要求34所述的封装基板，其特征在于所述的第二导电结构形成于该导电通孔下方。

44.如权利要求34所述的封装基板，其特征在于所述的第二导电结构形成于该导电通孔旁边。

45.一种封装方法，包含：

提供一基板，该基板具有至少一导电结构；

固定一芯片于该基板；

以复数连接导线电性连接该芯片与该导电结构，其中，每一该连接导线表面包覆有一绝缘物质；及

形成一导电充填材料于该连接导线之间。

46.如权利要求45所述的封装方法，其特征在于包含形成一接地结构连接该导电充填材料。

47.如权利要求46所述的封装方法，其特征在于所述的接地结构形成于该基板内的接地开窗。

48.如权利要求45所述的封装方法，其特征在于还包含形成一绝缘层于该导电结构与该导电充填材料之间。

49.如权利要求45所述的封装方法，其特征在于还包含形成一绝缘层于该导电充填材料与该芯片之间。

50.如权利要求45所述的封装方法，其特征在于还包含形成一引出导体连接该导电充填材料与该接地结构。

51.如权利要求45所述的封装方法，其特征在于所述的形成导电结构包含：

形成一第一导电结构，设置于该基板的一表面；

形成一第二导电结构，设置于该基板的另一表面；以及

形成一连接结构，贯穿该基板并电性连接该第一导电结构与该第二导电结构。

52.如权利要求51所述的封装方法，其特征在于还包含形成复数个接垫以形成该第一导电结构。

53.如权利要求52所述的封装方法，其特征在于所述的基板具有复数导电通孔，其中，部份连接结构形成于该导电通孔之中，且该接垫对应形成于该导电通孔旁。

54.如权利要求53所述的封装方法，其特征在于还包含形成复数锡球以形成该第二导电结构。

55.如权利要求53所述的封装方法，其特征在于还包含形成复数锡球以形成该第二导电结构，且该锡球分别对应形成于该导电通孔旁。

56.如权利要求46所述的封装方法，其特征在于还包含形成一黏晶材料以固定该芯片于该基板上。

57.如权利要求46所述的封装方法，其特征在于还包含形成一黏晶材料以固定该芯片，并连接该接地结构。

58.如权利要求45所述的封装结方法，其特征在于所述的导电充填材料包含导电银胶。

59.如权利要求45所述的封装方法，其特征在于还包含形成一阻隔结构以限制该导电充填材料的分布范围。

60.如权利要求45所述的封装方法，其特征在于还包含形成一边框式挡墙，以限制该导电充填材料的分布范围。

61.如权利要求59所述的封装方法，其特征在于还包含形成一覆盖结构于该阻隔结构上。

62.如权利要求59所述的封装方法，其特征在于还包含形成一导热上盖于该阻隔结构上。

63.如权利要求45所述的封装方法，其特征在于还包含连接一引出导体的一端于该芯片的一接地焊垫，并使该引出导体的另一端电性连接该导电充填材料。

64.如权利要求45所述的封装方法，其特征在于还包含连接一引出导体的一端于该基板上的一接地接垫，并使该引出导体的另一端电性连接该导电充填材料。

65.如权利要求51所述的封装方法，其特征在于还包含电性连接该导电充填材料与部份裸露的第一导电结构部分。

Images