CN1822212A - 具有自更新模式的半导体存储装置和相关的操作方法 - Google Patents

具有自更新模式的半导体存储装置和相关的操作方法 Download PDF

Info

Publication number
CN1822212A
CN1822212A CN200610006091.5A CN200610006091A CN1822212A CN 1822212 A CN1822212 A CN 1822212A CN 200610006091 A CN200610006091 A CN 200610006091A CN 1822212 A CN1822212 A CN 1822212A
Authority
CN
China
Prior art keywords
self refresh
address signal
temperature sensing
signal
sensing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610006091.5A
Other languages
English (en)
Other versions
CN1822212B (zh
Inventor
崔重镛
姜荣九
张奇豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1822212A publication Critical patent/CN1822212A/zh
Application granted granted Critical
Publication of CN1822212B publication Critical patent/CN1822212B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

公开了一种支持自更新操作的半导体存储装置，并且该存储装置包括地址缓冲器单元和操作控制单元。在自更新操作期间通过第一外部控制信号来使能地址缓冲器单元，以产生内部地址信号。操作控制单元响应内部地址信号来控制自更新操作的开始。

Description

具有自更新模式的半导体存储装置和相关的操作方法
技术领域
本发明的实施例涉及半导体存储装置。更具体地，本发明的实施例涉及具有自更新模式的半导体存储装置以及相关的操作方法。
本申请要求2005年1月27提交的韩国专利申请2005-7412的优先权，通过引用将其主题全部合并于此。
背景技术
诸如蜂窝电话手机或PDA的电池供电的移动主装置中使用的诸如动态随机存取存储器(DRAM)的半导体存储装置必须以最小功率操作。因此，低功率存储装置是标准，并且，随着各种主装置的操作速度增加，在这样的低功率存储装置中对节能的需求也增加。在寻求进一步降低功耗时仔细考虑的低功率存储装置功能的一方面是更新操作。
对于诸如DRAM的易失性存储装置需要更新操作。易失性存储装置的特征在于：在与存储装置中的存储单元相关联的电容器上存在电荷。存储单元电容器在其形式或功能上都不完善，结果，存储的电荷将作为漏电流而逸出。周期性地需要更新操作来将电荷恢复到存储单元电容器中。可以将传统的更新操作看作特殊的“写入”或者“重新写入”操作，其中，从存储器中读取已经存储的数据，并然后将其写回到存储器中。该更新操作以阻止所存储的电荷完全耗散的比率反复发生。
为了保持存储在其存储单元中的数据，即使当主装置或者在包括存储装置的主装置内的存储***不活动时，存储装置也必须周期性地执行更新操作。这样，更新操作一直处于“接通(on)”，使得它在减少主装置内与存储装置相关的功耗的努力中成为主要考虑事项。
使易失性存储装置的功耗最小的一种传统途径是根据所感知的存储装置的存储单元的数据保存期的变化来改变更新周期。这种类型的“自更新”操作可以监视存储单元的漏电流，并且，当感测到临界水平的漏电流时，执行更新操作。类似地，存储单元的临界存储电荷值也可以被感测并用于启动更新操作。然而，这样的“监视方法”一般在关于漏电流或存储电荷的平均临界水平的一定假设下操作。其并不考虑低于平均或者弱存储单元的存在。
此外，一些早期的传统监视方法不考虑存储装置的周围操作环境变化的影响。由于存储单元漏电流随温度变化，所以这是重大的失察。这样，当前的传统监视方法根据温度感测电路为存储装置测量的温度来控制存储装置的自更新操作。该温度感测电路可以在芯片内或芯片外。受温度控制的自更新操作通常将预期的操作温度范围划分多个温度控制区，并根据当前测量的控制区来调整更新操作的周期，从而在低温下延长更新循环。
显然，作为这样的温度控制的效果，自更新操作取决于温度感测电路检测的存储装置的实际操作温度的精确性。
一个传统的温度感测电路通常采用带隙参考电路。例如，见2004年4月15日提交的已公布的美国专利申请第2004-0071191号。这种启用了带隙参考电路的温度感测电路包括并联连接的二极管端和阻抗端。阻抗量值在电路中匹配，使得对于预定温度从这两端流出的电流相等。这个结果是根据各个端电流在该预定温度下将彼此相反的假设而得出的。
为了使用这种类型的温度感测电路提供对自更新操作的精确控制，必须考虑制作过程引入的电路元件中的变化。例如，典型地需要微调操作来校正制造过程引入的温度感测电路的二极管中的变化。就是说，在温度感测电路的实际操作之前，可以结合阻抗和/或电流变化特性对二极管执行灵敏度反应测试。
图1图解传统的温度感测电路。
参考图1，包括带隙参考电路的温度感测电路20包括温度感测单元22和偏移温度检测单元24。温度感测单元22包括：电流反射镜型差分放大器DA1和DA2；减法阻抗(Ra)端，根据温度增加而通过其减少电流；加法阻抗端(R)，根据温度增加而通过其增加电流；以及比较器DA3，适配为比较测试温度和所感测的温度，并将比较结果作为比较输出信号(Tout)输出。温度感测单元22还包括面结型二极管D1和D2，其分别耦接到差分放大器DA1和DA2。面结型二极管D1和D2可以具有不同的尺寸，并因此在图1中呈现具有M∶1的尺寸配量(size ration)。
偏移温度检测单元24包括加权的阻抗串，其包括串联连接在减法阻抗(Ra)端和地端(VSS)之间的多个二进制加权阻抗RAi和RA4至RA0。偏移温度检测单元24还包括短路开关电路，其适配为响应施加到偏移温度感测单元24的测试输入信号或者微调地址信号(Taddi和Tadd4至Tadd0)来选择性地短路各个二进制加权的阻抗。在图解的例子中，短路开关电路是用通常关“断”的N型MOS晶体管(Ni和N4至N1)构造的。
在二进制加权的阻抗中，阻抗RA4的阻抗值为阻抗RA0的阻抗值的16倍大。阻抗RA3的阻抗值为阻抗RA0的值的8倍大。阻抗RA2的阻抗值为阻抗RA0的值的4倍大。阻抗RA1的阻抗值为阻抗RA0的值的2倍大。例如，可以用诸如多晶硅的图案形成(patterning)材料来形成二进制加权的阻抗RAi和RA4-RA0。
在操作中，例如，当通过将晶体管N0接“通”而使阻抗RA0短路时，其阻抗值被从二进制加权阻抗的合成阻抗值中移除。这样，从减法阻抗端(Ra)流到地的电流Ia相应增加。在传统的电路中，将阻抗RA0的移除设计为调整1℃的温度增加。可以相应地将测试输入信号或者微调地址设计为当电路在测试模式下工作时改变温度感测电路在预定温度下的断路点(trip point)。
类似地，如逻辑高测试输入信号Tadd4所指示的，例如，可以使阻抗RA4短路，并因而从合成阻抗中移除，从而将断路点调整到16℃的温度增加。类似地，各个微调地址信号Tadd3、Tadd2和Tadd1可用于选择性地从合成阻抗中移除阻抗RA3、阻抗RA2和阻抗RA1，从而调整8℃、4℃和2℃温度增加下的断路点。以类似的方式，二进制加权的阻抗可用于近似于对具有小于1℃的误差的温度偏移的控制的二进制连续近似法。这样，可以实现准确的微调操作。
在施加到传统的温度感测电路上的这种传统微调操作中，关于温度感测电路的操作，还提供方式寄存器设置(MRS)信号。施加该MRS信号作为对温度感测电路的驱动信号，该驱动信号相对于对所需要的温度的检测来控制将在温度感测电路中使用的二进制加权阻抗的数目。一旦建立了MRS信号，可以执行熔丝微调操作，来匹配所得合成阻抗值，并从而校正二极管的制作过程引入的变化。
然而，前述途径假设微调操作(如MRS模式中通过MRS信号所控制)如实地复制存储装置的实际操作条件。当这个假设失效时，实际的自更新操作在实际的操作条件下可能不会如所预期的那样操作。就是说，在微调操作期间匹配的温度可能与实际自更新操作的温度不同，这可能阻碍存储装置的更新和当前特性。
相应地，提供支持改进的自更新模式的存储装置以及相关的操作方法将是有益的。该改进的自更新模式适配为将其更新周期更精确地控制为温度的函数，如在设计为校正制作过程引入的变化的微调操作和存储装置的实际操作温度之间。
发明内容
在一个实施例中，本发明提供了一种支持自更新操作的半导体存储装置，该存储装置包括：地址缓冲器单元，其可控制以在自更新操作期间被使能，并且其适配为响应第一外部控制信号和外部地址信号而生成内部地址信号；以及操作控制单元，其适配为响应内部地址信号来控制自更新操作。
在另一实施例中，本发明提供了一种操作适配为支持自更新操作并包括温度感测电路的半导体存储装置的方法，该方法包括：响应第一外部控制信号而使能地址缓冲器单元，开始自更新操作，响应外部地址信号而生成内部地址信号，使能温度感测电路，响应内部地址信号而生成微调地址信号，以及响应微调地址信号而执行温度感测电路中的微调操作。
附图说明
下面结合附图描述本发明的实施例。在附图中：
图1是传统的温度感测电路的电路图；
图2是根据本发明的示范实施例的半导体存储装置；以及
图3图解图2所示的温度感测电路的使能信号产生时的定时。
具体实施方式
现在参考图2和3来更加详细地描述本发明的示范实施例。然而，本领域的技术人员将理解，本发明将被多样地实施，且本发明的范围不仅限于所描述的实施例。而是作为示教例子来呈现实施例。
图2是示意性图解根据本发明的一个实施例的支持自更新操作模式的存储装置的方框图。
参考图2，该示范存储装置包括地址缓冲器单元100和操作控制单元200。响应外部提供的地址信号而执行其操作，其中该地址信号甚至在自更新模式操作期间也可能施加。
在图解的例子中，地址缓冲器单元100的操作是通过第一外部提供的控制信号(ABen)所控制的。响应外部提供的地址信号(Tr Addi)而生成内部地址信号(Tr int Addi)。外部提供的地址信号(Tr Addi)一般控制存储装置的操作状态，并可以在自更新操作模式期间被施加。
作为比较，传统的存储装置没有包括适配为缓冲在存储装置在自更新模式下操作时缓冲的外部提供的地址信号的电路。然而，图2所示的本发明的示范实施例包括被配置为甚至在自更新模式下也操作的地址缓冲器单元100。
适配为控制地址缓冲器单元100的操作的第一外部控制信号(ABen)可来源于例如一般的缓冲器使能信号和微调MRS信号之间的逻辑“或非”(NOR)操作，并充当地址缓冲器100的使能信号。可替换地，外部控制信号(ABen)可来源于微调MRS信号。然而，所导出的第一外部控制信号(ABen)可适配为在任何操作模式期间使能地址缓冲器单元100，只要可得到有效的微调MRS信号。
操作控制单元200响应在存储装置根据第一外部控制信号(ABen)的命令启动自更新操作模式之后生成的内部地址信号(Tr int Addi)。
在一个实施例中，操作控制单元200包括微调地址信号发生器210和温度感测电路220。微调地址信号发生器210响应内部地址信号(Tr int Addi)而生成微调地址信号(Taddi)。通过第二外部提供的控制信号(Tr MRS MS)来控制微调地址信号发生器210。该第二外部控制信号(Tr MRS MS)指示温度条件，例如，外部提供的温度信号是高于还是低于从温度感测电路220输出的预定温度信号。这个温度条件可用于执行微调操作，和/或控制微调地址信号(Taddi)的状态。
通过温度使能信号(TSen)来控制温度感测电路220的操作。温度感测电路220响应微调地址信号(Taddi)而执行微调操作，以便基于存储装置的内部温度变化，通过使用精确的断路点来输出温度信号(Tout)。除可以在自更新操作模式期间执行所述方法之外，可使用与上述的传统方法类似的方法来执行温度感测电路220的微调操作。
例如，温度感测电路220可包括带隙参考电路，其中二极管端和阻抗端并联连接，并且阻抗量值被匹配，以便通过使用在各个端中流动的电流的温度特性彼此相反的特性，而使确定的温度下在两个端中流动的电流值变得相等，从而检测并输出预定温度。
图3是图解产生适配为使能温度感测电路220的温度使能信号的一个示范方法的时序图。
如图3所示，微调MRS信号(微调MRS)(例如，命令信号Ext COM.)和MRS地址信号(MRS地址)(例如，Ext Addi)是从外部施加到存储装置的，并且进入微调操作模式。通过微调MRS信号使能存储装置内的地址缓冲器单元100。
当存储装置进入自更新操作模式时，生成适配为在一般的自更新操作模式中使用的置位/复位控制信号(例如，S/R MS)。然后，分别响应置位/复位控制信号(S/R MS)而生成适配为控制或定义自更新模式的周期的自更新循环信号(POSC和Q0至Qx)。从而，置位/复位控制信号(S/R MS)用作适配为生成自更新循环信号(POSC和Q0至Qx)的主时钟信号(或者主时钟启动信号)。以不同的周期或频率来生成自更新循环信号(POSC和Q0至Qx)。例如，第一自更新循环信号(POSC)可具有第一且最短的循环周期，而随后的(例如，第二至第n)自更新循环信号(Q0至Qx)可分别具有增加的循环周期，其中，从第一自更新循环信号(POSC)开始一个循环周期相对于另一个循环周期按2X(2倍)增加。可以响应每一个先前生成的具有较短的周期循环的自更新循环信号而依次生成随后的自更新循环信号(Q0至Qx)。例如，可以使用对应的多个更新计数器生成随后的自更新循环信号(Q0至Qx)。适配为使能温度感测电路220的温度使能信号(TSen)可根据从所述多个更新计数器中的一个或多个中输出的一个或多个自更新循环信号(POSC或Q0至Qx)而生成。
在使能温度感测电路220之后，将外部地址信号(Tr Addi)施加到地址缓冲器单元100，并生成内部地址信号(Tr int Addi)。响应内部地址信号(Tr intAddi)生成微调地址信号(Taddi)，并且执行温度感测电路220的微调操作。
在完成微调操作之后，温度感测电路220在实际的自更新操作期间输出温度感测输出信号(Tout)，并且可响应温度感测输出信号(Tout)来改变操作的自更新循环。在存储装置的温度太低的情况下，与存储装置的温度太高的情况相比，延长自更新循环。
如上所述，与MRS测试模式相反，在存储装置在自更新模式下操作时，可以在实际的操作条件下执行存储装置内的温度感测电路所提供的微调操作。这样，可以根据实际的温度改变来精确地调整和控制自更新循环。相应地改善了更新操作期间存储装置的性能，特别是与功耗有关的性能。
对本领域的技术人员明显的是，在不脱离用所附权利要求限定的本发明的范围的情况下，可以对本发明的前述实施例进行改变和变更。例如，内部电路配置可以变更，或者可以用对等的元件和/或电路来替换各个电路的内部元件。

Claims (12)

1、一种支持自更新操作的半导体存储装置，该存储装置包括：
地址缓冲器单元，其可控制以在自更新操作期间被使能，并且其适配为响应第一外部控制信号和外部地址信号而产生内部地址信号；以及
操作控制单元，其适配为响应内部地址信号来控制自更新操作。
2、根据权利要求1的存储装置，其中操作控制单元包括：
微调地址信号发生器，其适配为响应内部地址信号而生成微调地址信号；以及
温度感测电路，其适配为响应微调地址信号来执行微调操作，并且响应由精确的断路点定义的存储装置的温度变化而生成温度信号。
3、根据权利要求2的存储装置，其中存储装置适配为在自更新模式期间执行温度感测电路中的微调操作。
4、根据权利要求3的存储装置，其中操作控制单元还包括：
多个计数器，适配为生成多个自更新循环信号，其具有不同循环周期，并适配为控制自更新操作的循环。
5、根据权利要求4的存储装置，其中通过多个自更新循环信号中的至少一个来控制温度感测电路电路的操作。
6、根据权利要求5的存储装置，其中温度感测电路包括带隙参考电路。
7、根据权利要求6的存储装置，其中带隙参考电路包括：
并联连接的二极管端和阻抗端；以及
匹配的阻抗量值，适配为与预定温度相关地从二极管和阻抗端生成相等的电流。
8、一种对适配为支持自更新操作并包括温度感测电路的半导体存储装置进行操作的方法，该方法包括：
响应第一外部控制信号而使能地址缓冲器单元；
开始自更新操作；
响应外部地址信号而生成内部地址信号；
使能温度感测电路；
响应内部地址信号而生成微调地址信号；以及
响应微调地址信号而执行温度感测电路中的微调操作。
9、根据权利要求8的方法，其中温度感测电路包括带隙参考电路，其中该带隙参考电路包括：并联连接的二极管端和阻抗端；以及阻抗量值，被匹配以与预定温度相关地从二极管和阻抗端生成相等的电流。
10、根据权利要求9的方法，其中通过第二外部控制信号控制内部地址信号的生成。
11、根据权利要求9的方法，还包括：
生成多个自更新循环信号，其具有不同循环周期，并适配为控制自更新操作的循环。
12、根据权利要求11的方法，其中通过多个自更新循环信号中的至少一个来控制温度感测电路的操作。
CN200610006091.5A 2005-01-27 2006-01-26 具有自更新模式的半导体存储装置和相关的操作方法 Expired - Fee Related CN1822212B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR7412/05 2005-01-27
KR1020050007412A KR100610024B1 (ko) 2005-01-27 2005-01-27 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법

Publications (2)

Publication Number Publication Date
CN1822212A true CN1822212A (zh) 2006-08-23
CN1822212B CN1822212B (zh) 2011-05-04

Family

ID=36696589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610006091.5A Expired - Fee Related CN1822212B (zh) 2005-01-27 2006-01-26 具有自更新模式的半导体存储装置和相关的操作方法

Country Status (3)

Country Link
US (1) US7190628B2 (zh)
KR (1) KR100610024B1 (zh)
CN (1) CN1822212B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US8272781B2 (en) * 2006-08-01 2012-09-25 Intel Corporation Dynamic power control of a memory device thermal sensor
US7894289B2 (en) * 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) * 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
US20080151670A1 (en) * 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system
KR102098248B1 (ko) 2013-06-03 2020-04-07 삼성전자 주식회사 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러
KR20150051471A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
JP6084318B1 (ja) * 2016-02-22 2017-02-22 力晶科技股▲ふん▼有限公司 揮発性半導体記憶装置のリフレッシュ制御回路及び方法、並びに揮発性半導体記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172234B1 (ko) * 1995-03-24 1999-03-30 김주용 셀프 리프레쉬 주기 조절장치
JPH11345486A (ja) * 1998-06-01 1999-12-14 Mitsubishi Electric Corp セルフ・リフレッシュ制御回路を備えたｄｒａｍおよびシステムｌｓｉ
US6233190B1 (en) 1999-08-30 2001-05-15 Micron Technology, Inc. Method of storing a temperature threshold in an integrated circuit, method of modifying operation of dynamic random access memory in response to temperature, programmable temperature sensing circuit and memory integrated circuit
US6483764B2 (en) * 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
JP4236402B2 (ja) 2001-10-09 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置
US7266031B2 (en) * 2003-11-19 2007-09-04 Infineon Technologies Ag Internal voltage generator with temperature control

Also Published As

Publication number Publication date
US7190628B2 (en) 2007-03-13
KR20060086579A (ko) 2006-08-01
US20060164903A1 (en) 2006-07-27
CN1822212B (zh) 2011-05-04
KR100610024B1 (ko) 2006-08-08

Similar Documents

Publication Publication Date Title
CN1822212B (zh) 具有自更新模式的半导体存储装置和相关的操作方法
US9830990B2 (en) Semiconductor memory device
US8545095B2 (en) Temperature sensing circuit and semiconductor memory device using the same
KR101214022B1 (ko) 바이어스 온도 불안정성에 의해 야기된 임계 전압 시프트를 경험하는 전계 효과 트랜지스터를 갖는 메모리 디바이스의 테스팅
CN108474820A (zh) 用于计量***的参考电路
KR20030011257A (ko) 디램 재충전 타이밍 조절 장치, 시스템 및 방법
CN103531227A (zh) 具有电流控制器和降低的功率需求的存储器装置及方法
US8000157B2 (en) RAM macro and timing generating circuit thereof
US20200394965A1 (en) Detection method and detection device for array substrate driving circuit
KR100857696B1 (ko) 오실레이터 회로 및 반도체 기억 장치
US7761823B2 (en) Method for adjusting a transistor model for increased circuit simulation accuracy
TW202036390A (zh) 可執行人工智慧運算的記憶體晶片及其運算方法
JP3186276B2 (ja) 温度検知回路およびダイナミック・ランダムアクセス・メモリ装置
EP3503396A1 (en) Semiconductor device, sensor terminal, and semiconductor device control method
KR20010004884A (ko) 디시 스트레스 인가 회로 및 이를 이용한 반도체 회로
CN112114609B (zh) 具有偏移电压消除的调节器
JP2001036008A (ja) 半導体集積回路
CN110780125B (zh) 电容式传感器电容变化检测方法及电路
KR100338817B1 (ko) 복합 반도체장치의 리프레쉬 특성 자가 테스터
US11852544B2 (en) Temperature sensor for non-volatile memory
US8867292B2 (en) Semiconductor device, method of retrieving data, and microcomputer
CN110749779B (zh) 电容式传感器电容变化检测方法及电路
JP2003028916A (ja) 太陽電池特性の測定装置
US20230068821A1 (en) Monitoring circuit, integrated circuit including the same, and operating method of monitoring circuit
US10446233B2 (en) Sense-line muxing scheme

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110504

Termination date: 20150126

EXPY Termination of patent right or utility model