CN1738049A - 微电子元件及其制造方法 - Google Patents

微电子元件及其制造方法 Download PDF

Info

Publication number
CN1738049A
CN1738049A CN200510051002.4A CN200510051002A CN1738049A CN 1738049 A CN1738049 A CN 1738049A CN 200510051002 A CN200510051002 A CN 200510051002A CN 1738049 A CN1738049 A CN 1738049A
Authority
CN
China
Prior art keywords
germanium
carbon
silicon
coating
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510051002.4A
Other languages
English (en)
Inventor
李文钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1738049A publication Critical patent/CN1738049A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明是关于一种微电子元件及其制造方法。一种微电子元件的制造方法，包括先形成硅基材，其中此硅基材包括具有不同的掺质特性的第一井与第二井。再形成第一应变硅－锗－碳层邻近于第一井，其中第一应变硅－锗－碳层具有第一化学式。接下来，形成第二应变硅－锗－碳层邻近于第二井，其中第二应变硅－锗－碳层具有第二化学式，且第二化学式不同于第一化学式。接着，形成覆盖与绝缘层、闸极结构、间隙壁、以及源极与汲极，藉以形成具有独立的应变通道的互补式金氧半导晶体管(CMOS)元件。

Description

微电子元件及其制造方法
技术领域
本发明涉及一种金氧半导场效晶体管(CMOSFET)，特别是涉及一种具混合应变通道(Hybrid Strained Channels)的金氧半导场效晶体管的微电子元件及其制造方法。
背景技术
制作半导体晶体管时，通常至少包括掺杂的基材，其中基材的掺杂部分形成源极与汲极，而源极与汲极则由介电区、闸极介电层以及闸极所围绕。一种提高半导体晶体管的性能方法是藉由在闸极下且介于源极与汲极之间导入应变通道，来提升载子的移动率。
此种应变通道的传统制作方法是利用全硅锗来取代硅基材，全硅锗的成分为渐次变化，因此在晶圆表面处产生无应力(Relaxed)硅锗。接着，遮盖(覆盖)磊晶硅于硅锗上。硅覆盖层与底下的硅锗层之间的晶格常数的差异，导致硅层中产生张力，因而使得硅覆盖层的载子移动率增加。此方法的缺点是利用无应力的硅锗来取代硅基材，既昂贵又耗时。另外一个缺点为硅锗晶格中的差排难以控制，而会扩散至应变硅层，进而劣化应变硅层，并损害元件的性能。缺陷控制的难度愈高，将使得制程成本愈贵。
另一种方法是利用应变硅锗的磊晶层覆盖在经掺杂的硅基材上。如同上述传统方法一般，硅锗与硅之间的晶格常数的差异会导致应力在覆盖层中产生。由于这些层的顺序与传统方法相反，因此硅层为无应力，而硅锗则受到压缩应力。这样的应变同样有助于提升载子移动率。与传统方法不同的是，既然薄的应力硅锗层的成长与厚的无应力硅锗层的成长相较的下较为便宜且较不费时，所以此制程并不昂贵。此方法的缺点在于，此方法仅能改善p型通道金氧半导体(PMOS)的性能，但却会降低n型通道金氧半导体(NMOS)的性能。另一种替代方法是利用薄硅碳层来取代硅锗层。硅碳层位于硅上的结构型态的晶格常数差异，在硅碳层上表现出张力，而非压缩应力。然而，这一个方法仅能改善n型通道金氧半导体的性能，但却会降低p型通道金氧半导体的性能。
因此，目前亟需一种可改善不同型式的通道与元件，例如互补式金氧半导体(CMOS)元件，的应变通道。
由此可见，上述现有的微电子元件及其制造方法显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决微电子元件及其制造方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的微电子元件及其制造方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的微电子元件及其制造方法，能够改进一般现有的微电子元件及其制造方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的微电子元件存在的缺陷，而提供一种新的微电子元件，所要解决的技术问题是使其具混合应变通道，可改善具不同型式的通道的元件性能，从而更加适于实用。
本发明的另一目的在于，提供一种微电子元件的制造方法，所要解决的技术问题是使其可形成混合应变通道，而可有效提升具不同型式的通道的元件性能，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种微电子元件，其至少包括：一硅基材，具有不同的复数个掺质特性的一第一井与一第二井；一第一应变硅-锗-碳层邻近于该第一井，其中该第一应变硅-锗-碳层具有一第一化学式；以及一第二应变硅-锗-碳层邻近于该第二井，其中该第二应变硅-锗-碳层具有一第二化学式，且该第二化学式不同于该第一化学式。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的微电子元件，其中所述的具有不同的该些掺质特性的该第一井与该第二井由至少一隔离结构所分隔。
前述的微电子元件，其中所述的隔离结构是一浅沟渠结构。
前述的微电子元件，其中所述的掺质特性的一第一掺质特性为n型，且一第二掺质特性为p型。
前述的微电子元件，其中所述的第一应变硅-锗-碳层的化学式至少包括高于20摩尔百分比的锗以及低于2摩尔百分比的碳。
前述的微电子元件，其中所述的第二应变硅-锗-碳层的化学式至少包括高于2摩尔百分比的碳以及低于20摩尔百分比的锗。
前述的微电子元件，其更至少包括一硅覆盖层邻近于该第一应变硅-锗-碳层与该第二应变硅-锗-碳层。
前述的微电子元件，其更至少包括一绝缘层邻近于该硅覆盖层。
前述的微电子元件，其更至少包括：一第一闸极结构邻近于该第一井；以及一第二闸极结构邻近于该第二井。
前述的微电子元件，其中所述的第一应变硅-锗-碳层与该第二应变硅-锗-碳层的化学式至少包括实质等于20至30摩尔百分比的锗。
前述的微电子元件，其中所述的第一应变硅-锗-碳层与该第二应变硅-锗-碳层的化学式至少包括实质等于2至3摩尔百分比的碳。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种微电子元件的制造方法，其至少包括：形成一硅基材，其中该硅基材包括具有不同的复数个掺质特性的一第一井与一第二井；形成一第一磊晶硅-锗-碳层邻近于该第一井，其中该第一磊晶硅-锗-碳层具有一第一化学式；以及形成一第二磊晶硅-锗-碳层邻近于该第二井，其中该第二磊晶硅-锗-碳层具有一第二化学式，且该第二化学式不同于该第一化学式。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的微电子元件的制造方法，其中所述的具有该第一化学式的该第一磊晶硅-锗-碳层直接形成在该第一井的上表面。
前述的微电子元件的制造方法，其中所述的具有该第二化学式的该第二磊晶硅-锗-碳层直接形成在该第二井的上表面。
前述的微电子元件的制造方法，其更至少包括形成一硬罩幕于该第一井与该第二井的一者上。
前述的微电子元件的制造方法，其中所述的该第一井的掺质特性为n型，该第二井的掺质特性为p型，且该微电子元件的制造方法更至少包括：利用一浅沟渠制程形成复数个隔离区位于该硅基材的上部中；形成至少一硬罩幕于该第一井与该第二井的一者上，藉以选择性地形成该第一磊晶硅-锗-碳层位于该第一井上以及该第二磊晶硅-锗-碳层位于该第二井上，其中该第一磊晶硅-锗-碳层的该第一化学式至少包括高于20摩尔百分比的锗，且该第二磊晶硅-锗-碳层的该第二化学式至少包括高于2摩尔百分比的碳；形成一硅覆盖层；形成一绝缘层；以及形成一闸极结构邻近于该第一井与该第二井。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：
根据本发明提出一种微电子元件，至少包括：一硅基材，具有不同的掺质特性的第一井与第二井；一第一应变硅-锗-碳层邻近于第一井，其中此第一应变硅-锗-碳层具有第一化学式；以及一第二应变硅-锗-碳层邻近于第二井，其中此第二应变硅-锗-碳层具有第二化学式，且第二化学式不同于第一化学式。
依照本发明一较佳实施例，第一应变硅-锗-碳层的化学式至少包括高于20摩尔百分比的锗以及低于2摩尔百分比的碳，且第二应变硅-锗-碳层的化学式至少包括高于2摩尔百分比的碳以及低于20摩尔百分比的锗。
根据本发明的目的，提出一种微电子元件的制造方法，至少包括：形成一硅基材，其中此硅基材包括具有不同的掺质特性的第一井与第二井；形成一第一磊晶硅-锗-碳层邻近于第一井，其中此第一磊晶硅-锗-碳层具有第一化学式；以及形成一第二磊晶硅-锗-碳层邻近于第二井，其中此第二磊晶硅-锗-碳层具有第二化学式，且第二化学式不同于第一化学式。
依照本发明一较佳实施例，上述的第一磊晶硅-锗-碳层的第一化学式至少包括高于20摩尔百分比的锗，且第二磊晶硅-锗-碳层的第二化学式至少包括高于2摩尔百分比的碳。
借由上述技术方案，本发明微电子元件及其制造方法至少具有下列优点：
1、本发明的微电子元件，其具混合应变通道，可改善具不同型式的通道的元件性能，从而更加适于实用。
2、本发明的微电子元件的制造方法，其可形成混合应变通道，而可有效提升具不同型式的通道的元件性能，从而更加适于实用。
综上所述，本发明特殊结构的微电子元件及其制造方法，其具混合应变通道，可改善具不同型式的通道的元件性能。其具有上述诸多的优点及实用价值，并在同类产品及制造方法中未见有类似的设计及方法公开发表或使用而确属创新，其不论在产品以及制造方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的微电子元件及其制造方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是依照本揭露的各方面的一种微电子元件的一实施例的至少一部分在制作的中间阶段的剖面图。
图2是图1的元件在一后续制作阶段的剖面图。
图3是图2的元件在一后续制作阶段的剖面图。
图4是图3的元件在一后续制作阶段的剖面图。
图5是图4的元件在一后续制作阶段的剖面图。
图6是图3或图5的元件在一后续制作阶段的剖面图。
图7是图6的元件在一后续制作阶段的剖面图。
图8是图7的元件在一后续制作阶段的剖面图。
图9是依照本揭露的各方面的一种集成电路的一实施例的至少一部分的剖面图。
100：微电子元件                      101：基材
102a：掺杂井区                       102b：掺杂井区
104：隔离结构                        206a：应变层
208b：硬罩幕                         306b：应变层
308a：硬罩幕                         406：层
406a：部分                           406b：部分
408b：硬罩幕                         506a：应变层
508a：硬罩幕                         710：覆盖层
712：绝缘层                          714：闸极结构
812a：绝缘结构                       812b：绝缘结构
816a：间隙壁                         816b：间隙壁
818：源极与汲极                      820：通道区
922：集成电路                        924：微电子元件
926：内连线                          928：介电层
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的微电子元件及其制造方法其具体实施方式、结构、方法、制造方法、加工方法、步骤、特征及其功效，详细说明如后。
以下的说明提供许多实施各种实施例的不同特征的不同实施例或例子。以下所描述的组成或安排的特定例子仅是用以简化本揭露。这些实施例或例子仅是用以举例说明，而非用以限制本发明。其次，本揭露在各个例子中，可能重复使用图示标号及/或文字，这类的重复的目的是用以使本揭露更加简化与清楚，其本身并非用以规定在以下所述的各种实施例及/或架构之间的关系。再者，在说明书中，第一特征形成在邻近于第二特征，所产生的结果可能包括：第一特征与第二特征直接接触的实施例；以及额外的特征可能形成在介于第一特征与第二特征之间，如此一来第一特征与第二特征可能不是直接接触。
除非明确说明，否则加入材料层时，可利用至少包括化学气相沉积(CVD)、电浆增益化学气相沉积(PECVD)、原子层沉积(ALD)、物理层沉积、溅镀、旋转涂布、及/或其他形成加入层的制程。除非明确说明，否则移除材料层时，可利用至少包括化学机械研磨(CMP)、湿式蚀刻、干式蚀刻、及/或其他移除制程。掺杂可利用至少包括植入、临场(In-situ)成长、及/或其他加入掺质的制程。
请参阅图1所示，是依照本揭露的各方面的一种微电子元件100的一实施例的至少一部分在制作的中间阶段的剖面图。在一实施例中，可将此元件制作在基材101上，其中基材101具有掺杂井区102a与掺杂井区102b。基材101可至少包括硅、单晶硅、砷化镓、及/或其他材料。不同的掺杂井区102a与掺杂井区102b可至少包括基材与在两不同区中一或多种掺质的两不同数量的任意组合。在一实施例中，不同的掺杂井区可至少包括作为n型区的掺杂井区102a以及作为p型区的掺杂井区102b，其中p型区表示利用配方，例如硼所作的掺杂，n型区表示利用配方，例如砷及/或磷所作的掺杂。在其他实施例中，不同的掺杂井区可至少包括作为p+型区的掺杂井区102a以及作为p++型区的掺杂井区102b，其中p+型区表示利用配方，例如硼所作的高额掺杂，p++型区表示利用配方，例如硼所作的非常高额掺杂。井区的制作在此技术领域中为已知技术，在此技术领域中具有通常知识者可了解到，对于特定元件需要不同井区的特定组合。
在一实施例中，可利用隔离结构104来分开掺杂井区102a与掺杂井区102b。隔离结构104可至少包括介电材料，例如氧化硅(SiO2)、氮化硅(Si3N4)、及/或其他低介电常数介电质或电性绝缘材料。制作隔离结构104时，可利用的方法至少包括硅的区域氧化法(LOCOS)、浅沟渠隔离法(STI)、及/或其他方法。
请参阅图2与图3所示，是一种制作应变通道的方法，其中此应变通道与不同类型的掺杂区一起运作。请参照图2，藉由在掺杂井区102b上形成硬罩幕208b，并使另一掺杂井区102a保持未受到覆盖的状态下，制作第一个应变层206a。硬罩幕208b可至少包括氮化硅、氮氧化硅、及/或其他沉积层及/或植入有抵抗力的材料。
在一实施例中，应变层206a的制作可至少包括在基材101的未受到硬罩幕208b覆盖的区域中，进行选择性磊晶成长(Selective EpitaxialGrowth；SEG)，在此例子中未受到硬罩幕208b覆盖的基材101区域包括掺杂井区102a。应变层206a可利用硅烷(Silane)及/或二硅乙烷(Disilane)、锗烷(Germane)、甲烷(Methane)、及蚀刻剂，例如以氢氯酸作为试剂。待应变层206a形成后，可移除硬罩幕208b。若实施例包含隔离结构104，则硬罩幕208b的材料与隔离结构104的材料可不同，以利在后续步骤中选择性移除及/或其他处理的进行。
图3是图2的一后续步骤，其中第二个硬罩幕308a形成于第一应变层206a上。硬罩幕308a的架构可与图2的硬罩幕208b的架构类似。硬罩幕308a可使选择性磊晶成长的第二个应变层306b邻近于掺杂井区102b。在一实施例中，应变层306b的材质为硅-锗-碳化合物，且制作此应变层306b时，可利用硅烷及/或二硅乙烷、锗烷、甲烷、及蚀刻剂，例如以氢氯酸作为试剂。待应变层306b形成后，可移除硬罩幕308a。
在一些实施例中，应变层206a与应变层306b可由三元素，至少包括硅、锗以及碳依公式所组成，此公式可例如根据下列化学式：
Si1-x-yGexCy。                                (1)
然而，事实上，此一三元素层实质上至少包括三种元素，但并不排除加入其他元素的成分，这些其他元素可为掺质或所需配方。三元素的应变层206a与应变层306b亦可至少包括利用任何后续处理，例如植入掺杂来形成源极与汲极，所加入或移除的配方。此外，一三元素层实质上可至少包括二种元素，而使此三元素层当作是一双元素层，举例而言，仅具有微量的碳的硅-锗-碳化合物，其中在化学式(1)中的y几乎为零，而实质上只留下Si1-xGex。此种类型的公式可使针对增加微量第三元素的对应量的制程修正更加容易进行，反之，仅使用简单的双元素层可能需要重新设计制程与机台，来达成增加这类微量元素的效果。然而，当制程及/或机台适当时，也可以使用双元素层。
在一实施例中，三元素的应变层206a为硅-锗-碳化合物成长在n型的掺杂井区102a上(在本例子中)，锗成分可约占20至30摩尔百分比。应用在化学式(1)中，x应至少为y的十倍，例如：
Si0.74Ge0.25C0.01。
当y接近于零的情况下，成分实质为Si1-xGex。在这些实施例中，x大于y的十倍，硅-锗-碳所构成的应变层206a的晶格常数高于下方基材101的掺杂井区102a的晶格常数，而在硅-锗-碳所构成的应变层206a中形成压缩应变。
在一实施例中，三元素的应变层306b是一硅-锗-碳层成长在掺杂井区102b上(在本例子中)，其中碳含量可约为2至3摩尔百分比。应用在化学式(1)中，x应小于y的十倍，例如：
Si0.875Ge0.1C0.025。
当x接近于零的情况下，成分实质为Si1-yCy。在这些实施例中，x小于y的十倍，硅-锗-碳所构成的应变层306b的晶格常数低于下方基材101的p型掺杂井区102b的晶格常数，而在硅-锗-碳所构成的应变层306b中形成拉伸应变。
为了成为不同的化学式，三元素的应变层206a与三元素的应变层306b应具有不同的晶格常数。在一实施例中，三元素的应变层206a可至少包括硅-锗-碳，其中碳浓度少于十倍的锗浓度；且三元素的应变层306b可由硅-锗-碳所构成，其中碳浓度大于十倍的锗浓度。在另一实施例中，三元素的应变层206a实质上可至少包括硅-锗，且三元素的应变层306b实质上可至少包括硅-碳。
在一些实施例中，可进一步处理选择性磊晶成长的三元素应变层206a与应变层306b，以在硬罩幕208b与硬罩幕308a位于适当位置时、经移除后或上述状况的组合下，来增加及/或移除配方。一种增加配方的制程可至少包括植入。可利用牺牲层，例如氧化硅，来防止植入所造成的表面损坏。一种移除配方的制程可至少包括使用过滤剂或过滤层。
请参阅图4与图5所示，是另一种制作应变通道的方法，其中此应变通道是与如同图1所揭露的不同型式的掺杂区一起运作。可了解的一点是，上述根据图2与图3所讨论的步骤可应用在一些元件上，而下列根据图4与图5所讨论的步骤可应用在与上述元件位于同一片晶圆上的其他元件上。
请参阅图4所示，层406可形成于掺杂井区102a与掺杂井区102b上。制作层406时可利用至少包括选择性磊晶成长、非选择性磊晶成长及/或其他方法。在本实施例中，层406包括硅、锗以及碳等三元素。
层406形成后，利用硬罩幕408b覆盖住掺杂井区102b以及层406的一部分406b，并暴露出部分406a。硬罩幕408b可至少包括氮化硅、氮氧化硅、及/或其他沉积层及/或植入有抵抗力的材料。若此实施例包含隔离结构104，则硬罩幕408b的材料与隔离结构104的材料可不同，以利在后续步骤中选择性移除及/或其他处理的进行。
当硬罩幕408b位于适当位置时，可进行后续的处理，以对层406的部分406a增加配方或从部分406a移除配方，藉以产生所需的化学式，进而获得特定的晶格结构。举例而言，可植入更多或不同的材料，因而将层406的部分406a改变成类似于以上所述的三元素应变层206a。在一实施例，三元素的应变层206a是由硅-锗-碳所构成，且植入的配方可至少包括锗。亦可使用牺牲层，例如氧化硅，来防止植入所造成的表面伤害。在另一实施例中，一种从层406的部分406a中移除配方的制程至包括使用过滤剂或过滤层。待三元素的应变层形成后，即可移除硬罩幕408b，此时层406的部分406a形成应变层506a，如图5所示。
请参阅图5所示，硬罩幕508a覆盖住掺杂井区102a与三元素的应变层506a，并同时使另一个掺杂井区102b与部分406b暴露出。硬罩幕508a至少包括氮化硅、氮氧化硅及/或其他沉积层及/或植入有抵抗力的材料。若此实施例包含隔离结构104，则硬罩幕508a的材料与隔离结构104的材料可不同，以利在后续步骤中选择性处理的进行。对部分406b增加配方或从部分406b移除配方的后续处理，可用以产生所需的化学式，而在部分406b中获得特定的晶格结构，因此将部分406b改变成类似于三元素应变层306b，其中形成的应变层不同于前一段所述的三元素应变层506a。
一种增加配方的制程可至少包括植入。在一实施例，三元素的应变层是由硅-锗-碳所构成，且植入的配方可至少包括碳。可利用牺牲层，例如氧化硅，来防止植入所造成的表面损坏。一种移除配方的制程可至少包括使用过滤剂或过滤层。待三元素的应变层形成后，即可移除硬罩幕508a。虽然此实施例是先处理部分406a，然在此领域中具有通常知识者将可了解，可利用硬罩幕508a覆盖部分406a，而先处理部分406b。在其他的实施例中，可至少包括不同的处理方式，例如可形成或移除硬罩幕408b与硬罩幕508a超过一次。在又一些实施例中，可至少包括同时对部分406a与部分406b作用的制程或媒介物。
请参阅图6所示，是可利用参照图2与图3或图4与图5所描述的方法来加以制作的一种实施例。形成具一种化学式的第一个三元素的应变层206a(类似于图5的应变层506a)于掺杂井区102a上，以及形成具不同于应变层206a的化学式的第二个三元素的应变层306b另一个掺杂井区102b上。
请参阅图7所示，是后续处理的剖面示意图，在此后续处理中，利用覆盖层710及/或绝缘层712覆盖在三元素的应变层206a与应变层306b上。覆盖层710可至少包括硅。绝缘层712可至少包括氧化硅。在一些实施例中，覆盖层710可帮助降低三元素的应变层206a与应变层306b与后续形成的绝缘层712之间的应力。在一实施例中，覆盖层710的材质为硅，而绝缘层712的材质为氧化硅，因此覆盖层710可作为绝缘层712的硅的来源。在一些实施例中，覆盖层710可防止三元素的应变层206a与应变层306b产生因外界环境所引发的不受欢迎的氧化。然而，这样的氧化可能不会发生在这些实施例中，因为基材并没有与氧化合的大气接触。
在一晶体管实施例中，可形成多个闸极结构714于绝缘层712上。其中，闸极结构714的制作在此技术中为已知。闸极结构714的材料可至少包括掺杂或未掺杂的硅或多晶硅，且覆盖有导电材料，例如钨、铝、铜、例如硅化钨等合金、或者其他任何导电、半导体材料或这些材料的组合。图7所示的闸极结构714为一单层结构，而本发明并未排除多重层的组成。在一实施例中，掺杂井区102a为n型通道金氧半导体，掺杂井区102b为p型通道金氧半导体，且闸极结构714则位于掺杂井区102a与掺杂井区102b上，而形成互补式金氧半导晶体管。在另一实施例中，制作闸极结构714时可利用罩幕，其中此罩幕仅邻近于一个井区，而形成数个隔离的晶体管。
请参阅图8所示，是进一步的处理的剖面示意图，其中可形成绝缘结构812a/绝缘结构812b以及间隙壁816a/间隙壁816b围绕着闸极结构714。绝缘结构812a/绝缘结构812b与间隙壁816a/间隙壁816b的制作在此技术领域中为已知。绝缘结构812a/绝缘结构812b的宽度可实质相似于闸极结构714的宽度，如绝缘结构812a，或者实质相似于间隙壁816b的宽度，如绝缘结构812b。间隙壁816a/间隙壁816b可至少包括一或多层的氧化硅、氮化硅、氮氧化硅及/或其他材料。当进行后续处理以移除绝缘结构812a/绝缘结构812b的至少一部分时，如同绝缘结构812b所示，间隙壁816a/间隙壁816b可单独或一起用来作为罩幕。
在一实施例中，间隙壁816a/间隙壁816b可作为将掺质，例如硼、磷、砷及/或其他材料，植入基材101的掺杂井区102a与掺杂井区102b、应变层206a与应变层306b、以及覆盖层710中，以形成源极与汲极818以及通道区820时的罩幕。在另一实施例中，可利用光阻罩幕来将掺质仅植入特定的井区中。可利用扩散、回火(Annealing)、及/或任何其他电性活化制程，来获得所需的掺杂形状。在一些实施例中，源极与汲极818可不具有相似的几何形状或组成。举例而言，源极与汲极818的厚度与掺杂井区102a、掺杂井区102b、应变层206a、应变层306b以及覆盖层710所可能扩散的总量有关，或者与源极与汲极818与闸极结构714所可能扩散的宽度有关。在一实施例中，可在间隙壁816a形成前，但是在绝缘结构812a形成后，进行源极与汲极818的植入，以形成较窄的通道区820。
请参阅图9所示，是集成电路922的剖面示意图，其中先前所述的微电子元件100可应用在集成电路922中。举例而言，集成电路922包括复数个微电子元件924，这些微电子元件924的其中一者或多者可实质相似于图8所示的微电子元件100。
集成电路922亦可包括内连线926，其中内连线926沿着及/或穿过一或多层介电层928而延伸至微电子元件924。内连线926可至少包括钨、铝、铜、及/或其他材料。内连线926可更至少包括阻障金属层介于内连线材料主体与介电层928之间。其中，此阻障金属层可至少包括钽、钛、氮化钛、钨、硅化钨、氮化钨、氮硅化钽及/或其他合适的材料。介电层928可至少包括氧化硅、掺杂碳的氧化硅、掺杂氟的氧化硅、氟硅玻璃(FSG)、硼磷硅玻璃(BPSG)、旋涂玻璃(SOG)及/或任何其他低介电常数材料。
因此，本揭露提供一种制造微电子元件的方法，此方法包括形成具有不同化学式的第一三元素应变层与第二三元素应变层于不同掺杂的基材上。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (16)

1、一种微电子元件，其特征在于其至少包括：
一硅基材，具有不同的复数个掺质特性的一第一井与一第二井；
一第一应变硅-锗-碳层邻近于该第一井，其中该第一应变硅-锗-碳层具有一第一化学式；以及
一第二应变硅-锗-碳层邻近于该第二井，其中该第二应变硅-锗-碳层具有一第二化学式，且该第二化学式不同于该第一化学式。
2、根据权利要求1所述的微电子元件，其特征在于其中所述的具有不同的该些掺质特性的该第一井与该第二井由至少一隔离结构所分隔。
3、根据权利要求2所述的微电子元件，其特征在于其中所述的隔离结构是一浅沟渠结构。
4、根据权利要求1所述的微电子元件，其特征在于其中所述的掺质特性的一第一掺质特性为n型，且一第二掺质特性为p型。
5、根据权利要求1所述的微电子元件，其特征在于其中所述的第一应变硅-锗-碳层的化学式至少包括高于20摩尔百分比的锗以及低于2摩尔百分比的碳。
6、根据权利要求1所述的微电子元件，其特征在于其中所述的第二应变硅-锗-碳层的化学式至少包括高于2摩尔百分比的碳以及低于20摩尔百分比的锗。
7、根据权利要求1所述的微电子元件，其特征在于其更至少包括一硅覆盖层邻近于该第一应变硅-锗-碳层与该第二应变硅-锗-碳层。
8、根据权利要求7所述的微电子元件，其特征在于其更至少包括一绝缘层邻近于该硅覆盖层。
9、根据权利要求1所述的微电子元件，其更至少包括：
一第一闸极结构邻近于该第一井；以及
一第二闸极结构邻近于该第二井。
10、根据权利要求1所述的微电子元件，其特征在于其中所述的第一应变硅-锗-碳层与该第二应变硅-锗-碳层的化学式至少包括实质等于20至30摩尔百分比的锗。
11、根据权利要求1所述的微电子元件，其特征在于其中所述的第一应变硅-锗-碳层与该第二应变硅-锗-碳层的化学式至少包括实质等于2至3摩尔百分比的碳。
12、一种微电子元件的制造方法，其特征在于其至少包括：
形成一硅基材，其中该硅基材包括具有不同的复数个掺质特性的一第一井与一第二井；
形成一第一磊晶硅-锗-碳层邻近于该第一井，其中该第一磊晶硅-锗-碳层具有一第一化学式；以及
形成一第二磊晶硅-锗-碳层邻近于该第二井，其中该第二磊晶硅-锗-碳层具有一第二化学式，且该第二化学式不同于该第一化学式。
13、根据权利要求12所述的微电子元件的制造方法，其特征在于其中所述的具有该第一化学式的该第一磊晶硅-锗-碳层直接形成在该第一井的上表面。
14、根据权利要求12所述的微电子元件的制造方法，其特征在于其中所述的具有该第二化学式的该第二磊晶硅-锗-碳层直接形成在该第二井的上表面。
15、根据权利要求12所述的微电子元件的制造方法，其特征在于其更至少包括形成一硬罩幕于该第一井与该第二井的一者上。
16、根据权利要求12所述的微电子元件的制造方法，其特征在于其中所述的该第一井的掺质特性为n型，该第二井的掺质特性为p型，且该微电子元件的制造方法更至少包括：
利用一浅沟渠制程形成复数个隔离区位于该硅基材的上部中；
形成至少一硬罩幕于该第一井与该第二井的一者上，藉以选择性地形成该第一磊晶硅-锗-碳层位于该第一井上以及该第二磊晶硅-锗-碳层位于该第二井上，其中该第一磊晶硅-锗-碳层的该第一化学式至少包括高于20摩尔百分比的锗，且该第二磊晶硅-锗-碳层的该第二化学式至少包括高于2摩尔百分比的碳；
形成一硅覆盖层；
形成一绝缘层；以及
形成一闸极结构邻近于该第一井与该第二井。
CN200510051002.4A 2004-08-19 2005-02-25 微电子元件及其制造方法 Pending CN1738049A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/922,087 2004-08-19
US10/922,087 US7145166B2 (en) 2004-08-19 2004-08-19 CMOSFET with hybrid strained channels

Publications (1)

Publication Number Publication Date
CN1738049A true CN1738049A (zh) 2006-02-22

Family

ID=35908830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510051002.4A Pending CN1738049A (zh) 2004-08-19 2005-02-25 微电子元件及其制造方法

Country Status (4)

Country Link
US (2) US7145166B2 (zh)
CN (1) CN1738049A (zh)
SG (1) SG120213A1 (zh)
TW (1) TWI256731B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859771A (zh) * 2010-05-07 2010-10-13 清华大学 一种具有应变沟道的cmos器件结构及其形成方法
CN103367154A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060038293A1 (en) * 2004-08-23 2006-02-23 Rueger Neal R Inter-metal dielectric fill
KR100571419B1 (ko) * 2004-12-23 2006-04-14 동부아남반도체 주식회사 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법
US7947546B2 (en) * 2005-10-31 2011-05-24 Chartered Semiconductor Manufacturing, Ltd. Implant damage control by in-situ C doping during SiGe epitaxy for device applications
US20080206965A1 (en) * 2007-02-27 2008-08-28 International Business Machines Corporation STRAINED SILICON MADE BY PRECIPITATING CARBON FROM Si(1-x-y)GexCy ALLOY
US7547641B2 (en) * 2007-06-05 2009-06-16 International Business Machines Corporation Super hybrid SOI CMOS devices
US8690065B2 (en) 2007-08-15 2014-04-08 Nxp B.V. Secure storage of a codeword within an integrated circuit
US8017489B2 (en) * 2008-03-13 2011-09-13 International Business Machines Corporation Field effect structure including carbon alloyed channel region and source/drain region not carbon alloyed
US8294222B2 (en) 2008-12-23 2012-10-23 International Business Machines Corporation Band edge engineered Vt offset device
US8361867B2 (en) * 2010-03-19 2013-01-29 Acorn Technologies, Inc. Biaxial strained field effect transistor devices
US8629426B2 (en) * 2010-12-03 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain stressor having enhanced carrier mobility manufacturing same
US9536746B2 (en) * 2014-03-13 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Recess and epitaxial layer to improve transistor performance
US9419138B2 (en) 2014-09-29 2016-08-16 International Business Machines Corporation Embedded carbon-doped germanium as stressor for germanium nFET devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1253648A1 (en) * 2000-10-19 2002-10-30 Matsushita Electric Industrial Co., Ltd. P-channel field-effect transistor
US6844227B2 (en) * 2000-12-26 2005-01-18 Matsushita Electric Industrial Co., Ltd. Semiconductor devices and method for manufacturing the same
US6482705B1 (en) * 2001-04-03 2002-11-19 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having a MOSFET with an amorphous SiGe gate electrode and an elevated crystalline SiGe source/drain structure and a device thereby formed
JP3647777B2 (ja) * 2001-07-06 2005-05-18 株式会社東芝 電界効果トランジスタの製造方法及び集積回路素子
US6621131B2 (en) 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US6703271B2 (en) * 2001-11-30 2004-03-09 Taiwan Semiconductor Manufacturing Company Complementary metal oxide semiconductor transistor technology using selective epitaxy of a strained silicon germanium layer
US6630714B2 (en) * 2001-12-27 2003-10-07 Kabushiki Kaisha Toshiba Semiconductor device formed in semiconductor layer arranged on substrate with one of insulating film and cavity interposed between the substrate and the semiconductor layer
US6492216B1 (en) * 2002-02-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Method of forming a transistor with a strained channel
US6627515B1 (en) * 2002-12-13 2003-09-30 Taiwan Semiconductor Manufacturing Company Method of fabricating a non-floating body device with enhanced performance
US6943407B2 (en) * 2003-06-17 2005-09-13 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof
US6919258B2 (en) * 2003-10-02 2005-07-19 Freescale Semiconductor, Inc. Semiconductor device incorporating a defect controlled strained channel structure and method of making the same
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7382023B2 (en) * 2004-04-28 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fully depleted SOI multiple threshold voltage application

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859771A (zh) * 2010-05-07 2010-10-13 清华大学 一种具有应变沟道的cmos器件结构及其形成方法
CN103367154A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN103367154B (zh) * 2012-03-31 2016-03-16 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法

Also Published As

Publication number Publication date
TWI256731B (en) 2006-06-11
TW200608570A (en) 2006-03-01
US20070093046A1 (en) 2007-04-26
US20060038199A1 (en) 2006-02-23
SG120213A1 (en) 2006-03-28
US7145166B2 (en) 2006-12-05
US7528044B2 (en) 2009-05-05

Similar Documents

Publication Publication Date Title
CN1738049A (zh) 微电子元件及其制造方法
CN1293637C (zh) 具有应变沟道的互补式金属氧化物半导体及其制作方法
CN100345280C (zh) 具有晶格不相称区的变形沟道晶体管结构及其制造方法
CN100345308C (zh) 半导体元件及其制造方法
CN1274018C (zh) 半导体器件的制造方法
CN2793924Y (zh) 半导体装置
CN1191637C (zh) 金属氧化物半导体场效应管半导体器件及其制造方法
CN1291499C (zh) 用于双栅极逻辑器件的中间制品及其制造方法
CN1881590A (zh) 半导体器件和半导体器件的制造方法
CN1870295A (zh) 半导体器件及其制造方法
CN1797786A (zh) 半导体元件及其制造方法
CN1790638A (zh) 具有区域化应力结构的金属氧化物半导体的场效晶体管
CN1767157A (zh) 微机电元件及其制造方法与p型沟道晶体管的制造方法
CN1797743A (zh) 具有完全硅化闸电极的拉伸型通道cmos装置及其形成方法
CN1574395A (zh) 用于提高mos性能的引入栅极的应变
CN1866524A (zh) 半导体器件及其制造方法
CN1825625A (zh) 具混成应变诱导层的应变晶体管及其形成方法
CN1449034A (zh) 具有铜布线的半导体器件
CN1822392A (zh) 半导体器件
CN1505155A (zh) 半导体器件及其制造方法
CN1770452A (zh) 静电放电防护装置与其制造方法
CN101030541A (zh) 半导体晶体管元件及其制作方法
CN1691325A (zh) 半导体电路及其制作方法
CN1702866A (zh) 半导体器件
CN1862832A (zh) 高压半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication