CN101859771A - 一种具有应变沟道的cmos器件结构及其形成方法 - Google Patents
一种具有应变沟道的cmos器件结构及其形成方法 Download PDFInfo
- Publication number
- CN101859771A CN101859771A CN 201010171859 CN201010171859A CN101859771A CN 101859771 A CN101859771 A CN 101859771A CN 201010171859 CN201010171859 CN 201010171859 CN 201010171859 A CN201010171859 A CN 201010171859A CN 101859771 A CN101859771 A CN 101859771A
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- pmos
- nmos
- drain area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 174
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000000137 annealing Methods 0.000 claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims description 56
- 238000002347 injection Methods 0.000 claims description 27
- 239000007924 injection Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 13
- 229910052732 germanium Inorganic materials 0.000 claims description 11
- 229910052718 tin Inorganic materials 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 125000004432 carbon atom Chemical group C* 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提出一种具有应变沟道的CMOS器件结构及其形成方法。该CMOS结构包括衬底，和形成在衬底之上的NMOS结构和PMOS结构，其中，NMOS结构的源漏区上层中有第一材料应变层，NMOS结构的沟道区下有第二材料应变层，PMOS结构的源漏区上层中有第二材料应变层，PMOS结构的沟道区下有第一材料应变层，其中，第一材料应变层和第二材料应变层是由一次退火形成的。本发明实施例通过一次退火同时在NMOS器件和PMOS器件的沟道区及源漏区同时引入所需要的应变，不仅能够提高载流子迁移率，改善CMOS器件的性能，还可以节省制造成本。
Description
技术领域
本发明涉及半导体设计及制造技术领域，特别涉及一种具有应变沟道的CMOS器件结构及其形成方法。
背景技术
目前，应变硅技术已经成为集成电路领域一项能够确实提高晶体管性能的技术。它能够提高载流子的迁移率进而提高晶体管性能，再进一步提高集成电路的各项性能。众所周知，在NMOS沟道里引入张应变，在PMOS沟道里引入压应变均可以增加载流子迁移率，进而提高晶体管性能。而在沟道中引入应变的方式也层出不穷，主要来说有两种：1、通过在硅衬底上外延弛豫锗硅缓冲层(buffer)层，之后外延应变硅实现沟道应变的引入；2、通过选择性外延技术在源漏区生长锗硅，实现在沟道区引入应变。而这两种实现方法，均涉及到外延工艺，工艺过程较复杂，因此还有待于改进。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，提出了一种CMOS器件结构及其形成方法。
为达到上述目的，本发明一方面提出一种具有应变沟道的CMOS器件结构，包括：衬底；和形成在所述衬底之上的NMOS结构和PMOS结构，以及所述NMOS结构和PMOS结构之间的隔离结构，其中，所述NMOS结构的源漏区上层中有第一材料应变层，所述NMOS结构的沟道区下有第二材料应变层，所述PMOS结构的源漏区上层中有第二材料应变层，所述PMOS结构的沟道区下有第一材料应变层，其中，所述第一材料应变层和所述第二材料应变层是由一次退火形成的。
在本发明的一个实施例中，还提出了一种具有应变沟道的CMOS器件结构的形成方法，包括以下步骤：提供衬底；在所述衬底中形成NMOS器件区和PMOS器件区，及相应的隔离结构；在所述衬底之上形成阻挡层；在所述阻挡层之上形成第一掩膜层，刻蚀所述第一掩膜层并注入第二材料以在所述NMOS器件区的沟道区下形成第二材料注入层；去除所述第一掩膜层，并在所述阻挡层之上形成第二掩膜层，刻蚀所述第二掩膜层并注入第一材料以在所述NMOS器件区的源漏区上层中形成第一材料注入层；去除所述第二掩膜层，并在所述阻挡层之上形成第三掩膜层，刻蚀所述第三掩膜层并注入第二材料以在所述PMOS器件区的源漏区上层中形成第二材料注入层；去除所述第三掩膜层，并在所述阻挡层之上形成第四掩膜层，刻蚀所述第四掩膜层并注入第一材料以在所述PMOS器件区的沟道区下形成第一材料注入层；去除所述第四掩膜层，并进行退火以在所述NMOS器件区的源漏区上层中和所述PMOS器件区的沟道区下分别形成第一材料应变层，及在所述NMOS器件区的沟道区下和所述PMOS器件区的源漏区上层中分别形成第二材料应变层；和去除所述阻挡层，并分别形成NMOS器件和PMOS器件的栅极、源极和漏极。
本发明实施例通过一次退火同时在NMOS器件和PMOS器件的沟道区及源漏区同时引入所需要的应变，不仅能够提高载流子迁移率，改善CMOS器件的性能，还可以节省制造成本。
本发明另一方面提出了一种具有应变沟道的CMOS器件结构的形成方法，包括以下步骤：提供衬底；在所述衬底中形成NMOS器件区和PMOS器件区，及相应的隔离结构；在所述衬底之上形成第一阻挡层；在所述第一阻挡层之上形成第一掩膜层，并刻蚀所述第一掩膜层以暴露所述NMOS器件区的沟道区和所述PMOS器件区的源漏区；在所述PMOS器件区的源漏区及所述第一阻挡层之上再形成第二阻挡层；对所述NMOS器件区的沟道区和所述PMOS器件区的源漏区进行第二材料注入以在所述NMOS器件区的沟道区下和所述PMOS器件区的源漏区上层中形成第二材料注入层；去除所述第一掩膜层和第二阻挡层，并在所述第一阻挡层之上形成所述第二掩膜层，并刻蚀所述第二掩膜层以暴露所述NMOS器件区的源漏区和所述PMOS器件区的沟道区；在所述NMOS器件区的源漏区及所述第一阻挡层之上再形成第三阻挡层；对所述NMOS器件区的源漏区和所述PMOS器件区的沟道区进行第一材料注入以在所述NMOS器件区的源漏区上层中和所述PMOS器件区的沟道区下形成第一材料注入层；去除所述第三阻挡层和第二掩膜层，并进行退火以在所述NMOS器件区的源漏区上层中和所述PMOS器件区的沟道区下分别形成第一材料应变层，及在所述NMOS器件区的沟道区下和所述PMOS器件区的源漏区上层中分别形成第二材料应变层；和去除所述第一阻挡层，并分别形成NMOS器件和PMOS器件的栅极、源极和漏极。
进一步地，在该实施例中可通过一次注入形成NMOS器件区的沟道区和PMOS器件区的源漏区的第二材料应变层，及通过一次注入形成PMOS器件区的沟道区和NMOS器件区的源漏区的第一材料应变层，因此可以进一步地节省制造成本。
本发明再一方面还提出了一种具有应变沟道的CMOS器件结构的形成方法，包括以下步骤：提供衬底；在所述衬底中形成NMOS器件区和PMOS器件区，及相应的隔离结构；淀积栅介质层以及栅极材料层；刻蚀所述栅介质层和所述栅极材料层以形成NMOS虚栅结构并暴露出NMOS的源漏区；以所述NMOS虚栅结构为掩膜对NMOS器件的源漏区进行第一材料注入以在NMOS器件的源漏区上层中形成第一材料注入层；在所述NMOS器件结构的源漏区上淀积第一掩膜层，并去除所述NMOS虚栅结构，以及对NMOS的沟道区进行第二材料注入以在NMOS器件的沟道区下形成第二材料注入层；重新形成NMOS器件结构的栅堆叠；刻蚀所述栅介质层和所述栅极材料层以形成PMOS虚栅结构并暴露出PMOS的源漏区；以所述PMOS虚栅结构为掩膜对PMOS器件的源漏区进行第二材料注入以在PMOS器件的源漏区上层中形成第二材料注入层；在所述PMOS器件结构的源漏区上淀积第二掩膜层，并去除所述PMOS虚栅结构，以及对PMOS的沟道区进行第一材料注入以在PMOS器件的沟道区下形成第一材料注入层；重新形成PMOS器件结构的栅堆叠，并去除所述第一掩膜层和第二掩膜层；和进行退火以在所述NMOS器件区的源漏区上层中和所述PMOS器件区的沟道区下分别形成第一材料应变层，及在所述NMOS器件区的沟道区下和所述PMOS器件区的源漏区上层中分别形成第二材料应变层。
在该实施例中，可通过后栅工艺使得NMOS结构的栅堆叠与PMOS结构中栅堆叠结构和/或材料不同，从而可以采用更加适合NMOS或PMOS的结构或材料，进一步改善器件性能。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的具有应变沟道的CMOS器件结构图；
图2-9为本发明实施例一的具有应变沟道的CMOS器件结构的形成方法中间步骤示意图；
图10-15为本发明实施例二的具有应变沟道的CMOS器件结构的形成方法中间步骤示意图；
图16-19为本发明实施例三的具有应变沟道的CMOS器件结构的形成方法中间步骤示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
如图1所示，为本发明实施例的具有应变沟道的CMOS器件结构图。该具有应变沟道的CMOS器件结构包括衬底100，以及形成在衬底100中的NMOS器件区200和PMOS器件区300，以及隔离结构400，其中，在本发明实施例中隔离结构400既可以是场氧隔离，也可以是STI隔离，以及形成在NMOS器件区200和PMOS器件区300内的NMOS结构和PMOS结构。在本发明的一个实施例中，衬底100可为任何含Si的半导体衬底材料，包括但不限于Si、SiGe、SOI(绝缘体上硅)或SiC等。其中，NMOS结构包括栅堆叠210，源极和漏极，在本发明实施例中栅堆叠可以为任意结构，既可以采用高k栅介质也可以采用其他氮化物或氧化物介质层，或者采用金属栅电极等等，在本发明中，该NMOS结构还包括沟道区230之下的第二材料应变层240，和源极和漏极中的第一材料应变层220，第一材料应变层220与源极和漏极220的位置基本相同，如图1所示。另外，PMOS结构包括栅堆叠310，源极和漏极，在本发明中，该PMOS结构还包括沟道区330之下的第一材料应变层340，和源极和漏极中的第二材料应变层320，其中，第二材料应变层320与源极和漏极的位置基本相同。其中，在本发明实施例中，NMOS结构的第一材料应变层220和第二材料应变层240，以及PMOS结构的第二材料应变层320和第一材料应变层340是由一次退火形成的。在本发明的一个实施例中，NMOS结构的第一材料应变层220和PMOS结构的第一材料应变层340由对衬底100注入C元素或高C含量的C复合体，如高C含量的物质如C-H复合体等，并退火形成。在本发明的另一个实施例中，NMOS结构的第二材料应变层240和PMOS结构的第二材料应变层320由对衬底100注入Ge或Sn元素，或高Ge含量的Ge复合体，或者高Sn含量的Sn复合体，如高Ge含量的物质如Ge-H复合体等，并退火形成。通过本发明实施例可对NMOS结构的沟道产生拉应力，而对PMOS结构的沟道产生压应力，从而改善CMOS器件的性能。本发明通过一次退火同时在NMOS器件和PMOS器件的沟道区及源漏区同时引入所需要的应变，不仅能够提高载流子迁移率，改善CMOS器件的性能，还可以节省制造成本。其中，NMOS结构源漏区上层中第一材料应变层220的深度小于NMOS结构沟道区下第二材料应变层240的深度，且PMOS结构源漏区上层中第二材料应变层320的深度小于PMOS结构沟道区下第一材料应变层340的深度。
在本发明的一个优选实施例中，NMOS结构的栅堆叠210与PMOS结构的栅堆叠310结构和/或材料不同，从而可以采用更加适合NMOS或PMOS的结构或材料，从而能够进一步提高CMOS器件的性能。
为了更清楚的理解本发明提出的上述半导体结构，本发明还提出了多个形成上述半导体结构的方法的实施例，需要注意的是，本领域技术人员能够根据上述半导体结构选择多种工艺进行制造，例如不同类型的产品线，不同的工艺流程等等，但是这些工艺制造的半导体结构如果采用与本发明上述结构基本相同的结构，达到基本相同的效果，那么也应包含在本发明的保护范围之内。为了能够更清楚的理解本发明，以下将具体描述形成本发明上述结构的方法及工艺，还需要说明的是，以下步骤仅是示意性的，并不是对本发明的限制，本领域技术人员还可通过其他工艺实现。
实施例一，
如图2-9所示，为本发明实施例一的具有应变沟道的CMOS器件结构的形成方法中间步骤示意图，包括以下步骤：
步骤1，提供衬底100。在本发明实施例中，衬底100可为任何含Si的半导体衬底材料，具体包括但不限于Si、SiGe、SOI(绝缘体上硅)或SiC等。
步骤2，在衬底100中形成NMOS器件区200和PMOS器件区300，及相应的隔离结构400，如图2所示。
步骤3，在衬底100之上形成阻挡层110，如图3所示。例如可在衬底100上淀积一层薄的氧化层，该氧化层可用以减少掩膜层与衬底100间的应力以及注入对衬底100的损伤。在本发明实施例中，氧化层的厚度约为10nm-50nm。
步骤4，在阻挡层110之上形成第一掩膜层120，如图4所示。在本发明的一个实施例中，第一掩膜层120可为氮化硅层，该氮化硅层的厚度约为10nm-150nm。
步骤5，刻蚀第一掩膜层120并注入第二材料，例如Ge或Sn元素，或高Ge含量的Ge复合体，或者高Sn含量的Sn复合体，如高Ge含量的物质如Ge-H复合体等，以在NMOS器件区200的沟道区230下形成第二材料注入层510，如图5所示。其中，注入Ge的能量为1KeV-80KeV，剂量为1016cm-2-1018cm-2。在该步骤中，注入Ge的能量和剂量可较高使得Ge原子注入的深度是在沟道区域的下层。
步骤6，去除第一掩膜层120，并在阻挡层110之上形成第二掩膜层130，刻蚀第二掩膜层130并注入第一材料，例如C元素或高C含量的C复合体，如高C含量的物质如C-H复合体等，以在NMOS器件区200的源漏区上层中形成第一材料注入层520，如图6所示。其中，注入C的能量为1KeV-80KeV，剂量为1014cm-2-5E1016cm-2。在本发明的一个实施例中，需要控制注入C的能量和剂量使得C原子注入的深度是在源漏区域的上层，而源漏区域下层区域无C原子注入。
步骤7，去除第二掩膜层130，并在阻挡层110之上形成第三掩膜层140，刻蚀第三掩膜层140并注入第二材料，例如Ge或Sn元素，或高Ge含量的Ge复合体，或者高Sn含量的Sn复合体，如高Ge含量的物质如Ge-H复合体等，以在PMOS器件区300的源漏区上层中形成第二材料注入层530，如图7所示。其中，注入Ge的能量为1KeV-80KeV，剂量为1016cm-2-1018cm-2。在该步骤中，需要控制注入Ge的能量和剂量使得Ge原子注入的深度是在源漏区域上层，而源漏区域下层无Ge原子注入。
步骤8，去除第三掩膜层140，并在阻挡层110之上形成第四掩膜层150，刻蚀第四掩膜层150并注入第一材料，例如C元素或高C含量的C复合体，如高C含量的物质如C-H复合体等，以在PMOS器件区300的沟道区330下形成第一材料注入层540，如图8所示。其中，注入C的能量为1KeV-80KeV，剂量为1014cm-2-5E1016cm-2。在该实施例中，注入C的能量和剂量较高使得C原子注入的深度是在沟道区域的下层。
步骤9，去除第四掩膜层150，并进行退火以在NMOS器件区200的源漏区上层形成第一材料应变层220，在PMOS器件区300的沟道区330下形成第一材料应变层340，及在NMOS器件区200的沟道区230下形成第二材料应变层240，在PMOS器件区300的源漏区上层分别形成第二材料应变层320，如图9所示。其中，在本发明的一个实施例中，可采用热退火，退火温度约为600℃-1300℃，优选为1100℃-1200℃快速热退火。当然也可以采用激光退火，实现杂质原位激活，尽量减少扩散。
步骤10，去除阻挡层110，并分别形成NMOS器件和PMOS器件的栅极、源极和漏极，如图1所示。
需要说明的是，在该实施例中步骤5-8的顺序仅是示意性的，步骤5-8中任意步骤的顺序都可调换，在此不再赘述。
本发明实施例通过一次退火同时在NMOS器件和PMOS器件的沟道区及源漏区同时引入所需要的应变，不仅能够提高载流子迁移率，改善CMOS器件的性能，还可以节省制造成本。
实施例二，
如图10-15所示，为本发明实施例二的具有应变沟道的CMOS器件结构的形成方法中间步骤示意图，包括以下步骤：
步骤1，提供衬底100，在本发明实施例中，衬底100可为任何含Si的半导体衬底材料，具体包括但不限于Si、SiGe、SOI(绝缘体上硅)或SiC等。
步骤2，在衬底100中形成NMOS器件区200和PMOS器件区300，及相应的隔离结构400。
步骤3，在衬底100之上形成第一阻挡层110。该阻挡层可包括氧化层，所述氧化层的厚度为10nm-50nm。
步骤4，在第一阻挡层110之上形成第一掩膜层1100，并刻蚀第一掩膜层1100以暴露NMOS器件区200的沟道区230和PMOS器件区300的源漏区，如图10所示。该第一掩膜层1100可为氮化硅层，氮化硅层的厚度为10nm-150nm。
步骤5，在PMOS器件区300的源漏区及第一阻挡层100之上再形成第二阻挡层1110，如图11所示。优选地，第二阻挡层1110的厚度能够使得在第二材料注入的过程中离子注入第二阻挡层1110的注入深度与沟道深度基本相同。
步骤6，对NMOS器件区200的沟道区和PMOS器件区300的源漏区进行第二材料注入，例如Ge或Sn元素，或高Ge含量的Ge复合体，或者高Sn含量的Sn复合体，如高Ge含量的物质如Ge-H复合体等，以在NMOS器件区200的沟道区下和PMOS器件区300的源漏区上层中分别形成第二材料注入层510和530，如图12所示。其中，注入Ge的能量为1KeV-80KeV，剂量为1016cm-2-1018cm-2。在该步骤中，注入Ge的能量和剂量可较高使得Ge原子注入的深度是在沟道区域的下层。
步骤7，去除第一掩膜层1100和第二阻挡层1110，并在第一阻挡层100之上形成第二掩膜层1120，并刻蚀第二掩膜层1120以暴露NMOS器件区200的源漏区和PMOS器件区300的沟道区，如图13所示。
步骤8，在NMOS器件区200的源漏区及第一阻挡层100之上再形成第三阻挡层1130，如图14所示。优选地，第三阻挡层1130的厚度能够使得在第一材料注入的过程中离子注入第三阻挡层1130的注入深度与沟道深度基本相同。
步骤9，对NMOS器件区200的源漏区和PMOS器件区300的沟道区进行第一材料注入，例如C元素或高C含量的C复合体，如高C含量的物质如C-H复合体等，以在NMOS器件区200的源漏区上层中和PMOS器件区的沟道区下形成第一材料注入层520和540，如图15所示。其中，注入C的能量为1KeV-80KeV，剂量为1014cm-2-5E1016cm-2。在该实施例中，注入C的能量和剂量较高使得C原子注入的深度是在沟道区域的下层。
步骤10，去除第三阻挡层1130和第二掩膜层1120，并进行退火以在NMOS器件区200的源漏区上层中形成第一材料应变层220，在PMOS器件区300的沟道区330下形成第一材料应变层340，及在NMOS器件区200的沟道区230下形成第二材料应变层240，在PMOS器件区300的源漏区上层中分别形成第二材料应变层320。其中，在本发明的一个实施例中，可采用热退火，退火温度约为600℃-1300℃，优选为1100℃-1200℃快速热退火。当然也可以采用激光退火，实现杂质原位激活，尽量减少扩散。
步骤11，去除第一阻挡层100，并分别形成NMOS器件和PMOS器件的栅极、源极和漏极，如图1所示。
在该实施例中可通过一次注入形成NMOS器件区的沟道区下和PMOS器件区的源漏区上层中的第二材料应变层，及通过一次注入形成PMOS器件区的沟道区下和NMOS器件区的源漏区上层中的第一材料应变层，因此可以进一步地节省制造成本。
实施例三，
如图16-19所示，为本发明实施例三的具有应变沟道的CMOS器件结构的形成方法中间步骤示意图，包括以下步骤：
步骤1，提供衬底100。
步骤2，在衬底100中形成NMOS器件区200和PMOS器件区300，及相应的隔离结构400。
步骤3，在衬底100上淀积栅介质层3100和栅极材料层3200，刻蚀出NMOS虚栅结构3300并暴露出NMOS的源漏区。例如，栅介质层3100可为氧化硅，栅极材料层3200可为多晶硅，如图16所示。
步骤4，进行NMOS管的源漏注入，并以NMOS虚栅结构3300为掩膜对NMOS器件结构的源漏区进行第一材料注入，例如C元素或高C含量的C复合体，如高C含量的物质如C-H复合体等，以在NMOS器件的源漏区上层中形成第一材料注入层520，如图17所示。在本发明的一个实施例中，需要控制注入C的能量和剂量使得C原子注入的深度是在源漏区域的上层，而源漏区域的下层区域无C原子注入。
步骤5，在NMOS器件结构的源漏区上淀积第一掩膜层3400，并去除NMOS虚栅结构3300，对NMOS的沟道区进行第二材料注入，例如Ge或Sn，以在NMOS器件的沟道区下形成第二材料注入层510，如图18所示。其中，注入Ge的能量为1KeV-80KeV，剂量为1016cm-2-1018cm-2。在该步骤中，注入Ge的能量和剂量可较高使得Ge原子注入的深度是在沟道区域的下层。
步骤6，重新形成NMOS器件结构的栅堆叠3500，如图19所示。
步骤7，重复以上步骤进行PMOS器件结构的注入以及栅堆叠的形成，即形成在PMOS器件区300的沟道区下形成第一材料注入层540和源漏区中源漏区上层中的第二材料注入层530。具体地，包括：刻蚀出PMOS虚栅结构并暴露出PMOS的源漏区；进行PMOS的源漏注入，并以PMOS虚栅结构为掩膜对PMOS器件的源漏区进行第二材料注入以在PMOS器件的源漏区中源漏区上层中形成第二材料注入层；在PMOS器件结构的源漏区上淀积第二掩膜层，并去除所述PMOS虚栅结构，以及对PMOS的沟道区进行第一材料注入以在PMOS器件的沟道区下形成第一材料注入层；重新形成PMOS器件结构的栅堆叠，并去除第一掩膜层和第二掩膜层。
步骤8，进行退火以在NMOS器件区200的源漏区上层形成第一材料应变层220，在PMOS器件区300的沟道区330下形成第一材料应变层340，及在NMOS器件区200的沟道区230下形成第二材料应变层240，在PMOS器件区300的源漏区上层分别形成第二材料应变层320。其中，在本发明的一个实施例中，可采用热退火，退火温度约为600℃-1300℃，优选为1100℃-1200℃快速热退火。当然也可以采用激光退火，实现杂质原位激活，尽量减少扩散。
在该实施例中，可通过后栅工艺使得NMOS结构的栅堆叠与PMOS结构中栅堆叠结构和/或材料不同，从而可以采用更加适合NMOS或PMOS的结构或材料，进一步改善器件性能。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。
Claims (16)
1.一种具有应变沟道的CMOS器件结构，其特征在于，包括：
衬底；和
形成在所述衬底之上的NMOS结构和PMOS结构，以及所述NMOS结构和PMOS结构之间的隔离结构，其中，所述NMOS结构的源漏区上层中有第一材料应变层，所述NMOS结构的沟道区下有第二材料应变层，所述PMOS结构的源漏区上层中有第二材料应变层，所述PMOS结构的沟道区下有第一材料应变层，其中，所述第一材料应变层和所述第二材料应变层是由一次退火形成的。
2.如权利要求1所述的具有应变沟道的CMOS器件结构，其特征在于，其中，所述第一材料应变层由对衬底注入C元素或高C含量的C复合体并退火形成。
3.如权利要求1所述的具有应变沟道的CMOS器件结构，其特征在于，其中，所述第二材料应变层由对衬底注入Ge或Sn元素，或高Ge含量的Ge复合体，或者高Sn含量的Sn复合体，并退火形成。
4.如权利要求1所述的具有应变沟道的CMOS器件结构，其特征在于，其中，所述NMOS结构源漏区上层中第一材料应变层的深度小于所述NMOS结构沟道区下第二材料应变层的深度，且所述PMOS结构源漏区上层中第二材料应变层的深度小于所述PMOS结构沟道区下第一材料应变层的深度。
5.一种具有应变沟道的CMOS器件结构的形成方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底中形成NMOS器件区和PMOS器件区，及相应的隔离结构；
在所述衬底之上形成阻挡层；
在所述阻挡层之上形成所述第一掩膜层，刻蚀所述第一掩膜层并注入第二材料以在所述NMOS器件区的沟道区下形成第二材料注入层；
去除所述第一掩膜层，并在所述阻挡层之上形成所述第二掩膜层，刻蚀所述第二掩膜层并注入第一材料以在所述NMOS器件区的源漏区上层中形成第一材料注入层；
去除所述第二掩膜层，并在所述阻挡层之上形成所述第三掩膜层，刻蚀所述第三掩膜层并注入第二材料以在所述PMOS器件区的源漏区上层中形成第二材料注入层；
去除所述第三掩膜层，并在所述阻挡层之上形成所述第四掩膜层，刻蚀所述第四掩膜层并注入第一材料以在所述PMOS器件区的沟道区下形成第一材料注入层；
去除所述第四掩膜层，并进行退火以在所述NMOS器件区的源漏区上层中和所述PMOS器件区的沟道区下分别形成第一材料应变层，及在所述NMOS器件区的沟道区下和所述PMOS器件区的源漏区上层中分别形成第二材料应变层；和
去除所述阻挡层，并分别形成NMOS器件和PMOS器件的栅极、源极和漏极。
6.如权利要求5所述的具有应变沟道的CMOS器件结构的形成方法，其特征在于，其中，所述退火的温度为600℃-1300℃。
7.如权利要求5所述的具有应变沟道的CMOS器件结构的形成方法，其特征在于，其中，所述第一材料为C元素或高C含量的C复合体，所述第二材料为Ge或Sn元素，或高Ge含量的Ge复合体，或者高Sn含量的Sn复合体。
8.一种具有应变沟道的CMOS器件结构的形成方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底中形成NMOS器件区和PMOS器件区，及相应的隔离结构；
在所述衬底之上形成第一阻挡层；
在所述第一阻挡层之上形成所述第一掩膜层，并刻蚀所述第一掩膜层以暴露所述NMOS器件区的沟道区和所述PMOS器件区的源漏区；
在所述PMOS器件区的源漏区及所述第一阻挡层之上再形成第二阻挡层；
对所述NMOS器件区的沟道区和所述PMOS器件区的源漏区进行第二材料注入以在所述NMOS器件区的沟道区下和所述PMOS器件区的源漏区上层中形成第二材料注入层；
去除所述第一掩膜层和第二阻挡层，并在所述第一阻挡层之上形成所述第二掩膜层，并刻蚀所述第二掩膜层以暴露所述NMOS器件区的源漏区和所述PMOS器件区的沟道区；
在所述NMOS器件区的源漏区及所述第一阻挡层之上再形成第三阻挡层；
对所述NMOS器件区的源漏区和所述PMOS器件区的沟道区进行第一材料注入以在所述NMOS器件区的源漏区上层中和所述PMOS器件区的沟道区下形成第一材料注入层；
去除所述第三阻挡层和第二掩膜层，并进行退火以在所述NMOS器件区的源漏区上层中和所述PMOS器件区的沟道区下分别形成第一材料应变层，及在所述NMOS器件区的沟道区下和所述PMOS器件区的源漏区上层中分别形成第二材料应变层；和
去除所述第一阻挡层，并分别形成NMOS器件和PMOS器件的栅极、源极和漏极。
9.如权利要求8所述的具有应变沟道的CMOS器件结构的形成方法，其特征在于，其中，所述退火的温度为600℃-1300℃。
10.如权利要求8所述的具有应变沟道的CMOS器件结构的形成方法，其特征在于，其中，所述第一材料为C元素或高C含量的C复合体，所述第二材料为Ge或Sn元素，或高Ge含量的Ge复合体，或者高Sn含量的Sn复合体。
11.如权利要求8所述的具有应变沟道的CMOS器件结构的形成方法，其特征在于，其中，所述第二阻挡层和第三阻挡层的厚度使得在所述第一材料或第二材料注入的过程中注入离子在此阻挡层中的注入深度与沟道深度基本相同。
12.如权利要求11所述的具有应变沟道的CMOS器件结构的形成方法，其特征在于，其中，所述NMOS器件区的源漏区上层中第一材料应变层的深度小于所述NMOS器件区的沟道区下第二材料应变层的深度，且所述PMOS器件区的源漏区上层中第二材料应变层的深度小于所述PMOS器件区的沟道区下第一材料应变层的深度。
13.一种具有应变沟道的CMOS器件结构的形成方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底中形成NMOS器件区和PMOS器件区，及相应的隔离结构；
淀积栅介质层以及栅极材料层；
刻蚀所述栅介质层和所述栅极材料层以形成NMOS虚栅结构并暴露出NMOS的源漏区；
以所述NMOS虚栅结构为掩膜对NMOS器件的源漏区进行第一材料注入以在NMOS器件的源漏区上层中形成第一材料注入层；
在所述NMOS器件结构的源漏区上淀积第一掩膜层，并去除所述NMOS虚栅结构，以及对NMOS的沟道区进行第二材料注入以在NMOS器件的沟道区下形成第二材料注入层；
重新形成NMOS器件结构的栅堆叠；
刻蚀所述栅介质层和所述栅极材料层以形成PMOS虚栅结构并暴露出PMOS的源漏区；
以所述PMOS虚栅结构为掩膜对PMOS器件的源漏区进行第二材料注入以在PMOS器件的源漏区上层中形成第二材料注入层；
在所述PMOS器件结构的源漏区上淀积第二掩膜层，并去除所述PMOS虚栅结构，以及对PMOS的沟道区进行第一材料注入以在PMOS器件的沟道区下形成第一材料注入层；
重新形成PMOS器件结构的栅堆叠，并去除所述第一掩膜层和第二掩膜层；和
进行退火以在所述NMOS器件区的源漏区上层中和所述PMOS器件区的沟道区下分别形成第一材料应变层，及在所述NMOS器件区的沟道区下和所述PMOS器件区的源漏区上层中分别形成第二材料应变层。
14.如权利要求13所述的具有应变沟道的CMOS器件结构的形成方法，其特征在于，其中，所述第一材料为C元素或高C含量的C复合体，所述第二材料为Ge或Sn元素，或高Ge含量的Ge复合体，或者高Sn含量的Sn复合体。
15.如权利要求13所述的具有应变沟道的CMOS器件结构的形成方法，其特征在于，其中，所述退火的温度为600℃-1300℃。
16.如权利要求13所述的具有应变沟道的CMOS器件结构的形成方法，其特征在于，其中，所述NMOS结构的栅堆叠与所述PMOS结构的栅堆叠结构和/或材料不同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101718590A CN101859771B (zh) | 2010-05-07 | 2010-05-07 | 一种具有应变沟道的cmos器件结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101718590A CN101859771B (zh) | 2010-05-07 | 2010-05-07 | 一种具有应变沟道的cmos器件结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101859771A true CN101859771A (zh) | 2010-10-13 |
| CN101859771B CN101859771B (zh) | 2012-03-28 |
Family
ID=42945547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101718590A Expired - Fee Related CN101859771B (zh) | 2010-05-07 | 2010-05-07 | 一种具有应变沟道的cmos器件结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101859771B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832171A (zh) * | 2011-06-13 | 2012-12-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN102903639A (zh) * | 2011-07-29 | 2013-01-30 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管、具有应力层的衬底及其形成方法 |
| CN103187447A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管结构及其制造方法 |
| CN105914207A (zh) * | 2015-02-24 | 2016-08-31 | 格罗方德半导体公司 | 用于先进沟道coms整合的方法、设备及*** |
| CN106024632A (zh) * | 2016-05-24 | 2016-10-12 | 西安电子科技大学 | 带隙改性Ge PMOS器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574252A (zh) * | 2003-06-17 | 2005-02-02 | 国际商业机器公司 | 制备场效应晶体管横向沟道的方法及场效应晶体管 |
| US20050285097A1 (en) * | 2004-06-24 | 2005-12-29 | Huiling Shang | Integration of strained Ge into advanced CMOS technology |
| CN1738049A (zh) * | 2004-08-19 | 2006-02-22 | 台湾积体电路制造股份有限公司 | 微电子元件及其制造方法 |
| US20080179680A1 (en) * | 2006-02-21 | 2008-07-31 | International Business Machines Corporation | Pseudomorphic si/sige/si body device with embedded sige source/drain |
-
2010
- 2010-05-07 CN CN2010101718590A patent/CN101859771B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1574252A (zh) * | 2003-06-17 | 2005-02-02 | 国际商业机器公司 | 制备场效应晶体管横向沟道的方法及场效应晶体管 |
| US20050285097A1 (en) * | 2004-06-24 | 2005-12-29 | Huiling Shang | Integration of strained Ge into advanced CMOS technology |
| CN1738049A (zh) * | 2004-08-19 | 2006-02-22 | 台湾积体电路制造股份有限公司 | 微电子元件及其制造方法 |
| US20080179680A1 (en) * | 2006-02-21 | 2008-07-31 | International Business Machines Corporation | Pseudomorphic si/sige/si body device with embedded sige source/drain |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832171A (zh) * | 2011-06-13 | 2012-12-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN102903639A (zh) * | 2011-07-29 | 2013-01-30 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管、具有应力层的衬底及其形成方法 |
| CN103187447A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管结构及其制造方法 |
| CN103187447B (zh) * | 2011-12-31 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管结构及其制造方法 |
| CN105914207A (zh) * | 2015-02-24 | 2016-08-31 | 格罗方德半导体公司 | 用于先进沟道coms整合的方法、设备及*** |
| CN105914207B (zh) * | 2015-02-24 | 2018-11-20 | 格罗方德半导体公司 | 用于先进沟道cmos整合的方法、设备及*** |
| CN106024632A (zh) * | 2016-05-24 | 2016-10-12 | 西安电子科技大学 | 带隙改性Ge PMOS器件及其制备方法 |
| CN106024632B (zh) * | 2016-05-24 | 2019-02-12 | 西安电子科技大学 | 带隙改性Ge PMOS器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101859771B (zh) | 2012-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100444336C (zh) | 一种p型mosfet的结构及其制作方法 | |
| CN101523608B (zh) | 包括双应力源的n沟道mosfet及其制造方法 | |
| CN100502032C (zh) | 用于不对称半导体器件性能增强的方法和设备 | |
| CN100533690C (zh) | 用于在半导体器件中增强迁移率的方法和装置 | |
| CN101256949B (zh) | 应变soi衬底的制造方法和在其上制造cmos器件的方法 | |
| KR100447492B1 (ko) | 반도체장치 및 반도체기판 | |
| CN101447512B (zh) | 具有抬高的源/漏区的mos器件 | |
| CN101859771B (zh) | 一种具有应变沟道的cmos器件结构及其形成方法 | |
| CN103094207A (zh) | 采用应力记忆技术制造半导体器件的方法 | |
| CN101847582B (zh) | 半导体结构的形成方法 | |
| US7135365B2 (en) | Method of manufacturing MOS transistors | |
| CN102339859A (zh) | Mos晶体管及其形成方法 | |
| CN103811313A (zh) | 降低外延中的图案负载效应 | |
| CN202633241U (zh) | 晶体管 | |
| CN104037083A (zh) | 一种半导体器件的制造方法 | |
| CN202948903U (zh) | 晶体管 | |
| US8686506B2 (en) | High performance devices and high density devices on single chip | |
| CN102903639A (zh) | Mos晶体管、具有应力层的衬底及其形成方法 | |
| US20110306170A1 (en) | Novel Method to Improve Performance by Enhancing Poly Gate Doping Concentration in an Embedded SiGe PMOS Process | |
| CN103794559A (zh) | 一种半导体器件及其制备方法 | |
| CN101452959B (zh) | 半导体器件及其制造方法 | |
| CN102214598B (zh) | 一种记忆浅槽隔离局部应力的mos器件栅的形成方法 | |
| CN202633240U (zh) | 晶体管 | |
| CN102956557B (zh) | 半导体器件的制作方法 | |
| JP2006229197A (ja) | ガラス上の歪シリコン上のｃｍｏｓデバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120328 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |