CN1726398A - 检验方法及检验装置 - Google Patents
检验方法及检验装置 Download PDFInfo
- Publication number
- CN1726398A CN1726398A CNA200380106057XA CN200380106057A CN1726398A CN 1726398 A CN1726398 A CN 1726398A CN A200380106057X A CNA200380106057X A CN A200380106057XA CN 200380106057 A CN200380106057 A CN 200380106057A CN 1726398 A CN1726398 A CN 1726398A
- Authority
- CN
- China
- Prior art keywords
- probe
- voltage
- electrode
- pair
- verified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2898—Sample preparation, e.g. removing encapsulation, etching
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
- G01R31/3161—Marginal testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明的检验方法从测试器(20)的多个驱动器(21)经由与各测试器(20)连接的第一、第二探针(11A、11B)对中的一个第一探针(11A)向各电极(P)施加烧结用的电压。
Description
本申请要求于2002年1 2月12日提出的在先日本申请2002-360148的优先权,其内容已包括在本申请中。
技术领域
本发明涉及利用烧结现象使探针和检验用电极间成导通状态的、对被检验体进行检验的检验方法及检验装置。
背景技术
在半导体处理工序中有多种工序,例如,对晶片状态的被检验体(例如半导体装置)的电气特性进行检验的工序,或者对封装状态的被检验体进行检验的工序等。在实施检验时,将触头(例如探针)接触到晶片的电极上。由测试器通过探针向电极施加测量信号。被检测体的电极表面上形成有电绝缘性氧化膜。因此,以往是在以预定的针压按压探针的状态下,由探针拨掉电极的氧化膜来使得探针和电极成电导通的状态。
但是,为了使在晶片上形成的器件高密度化而采用薄膜化了的电极及配线结构。在进行晶片检验时用探针取出并去掉电极P的氧化膜的方法存在损伤电极或电极底层等的危险。为了防止这样的损伤,提出了利用烧结现象除去电极的氧化膜的方法(专利文献1:日本专利申请特开2002-139542号公报(权利要求书中的权利要求1及第[0046]段))。
例如基于图2来概述专利文献1中记载的技术。如图2所示,探测卡1具有分别与晶片上的多个电极P接触的多个探针对2和分别被连接在各探针对2上的中继器3。中继器3将探针2切换连接到测试器4和烧结用电源5上。当对晶片上的被检测体的电气特性进行检验时,首先使一对探针2与各电极P接触。中继器3将一对探针2连接到烧结用电源5上。烧结用电源5向一对探针2中的一个探针2施加电压,并慢慢提高电压值。由此产生烧结现象,该现象破坏一对探针2顶端之间的氧化膜,从而一对探针2的顶端之间变成电导通状态。中继器3将一对探针2从烧结用电源5切换到测试器4一侧,并与测试器4相连接。测试器4通过一个探针2向电极P施加检验用信号,从而检验被检验体的电气特性。这样,通过利用烧结现象,可将探针2和电极P间的针压设定得非常低,其结果是可进行高可靠性的检验,而且电极等不会有破损的危险。烧结现象是指当向形成于金属(本发明中为电极)的表面上的氧化膜施加电压,并且施加的电位梯度为105~106V/cm时,由于氧化膜的厚度或金属组成的不均匀性而导致电流流动从而破坏氧化膜的现象。
但是,对于专利文献1中记载的检验方法及检验装置来说,在每一个与测试器4的检验用信号线连接的探针2上利用了烧结现象。由于在探测器检验之前需要多次利用烧结现象,从而需很长时间。由此检验的效率很低。在这种检验装置的场合下,必须要设置烧结专用电源5和中继器3。虽然必须在探测卡1上安装中继器3,但随着半导体装置的高集成化,探针2的根数增加,从而中继器3的数目也变多,探测卡1上的中继器3的安装数自然会受到限制。
发明内容
本发明的目的在于解决上述问题中的至少一个。
本发明的其他目的及优点被记载在以下的说明书中,其一部分从所述的公开就会清楚,或者通过本发明的实施就可获得。本发明的所述目的及优点通过与这里特别指出的方法或装置进行结合就可实现、获得。
根据本申请发明的第一观点,可提供一种检验被检验体电气特性的方法,该方法具有下述的步骤:至少向一个被检验体的多个电极的各电极上接触一对探针;从与所述一对探针的各探针连接的电源经由所述一对探针向多个所述检验用电极的各电极施加电压,以使所述一对探针的顶端之间发生烧结现象;经由所述一对探针向所述被检验体的电极施加检验用信号,从而检测被检验体的电气特性。
上述方法最好组合包括下述(a)至(c)中的任一个或者任意多个。
(a)由测试器电路实施被检验体的电气特性的检验,其中测试器电路经由连接测试器电路和各探针的电接线发送检验用信号;
所述电源的各电源是配置于所述测试器电路内的各驱动器,其中各驱动器经由所述电接线及各一对探针向所述电极施加电压。
(b)从与所述一对探针的各探针连接的电源经由所述一对探针向多个所述电极的各电极施加电压的方式,是向所述多个电极的全体同时施加所述电压的方式、及向所述多个电极的各电极依次施加所述电压的方式中的任一种。
(c)在从各电源向各电极施加的电压达到预定限制值的时刻、根据所述电压而流动的电流值达到预定限制值的时刻、所述电压值显示出预定变化的时刻、或者所述电流值显示出预定变化的时刻中的任一时刻,停止向所述电极施加所述电压。
根据本申请发明的第二观点,可提供一种用于检验被检验体电气特性的装置,该装置包括:
多对探针,用于至少与一个被检验体的多个电极的各电极接触;
电源,与所述一对探针的各探针连接,用于向所述电极的各电极施加电压,通过来自所述电源的电压,在所述一对探针的顶端之间发生烧结现象;
测试器,所述测试器在所述烧结现象发生之后向所述被检验体的电极发送检验用信号,从而检测所述被检验体的电气特性。
上述装置最好还组合包括下述(d)至(f)中的任一个或者任意多个。
(d)测试器,所述测试器向被检验体的电极发送检验用信号,从而检验所述被检验体的电气特性;
多对探针,各对探针与所述各电极连接;
电接线,连接测试器和各对探针;
配置于所述测试器电路内的多个驱动器,其中各驱动器是与所述一对的探针的各探针连接的用于向所述电极的各电极施加电压的电源;
其中,所述电接线将来自测试器的检验用信号及来自驱动器的所述电压传送给所述被检验体的所述电极。
(e)配置于各驱动器和所述一对探针之间的开关机构,所述开关机构是用于实施下述电压施加方式中的任一方式的电压切换结构,所述电压施加方式是指从所述驱动器经由所述一对探针向所述多个电极的全体同时施加所述电压的方式,以及向所述多个电极的各电极依次施加所述电压的方式。
(f)与各一对探针连接的比较器,所述比较器检测从各电源向各电极施加的电压是否达到了预定的限制值;
其中,如果比较器检测出所述电压及电流值的任一个达到预定的限制值,则所述开关结构中止从所述驱动器向探针的电压施加。
附图说明
图1是示出本发明检验装置的一个实施方式的主要部分的框图;
图2是示出现有检验装置的一个例子的框图。
具体实施方式
下面,基于图1所示的实施方式对本发明进行说明。本实施方式的检验装置10具有探测卡12,探测卡12具有分别与晶片上的多个电极P连接的多对第一、第二探针11A、11B。并包括:分别连接在第一、第二探针11A、11B上的电接线(例如,烧结专用接线、或者兼作信号线的接线)13、这些信号线的端子14、以及与各端子14能够电分离地接触的中继端子(例如,弹簧针)15。第一、第二探针11A、11B通过这些中继端子15与测试器20连接。探测卡12例如可固定到检验装置10的探测器室的顶板(没有图示)上。探测卡12可通过内置有中继端子15的插接环(没有图示)与测试器20一侧的测试头(没有图示)电接触。
虽然没有图示,但本实施方式的检验装置10与以往一样可包括:载置台,其装载晶片并且在X、Y、Z以及θ方向移动;和调整机构,其通过与载置台协作来进行晶片和探针11A、11B之间的定位。
第一、第二探针11A、11B与用于提供烧结用电压的电源连接。如图1所示,测试器20可具有与第一、第二探针11A、11B对应的驱动器21和比较器22。在驱动器21可断开地连接到一个第一探针11A那侧的同时,比较器22能够可断开地连接到另一个第二探针11B那侧。信号线23、24连接在驱动器21和比较器22上。这些信号线23、24经由各自的端子25、26可与第一第二探针11A、11B连接或断开。而且,驱动器21能够向第一探针11A一侧施加产生烧结现象所需大小的电压。
在第一、第二探针11A、11B以很小针压(例如,1mN以下)与电极P接触的状态下,测试器20一侧的驱动器21通过信号线23并通过检验装置10一侧的中继端子15、信号线13以及第一探针11A向电极P施加用于烧结的电压,并使该电压值慢慢上升。在第一、第二探针11A、11B顶端之间,刚开始有微小电流通过电极的氧化膜P而流动,然后破坏氧化膜而流动的电流迅速变大。该电流从检验装置10一侧的第二探针11B经由信号线13、中继端子15、测试器20一侧的信号线24流入比较器22中。在比较器22检测到限制电压值(或者限制电流值)的时刻,中止从驱动器21向探针施加电压。此外,在发生了烧结现象之后,第一、第二探针11A、11B在保持与电极接触的状态下被用作检验用的探针。
下面对使用上述检验装置10的本发明检验方法的一个实施方式进行说明。在检验装置10内的载置台上放置晶片。在与调整机构的协作之下,通过使载置台在X、Y、Z及θ方向移动,由此进行载置台上的被检验体的电极P和第一、第二探针11A、11B之间的定位。载置台上升,从而晶片的各电极P和与这些电极P对应的第一、第二探针11A、11B例如以1mN以下的低针压接触。
驱动器21通过信号线23、检验装置10一侧的中继端子15、探测卡12的信号线13及第一探针11A向各电极P施加烧结用的电压。所述电压的施加方式可以采用向各电极同时施加电压的方式,或向各电极依次施加电压的方式。在各电极P上的第一、第二探针11A、11B的顶端之间最初有微小电流流动。如果慢慢提高烧结用电压,则会发生烧结现象,从而在第一、第二探针11A、11B的顶端之间流动的电流值急剧变大,进而各电极P的氧化膜被破坏。电极P上的第一、第二探针11A、11B的顶端之间成电导通状态,同时比较器22停止所有从驱动器21向电极的电压施加。
在从各驱动器向各探针同时施加电压的情况下,通过施加一次烧结电压,就可以使所有的探针11A、11B的顶端之间成电导通。这与以往按每一信号线施加烧结电压的情况相比,可显著地缩短烧结所需的时间。
之后,这些驱动器21通过各自的信号线23发送检验用信号,从而可与以往相同地来检验被检验体的电气特性。由于能够以极小的针压进行所述检验,所以不会有损伤第一、第二探针11A、11B及电极P等的危险,并可进行可靠性高的检验。
如上所述,根据本实施方式,可从连接在一对探针上的各电源向各探针施加电压。
当将具有测试器电路的驱动器用作所述电源时,不需要准备新的电源。通过将检验用信号线兼用作用于从驱动器向探针施加电压的电接线,可减少检验装置中的配线数。
通过从各电源向各电极同时施加烧结用电压,可显著缩短烧结所需的时间,从而可显著提高检验效率。
通过检测出从各电源向各电极所施加的电压达到限制值,或者检测出在一对探针间流动的电流值达到预定值,或者检测到这些电压值或电流值显示出预定的变化,来中止向电极施加烧结用电压,由此可抑制电极以及探针等的损伤。
有关上述电压的限制值、有关电流值的预定值、电压值或电流值的预定变化根据电极表面状态等而不同,例如可将有关上述电压的限制值设定为600mV以下,将有关电流值的预定值设定为600mA以上。
作为上述电压值的预定变化的例子,可采用从初始电压(例如,5~10V)向低电压(例如,600mV以下)的变化。作为上述电流值的预定变化的例子,可采用从初始微小电流向探测器和电极成电导通状态的较大电流值(例如,600mA以上)的变化。
根据本实施方式,当利用测试器20的驱动器作为烧结用电源时,不需要设置烧结专用电源及中继器,从而可减少制造成本。由于可省略探测卡12上的中继器,所以能够仅扩展安装中继器所需面积大小的安装面积,从而可适应半导体装置的高集成化。由于将第二探针11B连接在测试器20的比较器22上,所以可经由比较器22检测烧结时限制电压或限制电流。
此外,本发明不受限于上述实施方式,可根据需要适当改变各构成要素。
进一步的特征及变更对于本领域技术人员来说是可以想到的。因此,本发明是站在更广泛的角度上考虑的,不限于特定的详细说明及这里所公开的典型实施例。
因此,可在不脱离所附权利要求所定义的广的发明概念及其等同发明的解释和范围内,进行各种各样的变更。
Claims (8)
1.一种检验被检验体的电气特性的方法,其包括下述步骤:
向至少一个被检验体的多个电极的各电极上接触一对探针;
从与所述一对探针的各探针连接的电源经由所述一对探针向多个所述检验用电极的各电极施加电压,从而在所述一对探针的顶端之间产生烧结现象;
经由所述一对探针向所述被检验体的电极施加检验用信号,从而检测被检验体的电气特性。
2.如权利要求1所述的方法,由测试器电路实施被检验体的电气特性的检验,其中测试器电路经由连接测试器电路和各探针的电接线发送检验用信号;
所述电源各自分别是配置于所述测试器电路内的各驱动器,其中各驱动器经由所述电接线及各自一对探针向所述电极施加电压。
3.如权利要求2所述的方法,其中,从与所述一对探针的各探针连接的电源经由所述一对探针向多个所述电极的各电极施加电压的方式,是向所述多个电极的全体同时施加所述电压的方式、及向所述多个电极的各电极依次施加所述电压的方式中的任一种。
4.如权利要求3所述的方法,其中,在从各电源向各电极施加的电压达到预定限制值的时刻、由于所述电压而流动的电流值达到预定限制值的时刻、所述电压值显示出预定变化的时刻、或者所述电流值显示出预定变化的时刻中的任一时刻,停止向所述电极施加所述电压。
5.一种用于检验被检验体的电气特性的装置,包括:
多对探针,用于至少与一个被检验体的多个电极的各电极接触;
电源,与所述一对探针的各探针连接,用于向所述电极的各电极施加电压,通过来自所述电源的电压,在所述一对探针的顶端之间发生烧结现象;
测试器,所述测试器在所述烧结现象发生之后向所述被检验体的电极发送检验用信号,从而检测所述被检验体的电气特性。
6.如权利要求5所述的装置,还包括:
测试器,所述测试器向被检验体的电极发送检验用信号,从而检验所述被检验体的电气特性;
多对探针,各对探针与所述各电极接触;
电接线,用于在测试器和各对探针之间进行连接;
配置于所述测试器电路内的多个驱动器,其中各驱动器是与所述一对探针的各探针连接的、用于向所述电极的各电极施加电压的电源;
其中,所述电接线将来自测试器的检验用信号及来自驱动器的所述电压传送给所述被检验体的所述电极。
7.如权利要求6所述的装置,还包括:
配置于各驱动器和所述一对探针之间的开关机构,所述开关机构是用于实施下述电压施加方式中的任一方式的电压切换机构,所述电压施加方式具有从所述驱动器经由所述一对探针向所述多个电极的全体同时施加所述电压的方式、以及向所述多个电极的各电极依次施加所述电压的方式。
8.如权利要求7所述的装置,还包括:
与各一对探针连接的比较器,所述比较器检测从各电源向各电极施加的电压是否达到了预定的限制值;
其中,如果比较器检测出所述电压及电流值的任一个达到了预定的限制值,则所述开关机构中止从所述驱动器向探针的电压施加。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002360148A JP4456325B2 (ja) | 2002-12-12 | 2002-12-12 | 検査方法及び検査装置 |
JP360148/2002 | 2002-12-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1726398A true CN1726398A (zh) | 2006-01-25 |
CN100432687C CN100432687C (zh) | 2008-11-12 |
Family
ID=32500976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200380106057XA Expired - Fee Related CN100432687C (zh) | 2002-12-12 | 2003-12-09 | 检验方法及检验装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7301357B2 (zh) |
EP (1) | EP1574866B1 (zh) |
JP (1) | JP4456325B2 (zh) |
KR (2) | KR100842784B1 (zh) |
CN (1) | CN100432687C (zh) |
DE (1) | DE60320847D1 (zh) |
WO (1) | WO2004053508A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101191811B (zh) * | 2006-11-30 | 2014-07-30 | 日本电产理德株式会社 | 基板检查装置和基板检查方法 |
CN114839405A (zh) * | 2022-07-04 | 2022-08-02 | 苏州锴威特半导体股份有限公司 | 单引脚烧录装置 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4387125B2 (ja) * | 2003-06-09 | 2009-12-16 | 東京エレクトロン株式会社 | 検査方法及び検査装置 |
JP2005091065A (ja) * | 2003-09-16 | 2005-04-07 | Oki Electric Ind Co Ltd | 半導体装置への動作電圧供給装置及び動作電圧供給方法 |
DE102004035556B3 (de) * | 2004-07-22 | 2005-12-08 | Infineon Technologies Ag | Verfahren und Einrichtung, insbesondere probecard, zum Kalibrieren eines Halbleiter-Baulement-Test-Systems, insbesondere eines Halbleiter-Bauelement-Testgeräts |
US7609080B2 (en) * | 2005-03-22 | 2009-10-27 | Formfactor, Inc. | Voltage fault detection and protection |
JP4573794B2 (ja) * | 2005-03-31 | 2010-11-04 | 東京エレクトロン株式会社 | プローブカードおよび微小構造体の検査装置 |
EP1870714A4 (en) * | 2005-03-31 | 2010-05-19 | Octec Inc | MICROSTRUCTURE PROBE CARD AND MICROSTRUCTURE INSPECTION DEVICE, METHOD AND COMPUTER PROGRAM |
KR100666176B1 (ko) | 2005-08-04 | 2007-01-09 | 삼성전자주식회사 | 반도체 장치의 탐침정렬 확인회로 및 탐침정렬 확인방법 |
KR100734290B1 (ko) * | 2005-11-28 | 2007-07-02 | 삼성전자주식회사 | 출력 채널이 공유되는 테스트 패드를 구비하는 필름형반도체 패키지 및 필름형 반도체 패키지의 테스트 방법,테스트 채널이 공유되는 패턴을 구비하는 테스트 장치 및반도체 장치 그리고 반도체 장치에서의 테스트 방법 |
JP5108238B2 (ja) * | 2006-02-24 | 2012-12-26 | 東京エレクトロン株式会社 | 検査方法、検査装置及び制御プログラム |
US20090039908A1 (en) * | 2006-04-26 | 2009-02-12 | Tokyo Electron Limited | Microstructure inspecting apparatus and microstructure inspecting method |
US7557592B2 (en) * | 2006-06-06 | 2009-07-07 | Formfactor, Inc. | Method of expanding tester drive and measurement capability |
US7649366B2 (en) * | 2006-09-01 | 2010-01-19 | Formfactor, Inc. | Method and apparatus for switching tester resources |
JP2008157818A (ja) | 2006-12-25 | 2008-07-10 | Tokyo Electron Ltd | 検査方法、検査装置及びプログラムを記憶したコンピュータ読み取り可能な記憶媒体 |
US20100039130A1 (en) * | 2006-12-27 | 2010-02-18 | Tokyo Electron Limited | Inspecting method, inspecting apparatus and computer readable storage medium having program stored therein |
US7768278B2 (en) * | 2007-02-14 | 2010-08-03 | Verigy (Singapore) Pte. Ltd. | High impedance, high parallelism, high temperature memory test system architecture |
JP4664334B2 (ja) * | 2007-07-20 | 2011-04-06 | 東京エレクトロン株式会社 | 検査方法 |
US20090085596A1 (en) * | 2007-09-28 | 2009-04-02 | Qimonda Ag | System and method for testing semiconductor devices |
US7924035B2 (en) * | 2008-07-15 | 2011-04-12 | Formfactor, Inc. | Probe card assembly for electronic device testing with DC test resource sharing |
DE102009050279B4 (de) * | 2009-10-21 | 2017-12-14 | Metrawatt International Gmbh | Vorrichtung und Verfahren zur Überprüfung des Widerstandes elektrischer Erdungsverbindungen |
JP6155725B2 (ja) * | 2013-03-19 | 2017-07-05 | 富士電機株式会社 | 半導体装置の検査方法及びその方法を用いた半導体装置の製造方法 |
US20230104095A1 (en) * | 2021-10-04 | 2023-04-06 | Nanya Technology Corporation | Testing device and method for testing devices under test |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5057772A (en) * | 1990-05-29 | 1991-10-15 | Electro Scientific Industries, Inc. | Method and system for concurrent electronic component testing and lead verification |
US5070297A (en) * | 1990-06-04 | 1991-12-03 | Texas Instruments Incorporated | Full wafer integrated circuit testing device |
KR100212169B1 (ko) * | 1996-02-13 | 1999-08-02 | 오쿠보 마사오 | 프로브, 프로브의 제조, 그리고 프로브를 사용한 수직동작형 프로브 카드 어셈블리 |
JPH1010200A (ja) * | 1996-06-26 | 1998-01-16 | Hitachi Ltd | 半導体装置の試験方法及び半導体試験装置 |
JP3642456B2 (ja) * | 1998-02-24 | 2005-04-27 | 株式会社村田製作所 | 電子部品の検査方法および装置 |
JPH11344510A (ja) * | 1998-06-02 | 1999-12-14 | Advantest Corp | プローブカード、プローブ及び半導体試験装置 |
JP2001281296A (ja) * | 2000-03-30 | 2001-10-10 | Nec Corp | 挟み込み型の半導体ソケットおよびデュアル−トランスミッション−ライン構成の半導体測定装置 |
JP2001296335A (ja) * | 2000-04-14 | 2001-10-26 | Nec Corp | 半導体装置の検査方法及び検査装置 |
JP4841737B2 (ja) * | 2000-08-21 | 2011-12-21 | 東京エレクトロン株式会社 | 検査方法及び検査装置 |
US6897666B2 (en) * | 2002-12-31 | 2005-05-24 | Intel Corporation | Embedded voltage regulator and active transient control device in probe head for improved power delivery and method |
-
2002
- 2002-12-12 JP JP2002360148A patent/JP4456325B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-09 WO PCT/JP2003/015722 patent/WO2004053508A1/ja active IP Right Grant
- 2003-12-09 KR KR1020077008712A patent/KR100842784B1/ko not_active IP Right Cessation
- 2003-12-09 DE DE60320847T patent/DE60320847D1/de not_active Expired - Lifetime
- 2003-12-09 EP EP03777392A patent/EP1574866B1/en not_active Expired - Fee Related
- 2003-12-09 KR KR1020057010719A patent/KR20050085594A/ko not_active Application Discontinuation
- 2003-12-09 US US10/538,785 patent/US7301357B2/en not_active Expired - Fee Related
- 2003-12-09 CN CNB200380106057XA patent/CN100432687C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101191811B (zh) * | 2006-11-30 | 2014-07-30 | 日本电产理德株式会社 | 基板检查装置和基板检查方法 |
CN114839405A (zh) * | 2022-07-04 | 2022-08-02 | 苏州锴威特半导体股份有限公司 | 单引脚烧录装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20050085594A (ko) | 2005-08-29 |
JP2004191208A (ja) | 2004-07-08 |
US7301357B2 (en) | 2007-11-27 |
EP1574866A1 (en) | 2005-09-14 |
EP1574866B1 (en) | 2008-05-07 |
JP4456325B2 (ja) | 2010-04-28 |
CN100432687C (zh) | 2008-11-12 |
US20060061374A1 (en) | 2006-03-23 |
KR100842784B1 (ko) | 2008-07-02 |
EP1574866A4 (en) | 2005-12-21 |
WO2004053508A1 (ja) | 2004-06-24 |
KR20070056147A (ko) | 2007-05-31 |
DE60320847D1 (de) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1726398A (zh) | 检验方法及检验装置 | |
KR100965440B1 (ko) | 검사 방법, 검사 장치 및 프로그램을 기억한 컴퓨터 판독가능한 기억 매체 | |
CN100442068C (zh) | 测试被测体的电气特性的测试方法及测试装置 | |
US5663655A (en) | ESD protection for universal grid type test fixtures | |
CN101154609B (zh) | 凸块测试单元、装置及测试方法 | |
KR101019241B1 (ko) | 검사 장치, 프로브 카드 및 검사 방법 | |
WO2003063234A1 (fr) | Dispositif supprimant l'electricite statique d'une table et appareil d'essai | |
CN1184941A (zh) | 半导体器件试验装置 | |
US20140354317A1 (en) | Circuit board inspection apparatus, circuit board inspection method and circuit board inspection tool | |
JP5020261B2 (ja) | 検査方法、検査装置及びプログラムを記憶したコンピュータ読み取り可能な記憶媒体 | |
CN110672998B (zh) | 一种连接器的导通耐压测试方法和导通耐压测试组件 | |
CN100382270C (zh) | 短路检测电路和短路检测方法 | |
TWI744103B (zh) | 電容器用老化裝置及電容器之老化方法 | |
CN220231800U (zh) | Mos场效应晶体管的测试夹具及其测试板 | |
US20230213567A1 (en) | Electrostatic Withstand Voltage Test Device and Electrostatic Withstand Voltage Test Method | |
JP3408757B2 (ja) | バーンイン装置 | |
JP2022079098A (ja) | 電気検査方法、電気検査用装置及び配線基板の製造方法 | |
CN118366967A (zh) | 测试结构及测试方法 | |
CN117351858A (zh) | 测试装置和测试方法 | |
JPH0714901A (ja) | 評価用半導体装置 | |
JPH10284553A (ja) | 半導体装置の検査方法及び半導体装置の検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081112 Termination date: 20131209 |