CN1722397A - 减少或消除半导体器件布线偏移的方法及用其制造的器件 - Google Patents

减少或消除半导体器件布线偏移的方法及用其制造的器件 Download PDF

Info

Publication number
CN1722397A
CN1722397A CNA200510084675XA CN200510084675A CN1722397A CN 1722397 A CN1722397 A CN 1722397A CN A200510084675X A CNA200510084675X A CN A200510084675XA CN 200510084675 A CN200510084675 A CN 200510084675A CN 1722397 A CN1722397 A CN 1722397A
Authority
CN
China
Prior art keywords
insulating material
semiconductor device
applies
conductors
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200510084675XA
Other languages
English (en)
Inventor
拉凯什·巴蒂施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kulicke and Soffa Investments Inc
Original Assignee
Kulicke and Soffa Investments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kulicke and Soffa Investments Inc filed Critical Kulicke and Soffa Investments Inc
Publication of CN1722397A publication Critical patent/CN1722397A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects
    • H01L2924/3862—Sweep

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种多层线键合半导体器件的封装方法。该方法包括只穿过每层的多个导体中的至少两个导体的一部分施加绝缘材料，其中所述多个导体提供多层线键合半导体器件中的元件之间的互连。该方法还包括封装导体和元件，由此封装半导体器件。

Description

减少或消除半导体器件布线偏移的方法及用其制造的器件
相关申请的交叉参考
本申请是在2003年10月16日申请的共同未决美国专利申请No.10/686892的部分继续申请和在2003年10月16日申请的共同未决美国专利申请No.10/686974的部分继续申请，并且还要求在2004年7月14日申请的美国临时专利申请号60/587678的优先权，将其内容引入到本申请中作为参考。
发明领域
本发明涉及封装半导体器件，特别是涉及减少或消除封装半导体器件中的布线偏移和摆动(wire sweep and sway)的方法。
发明背景
在半导体器件的制造中，导体(例如键合线)经常用于提供半导体器件的元件之间的互连。例如，图1示出常规半导体器件100的一部分。半导体器件100包括引线框102和引线框接触件102a。半导体元件(例如管芯)104安装在引线框102上。键合线106提供半导体元件104和引线框接触件102a之间的互连。包胶模具(overmold)(即模具化合物)设置在键合线106、半导体元件104和引线框接触件102a上。在图1所示的结构中，在半导体器件100中可以包括大量键合线106，从而提供半导体元件104上的各个连接点和相应引线框接触件102a之间的互连。
在制造半导体器件100的工艺中，可能发生相邻键合线106之间的短路，或者发生与一个或多个键合线106的连接的开路。例如，在制造期间，键合线106的移动(摆动、偏移等)可能导致相邻键合线106之间的短路。此外，键合线的这种移动可能引起一个或多个键合线106断裂，因此导致开路。
图2示出常规半导体器件200，它包括位于键合线106上的密封剂210。密封剂210还覆盖键合线106与每个半导体元件104和引线框架接触件102a之间的连接点。在其它方面，图2所示的元件非常类似于上述图1所示的元件。
图3是常规半导体器件100的透视图，它类似于图1所示的器件。半导体元件104安装在引线框102上。多个键合线106提供半导体元件104和相应引线框接触件102a之间的互连。包胶模具108(在图3中被部分地切除)设置在半导体元件104和键合线106上。
图4是常规半导体器件400的切割的侧视图。如在图1-3中那样，半导体元件104安装在引线框102上，并且键合线106提供半导体元件104和引线框接触件102a之间的互连。密封剂410设置在半导体元件104和键合线106上。包胶模具108设置在半导体元件104的上方和下面，如图4所示。
在图1-4所示的常规半导体器件结构中已经发现了各种问题。如前面所提供的，在半导体器件的制造和移动期间，键合线106可能在连接点之一(即，在半导体元件104或引线框接触件102a上)上变松动(即开路)。此外，相邻键合线106可能彼此面向移动(例如，摆动)，由此在半导体器件中产生短路。鉴于希望减小半导体器件的尺寸(和相应地希望增加半导体器件中的导体密度)，这些问题是非常难以解决的。这些制造缺陷导致在批量半导体中产生有缺陷的元件，导致更高的制造成本和不佳的可靠性。因此，希望提供一种制造半导体器件的改进方法。
发明内容
为了克服现有技术的缺陷，在本发明的典型实施例中，提供一种封装多层线键合半导体器件的方法。该方法包括只穿过每层的多个导体中的至少两个导体的一部分施加绝缘材料，其中所述导体提供多层线键合半导体器件中的元件之间的互连。
根据本发明的另一方案，将密封剂施加于导体和元件，由此封装半导体器件。
根据本发明的再一方案，绝缘化合物包括球形硅石颗粒，从而保持多个导体的相邻导体之间的预定隔离。
根据本发明的又一方案，以基本上环绕的方式将绝缘化合物施加在至少一个半导体元件的周围。
根据本发明的再一方案，以至少两种几何形状结构施加绝缘化合物，每种几何形状结构按照环绕方式基本上包围至少一个半导体元件。
根据本发明的另一方案，以至少两种不同结构将绝缘材料施加在至少一个半导体元件的周边部分周围，这两种结构彼此不接触。
根据本发明的再一方案，半导体器件包括多个半导体元件；设置成多层结构并提供多个半导体元件之间的互连的多个导体；以及绝缘材料，只穿过多个导体中的至少两个导体的一部分施加该绝缘材料，其中所述多个导体处于多层中的至少两层中。
这些和其它方面将从下面提供的详细说明可以明显看出。
附图说明
通过下面结合附图的详细说明可以最好地理解本发明。需要强调的是，根据通常的实践，附图的各个特征不是按比例绘制的。相反，为了清楚起见，将各个特征尺寸任意地扩大或缩小。附图中包含的是以下图：
图1是现有技术半导体器件中的半导体元件之间的互连的切割侧视图；
图2是现有技术半导体器件中的半导体元件之间的被封装互连的切割侧视图；
图3是现有技术半导体器件中的半导体元件之间的多个互连的透视图；
图4是现有技术半导体器件中的半导体元件之间的被封装互连的切割侧视图；
图5是根据本发明典型实施例的半导体器件中的半导体元件之间的互连的切除侧视图；
图6是根据本发明另一典型实施例的半导体器件中的半导体元件之间的互连的切割侧视图；
图7是根据本发明典型实施例的半导体器件中的半导体元件之间的互连的透视图；
图8是根据本发明又一典型实施例的半导体器件中的半导体元件之间的互连的透视图；
图9是根据本发明典型实施例的被绝缘材料隔离的导体的切割侧视图；
图10是示出根据本发明典型实施例的绝缘材料中的硅石颗粒尺寸分布的曲线图；
图11是示出根据本发明典型实施例的绝缘材料中的硅石颗粒尺寸分布的另一曲线图；
图12是示出根据本发明典型实施例的封装半导体器件方法的流程图；
图13A是根据本发明典型实施例的多层线键合半导体器件中的半导体元件之间的互连的切割侧视图；
图13B是图13A所示的器件的顶部平面图；
图14A是根据本发明另一典型实施例的多层线键合半导体器件中的半导体元件之间的互连的切割侧视图；以及
图14B是图14A所示的器件的顶部平面图。
发明的详细说明
下面将参照附图说明本发明的选择实施例的优选特征。应该理解的是，本发明的精神和范围不限于为举例说明而选择的实施例。而且，还应该注意到，附图不限于任何特定尺寸或比例。预期下面所述的任何结构和材料可以在本发明的范围内进行修改。
如这里使用的，术语半导体器件指的是器件的广泛范畴，包括封装半导体器件，例如集成电路、存储器件、DSP(即数字信号处理器)、QFP(即，四元平面封装)、PBGA(即，塑料球栅阵列)、BOC(芯片上板)、COB(即，板上芯片)、CABGA(芯片阵列球栅阵列)和分立器件(即，非封装器件，在一个板上安装可以不止一个器件)。此外，术语半导体元件指的是半导体器件的任何部分，包括衬底、管芯、芯片、引线框、引线框接触件等。
一般来说，本发明涉及穿过键合导体(即键合线)放置绝缘材料(例如，以聚合物珠子、条、或成型形状的形式)，其中所述键合导体提供半导体器件中的半导体元件之间的互连。
绝缘材料(例如聚合物桥)产生晶格(即，晶格桥)或将给导体提供附加稳定性的结构，从而在进一步处理期间(例如在转移模制期间)分离导体。此外，如果作为至少部分的流体形式施加绝缘材料，则在半导体器件的模制期间，可以通过流体力而在整个互连导体网络中进行分布。这种分离和力转移减少了布线的偏移和摆动，并减少或消除了由包胶模制引起的短路。
施加绝缘材料(例如聚合物材料，如环氧树脂)之后，使用加热或紫外线能量中的至少一种方式使树脂固化。然后可以施加包胶模具，从而提供布线彼此之间没有相向移动或“偏移”的封装半导体器件。
根据本发明的某些实施例，这里所公开的方法和器件特别适合于通过紧凑和集成器件制造商制造的键合线半导体器件的组装。本发明的某些实施例特别适用于具有长导体/键合线或者具有复杂键合线几何形状(例如，QFP，堆叠管芯器件，和BGA)的半导体器件。
与现有技术制造方法相反，本发明的各个实施例在半导体器件中所包含的半导体元件周围或附近的环形、矩形、和/或任何合适结构中利用非常少量的绝缘材料(例如聚合物材料)。
如这里所解释的，本发明的某些实施例提供优于现有制造技术的额外优点，包括：制造工艺中的附加灵活性、用于稳定导体的昂贵聚合物的最少化、以及通用的半导体器件应用。本发明的典型实施例减少了复杂半导体器件类型(例如堆叠管芯器件)上的偏移，并允许延长例如QFP和BGA中的导体长度。
图5示出根据本发明典型实施例的半导体器件500的切割侧视图。半导体器件500包括安装在引线框502上的半导体元件504(例如管芯)。例如，半导体元件504可以使用粘合剂安装到引线框502上。键合线506提供半导体元件504和引线框接触件502a之间的互连。在将包胶模具508施加于器件之前，将绝缘材料512施加于键合线506的一部分上。例如，绝缘材料512可以以矩形、环形、和/或任何合适形状施加于半导体元件504周围或附近。此外，可以设置绝缘材料512使其更靠近半导体元件504(如与引线框接触件502a相对)，因为键合线506在半导体元件504上具有比在引线框接触件502a上更接近的间距(即，更靠近相邻键合线506)。或者，绝缘材料512可以设置在半导体元件504和引线框接触件502a之间的中间位置上。另外，按照给定器件中的需要，绝缘材料512可以设置在半导体元件504和引线框接触件502a之间的许多位置中的任何一个位置上。
通过穿过键合线506提供绝缘材料512，稳定每个键合线506相对于彼此的位置。通过使用绝缘材料512使键合线506彼此相对稳定，即使没有消除，也可以基本上减小在应用包胶模具508期间相邻键合线506短路的风险。另外，通过使键合线506的位置稳定，还可以基本上减少在制造期间键合线506的开路。
绝缘材料512例如可以是聚合物材料，例如环氧树脂。另外，绝缘材料512可以包括绝缘颗粒或珠子，在将绝缘材料512施加于键合线506期间它们分布在键合线506之间。这种绝缘珠子还使键合线506彼此相对稳定。根据本发明的典型实施例，在绝缘材料中分布的绝缘珠子具有大约4.1μm的平均粒径、4.5μm的中间粒径和20μm的最大粒径。这些绝缘珠子例如可以是球形硅石颗粒。
图6是半导体器件600的切割侧视图，其中半导体器件600类似于图5中所示的半导体器件500。如图5中所示的本发明的典型实施例，图6示出穿过一部分键合线506提供的绝缘材料512。然而，除了绝缘材料512之外，图6还示出了穿过另一部分键合线506提供的绝缘材料514。可以以与绝缘材料512相似的结构(例如，以在半导体元件504周围或附近的矩形、环形、和/或任何合适形状)设置绝缘材料514。另外，绝缘材料514可以是诸如环氧树脂的聚合物材料，并且可以包括参照前面图5所述的绝缘珠子。
图7示出包括安装在引线框702上的半导体元件704的半导体器件700。键合线706提供半导体元件704和引线框接触件702a之间的互连。穿过一部分键合线706设置绝缘材料712，从而使键合线706彼此相对稳定。在图7所示的本发明典型实施例中，在半导体元件704周围或附近以基本上为环形的形状(和/或任何合适形状)设置键合线706。通过穿过一部分键合706提供绝缘材料712，可以在施加包胶模具之前和期间基本上减少键合线706的开路或短路。
图8是类似于图7所示器件的半导体器件800的透视图。除了图7中所提供的环形绝缘材料712之外，图8示出穿过一部分键合线706提供的绝缘材料814。通过除了绝缘材料712之外还提供绝缘材料814，可以进一步使键合线706彼此相对稳定。
尽管图7示出包括单个绝缘材料环712的半导体器件700，以及图8示出包括绝缘材料环712和绝缘材料环814的半导体器件800，但是还可以提供绝缘材料的附加环(或其它形状部分)。这样，可以根据需要将一个、两个、三个或任何数量的绝缘材料环/珠子施加于给定半导体器件。
图9是键合线906a、906b和906c的切割示意图。例如，键合线906a、906b和906c提供半导体器件中的半导体元件(图9中未示出)和引线框接触件(图9中未示出)之间的互连。穿过一部分键合线906a、906b和906c提供绝缘材料912。在图9所示的本发明典型实施例中，绝缘材料912包括绝缘珠子。绝缘珠子可以是各种不同尺寸的，并因为绝缘珠子小于相邻键合线(例如，键合线906a和906b之间)之间的距离，因此绝缘珠子分散到相邻键合线之间的位置中，由此提高了相邻键合线之间的稳定性和绝缘性。
图9示出表示键合线906a和906b之间的中心与中心距离(即间距)的距离“d1”。此外，图9示出表示键合线906a和906b之间的间隔的距离“d2”。根据本发明的典型实施例，绝缘材料可以施加于超细间距键合线半导体器件。例如，这种器件中的距离d1可以大约为35μm或以下，并且这种器件中的距离d2可以大约为15μm或以下。通过穿过一部分键合线提供绝缘材料(例如，分散在其中的绝缘珠子)，可以将本发明的提高的键合线稳定性应用于距离d1和d2较小的超细间距键合线半导体器件。
通过根据这里所述的方法制造半导体器件，可以增加半导体器件内的导体密度，如所希望的那样使半导体器件的尺寸减小。
根据本发明的制造半导体器件的额外优点是：由于穿过一部分键合线包括绝缘材料，因此用于封装该器件的包胶模具/封装材料可以由更便宜的材料和工艺构成(例如，与“glob-toping”相对的模具类型封装)，因为密封剂不必使键合线稳定。
根据本发明的各个典型实施例使用的绝缘材料中所包含的珠子可以是许多类型绝缘珠子中的任何一种。例如，珠子可以由硅石填料构成。此外，绝缘珠子可以是具有变化尺寸和形状的变化类型。
本发明的绝缘材料可以包括高粘性、可紫外线固化的硅石。例如，可以用重量百分比处于50-85％之间的硅石填充绝缘材料。
图10是示出在根据本发明典型实施例的绝缘材料中所使用的两种不同硅石填料(例如SiO2)的典型粒径分布(即，颗粒尺寸直径)的柱状曲线图。在图10所示的典型分布中，硅石2颗粒尺寸珠子在大约0.05微米到大约0.5微米的范围内。此外，硅石1颗粒尺寸珠子的分布在大约0.5微米到大约20微米的范围内。图10的柱状曲线的y轴表示硅石1和硅石2颗粒中的每一种的每个尺寸的百分比。
已经证实：当分散在根据本发明的某些典型实施例的绝缘材料(例如环氧树脂)中时图10所示的硅石填料是特别有用。用于表示硅石1的这种类型球形硅石的硅石直径尺寸的单独分布是：0％是大于24微米，1.1％是小于24微米和大于16微米，4.0％是小于16微米和大于12微米，11.5％是小于12微米和大于8微米，12.8％是小于8微米和大于6微米，35.8％是小于6微米和大于3微米，13.3％是小于3微米和大于2微米，12.5％是小于2微米和大于1微米，7.0％是小于1微米和大于0.5微米，以及2.0％是小于0.5微米和大于0微米。用于表示硅石2的这种类型球形硅石的硅石直径尺寸的单独分布是：0％是大于0.6微米，0.5％是小于0.6微米和大于0.5微米，7.03％是小于0.5微米和大于0.45微米，9.13％是小于0.45微米和大于0.4微米，12.83％是小于0.4微米和大于0.35微米，13.43％小于0.35微米和大于0.3微米，13.33％是小于0.3微米和大于0.25微米，9.33％是小于0.25微米和大于0.2微米，5.83％是小于0.2微米和大于0.15微米，4.33％是小于0.15微米和大于0.1微米，5.83％是小于0.1微米和大于0.09微米，5.93％是小于0.09微米和大于0.08微米，5.53％是小于0.08微米和大于0.07微米，4.93％是小于0.07微米和大于0.06微米，1.73％是小于0.06微米和大于0.05微米，以及0.31％是小于0.05微米。
根据本发明的另一典型实施例，穿过多层线键合半导体器件中的多个键合线层施加绝缘材料。这样，可以减少和/或消除多层线键合半导体器件中的与线偏移和摆动相关的短路和其它问题。在本发明的某些典型实施例中，除了如上所述那样穿过相邻导体施加绝缘材料之外，还可以穿过多个键合线层施加绝缘材料。
图13A示出根据本发明典型实施例的半导体器件1300的切割侧视图，图13B是其顶部图。半导体器件1300包括安装在引线框1302上的半导体元件1304(例如管芯)。例如，半导体元件1304可以使用粘合剂安装到引线框1302上。键合线1306提供半导体元件1304和半导体器件1300的另一部分、例如图13A中未示出的引线框接触件之间的互连。在将包胶模具施加于器件之前，将绝缘材料1312施加于一部分键合线1306上。例如，绝缘材料1312可以以矩形、环形、和/或任何合适形状施加于半导体元件1304周围或附近。如上所述，绝缘材料1312可以按照给定器件的需要设置在半导体元件1304和键合线1306的其它连接点之间的许多位置中的任何一个位置上。
如图14A和14B所示，在器件1400中，绝缘材料1312可以按照给定器件的需要设置在半导体元件1304和键合线1306的其它连接点之间的任意数量的位置上。
还可以想到在单个半导体器件上的不同位置不止一次设置绝缘材料，或者，更具体地讲，可以按照给定器件的需要在半导体元件1304和键合线1306的其它连接点之间的任意数量的位置上以任意次数设置绝缘材料1312。还可以想到绝缘材料可以接触或不接触半导体元件1304和/或引线框1302，如图14A所示。
再次参见图13A，键合线1306设置成层或排(即，器件1300是多层线键合半导体器件)。穿过每个键合线层设置绝缘材料1312，由此减少或基本上消除了由于如这里所述的线偏移和其它相关问题而产生的短路。当然，不必穿过每个键合线层设置绝缘材料1312。例如，在具有四层键合线的某种结构中(如图13A所示)，可以按照特定应用中的需要穿过2、3或所有4层设置绝缘材料1312。
通过穿过键合线1306设置绝缘材料1312，稳定了每层键合线1306彼此相对的位置。通过使用绝缘材料1312使多层键合线1306彼此相对稳定，如果不能消除的话，也可以基本上减少相邻层键合线1306短路的风险(例如在施加包胶模具期间)。另外，通过使多层键合线1306的位置稳定，还可以基本上减少制造期间键合线1306的开路。
如关于本发明可选择实施例所述的那样，绝缘材料1312例如可以是诸如环氧树脂的聚合物材料。另外，绝缘材料1312可包括绝缘颗粒或珠子，在施加绝缘材料1306期间它们分布在多层键合线1306之间。这种绝缘珠子进一步使多层键合线1306彼此相对稳定。这些绝缘珠子例如可以是球形硅石颗粒。
如上所述，可以在根据本发明的某些典型实施例的绝缘材料中混合绝缘珠子(例如硅石颗粒)或变化类型和尺寸。例如，硅石1的颗粒分布可以与硅石2的颗粒分布混合。在一个实施例中，硅石1颗粒分布的10份与类型硅石2颗粒分布的3份混合。图11中示出了表示这种混合的SiO2颗粒尺寸分布的柱状曲线。
用于混合图11所示的球形硅石的硅石直径尺寸的独立分布是：0％是大于24微米，0.85％是小于24微米和大于16微米，3.08％是小于16微米和大于12微米，8.85％是小于12微米和大于8微米，9.85％是小于8微米和大于6微米，27.54％小于6微米和大于3微米，10.23％是小于3微米和大于2微米，9.62％是小于2微米和大于1微米，5.5％是小于1微米和大于0.6微米，3.16％是小于0.6微米和大于0.5微米，2.11％是小于0.5微米和大于0.45微米，2.96％是小于0.45微米和大于0.4微米，3.1％是小于0.4微米和大于0.35微米，3.08％是小于0.35微米和大于0.3微米，2.15％小于0.3微米和大于0.25微米，1.35％是小于0.25微米和大于0.2微米，1.0％是小于0.2微米和大于0.15微米，1.35％是小于0.15微米和大于0.1微米，1.37％是小于0.1微米和大于0.09微米，1.28％是小于0.09微米和大于0.08微米，1.14％是小于0.08微米和大于0.07微米，0.4％是小于0.07微米和大于0.06微米，0.07％是小于0.06微米和大于0.05微米，0％是小于0.05微米。
已经发现施加根据本发明的绝缘材料在制造期间(例如，在施加绝缘材料之后进行包胶模制期间)在保护半导体封装中的键合线不使其偏移方面特别有用，其中最长的键合线的长度与直径之比大于250。在某些实施例中，该工艺包括分散绝缘材料(例如，当半导体器件仍然处在线键合机器上时)，之后为材料流动提供一段时间。流动时间例如可以是2秒到50秒(更具体地在7和25秒之间)，这取决于各种条件，例如半导体器件的尺寸、半导体器件的温度、分散期间绝缘材料的温度、以及提供元件之间互连的导体密度。之后，使用加热、UV辐射、可见光辐射以及IR辐射中的一些组合使绝缘材料固化。
如这里提供的，施加包括特殊尺寸和数量的绝缘颗粒的绝缘材料在提高绝缘材料在短路键合线对之间流动和分离短路键合线对的能力方面特别有用。例如，小直径的无机颗粒也可以用于填充在键合线之间。此外，使用的绝缘材料的类型(例如聚合物树脂)可以增强绝缘材料/密封剂的表面能量性能，从而可以最大程度地防止短路和使减少性能最大。
例如，绝缘颗粒(即填料颗粒)的尺寸明显小于所希望的相邻键合线之间的间隙，并且在特殊尺寸和数量上增加，从而提高绝缘材料的流动性。绝缘材料/密封剂可以通过暴露于UV辐射源或者暴露于UV辐射、可见光辐射和红外辐射的组合而快速地固化。当在线键合之后立即或短时间内施加绝缘材料时，并且当键合线长度比键合线直径至少大250倍时，这里所公开的方法特别有用。
通过这里所公开的各种典型实施例，本发明可以提供具有较长、较薄的键合线以及由于焊盘间距较小而具有较高密度的I/O连接的封装半导体器件。还增加了该半导体器件的产量，特别是针对后键合衬底处理、包胶模制和globtop封装。通过向器件施加包括小尺寸和中间尺寸绝缘颗粒(例如球形硅石颗粒)的组合的绝缘材料用于分散和分布在相邻键合线之间，然后使用加热、暴露于辐射(紫外线、可见光辐射和/或红外线)和/或通过热批量处理使绝缘材料固化/凝结来防止细间距、小直径线键合半导体器件的短路，从而提高了半导体器件的产量。根据本发明的典型实施例，在线键合之后绝缘材料一能用，就使用自动分散机施加包括小尺寸和中间尺寸球形硅石组合的绝缘材料。
绝缘材料的固化和/或凝结可以根据所使用的本发明的实施例而改变。例如，可以使用加热和暴露于紫外辐射而直接在线键合器上使绝缘材料固化/凝结。根据本发明的另一典型实施例，可以通过加热和暴露于紫外线、可见光辐射和红外辐射中的一种在线键合器上使绝缘材料固化。根据本发明的再一典型实施例，可以使用热批量处理使绝缘材料固化/凝结。
绝缘材料可以是包括基本上是球形的硅石颗粒的环氧封装材料，其中所述球形硅石颗粒至少部分地小于超细间距线键合半导体器件中的所希望的相邻键合线之间的间隔。在这个实施例中，可以这样设计封装材料使得紫外辐射、可见光辐射和/或红外辐射的比强度、持续时间和波长分布能快速地使封装材料凝结或至少部分地使封装材料固化。此外，可以这样设计绝缘材料的特性以及其施加工艺参数，使得在将绝缘材料分散到线键合半导体器件上时，它覆盖整个键合线或者一部分键合线。
另外，可以在许多方向中的任何一个方向上施加绝缘材料。例如，可以从引线框接触件向半导体器件的内部半导体元件(例如管芯)施加绝缘材料。或者，可以从半导体器件的内部半导体元件(例如管芯)向半导体器件的引线框接触件施加绝缘材料。或者，可以从键合线本身的正上方(或正下方)直接施加绝缘材料。
在施加绝缘材料之前，优选将半导体器件加热到例如50℃和125℃之间的温度，更具体地讲，加热到80℃和100℃之间的温度。此外，还优选将绝缘材料分散器加热到例如35℃和85℃之间的温度，更具体地讲，加热到50℃和70℃之间的温度。通过加热绝缘材料分散器中的绝缘材料，更容易分散绝缘材料。
如上面提供的，绝缘材料优选包括含有绝缘颗粒的填料。例如，可以通过具有根据各种标准而确定的尺寸分布的硅石组合来调配填料。例如，尺寸分布可以基于下列目的：(1)将小硅石颗粒装载到相邻键合线之间的窄间隔中，由此驱动键合线分开；(2)强迫硅石(例如通过毛细力)以提供相邻键合线之间的相对高水平的电绝缘；(3)使硅石和绝缘材料(例如聚合物)的剩余物固定在原位上，从而使键合线稳定，由此保持绝缘材料的电绝缘能力；(4)在施加绝缘材料期间最低限度地干扰脆性线环；(5)增加硅石颗粒的封装密度，从而实现低CTE；以及(6)提供绝缘材料的平滑流动性能。
施加绝缘材料的工艺可以包括分散绝缘材料，并在半导体器件处在线键合机上的同时使绝缘材料固化，从而在刚刚完成线键合工艺之后(或之后的短时间内)就立即使细键合线的精细回路稳定和保持不变。
另外，可以在对连续的半导体器件正在进行线键合的同时进行绝缘材料的分散，从而实现了相对快速的和有效的制造工艺。例如，当第一半导体器件正在从绝缘材料分散器接收绝缘材料时(并且接下来被固化/凝结)，第二半导体器件正在进行线键合。这种操作(即，施加绝缘材料和使绝缘材料固化/凝结)可以应用于相同线键合设备上的第一和第二半导体器件。
如上面提供的，在线键合之后立即(或者在线键合之后几乎立即、或者实际上一旦使用自动分散机进行线键合之后)施加绝缘材料/密封剂，并且通过施加热量和辐射能量曝光(例如，紫外线、可见光辐射或红外线)中的至少一种或者通过热批量处理进行固化/凝结。例如，用于使绝缘材料固化的热处理可以包括：(1)温度升高；(2)保温阶段；(3)温度下降。
可以作为添加给已有线键合装置的新子***提供用于加热和分散绝缘材料(包括绝缘颗粒)的分散装置，或者可以作为单独的***提供该分散装置。
尽管这里公开了本发明的各种实施例，但实现了以下优点：(1)绝缘颗粒允许绝缘材料填充在键合线之间(这在利用超细间距线键合的半导体器件中很有价值)；(2)与用相同材料模制整个封装的半导体器件相反，提供基本上需要少量体积的潜在高成本封装材料的半导体器件；以及(3)可使用相对低成本的常规模制化合物或globtop封装材料(和相关的设备)来包胶模制封装。
可以设计用于促进本发明的各个实施例的施加***，从而保证通过包括施加绝缘材料而使封装工艺不降低生产率。例如，通过使用软件控制和传感器结合，该***可以集成分散和固化绝缘材料的功能同时进行线键合操作。此外，在施加绝缘材料之后，随着封装工艺继续进行(例如，通过树脂转移模制，glob top封装等)，保护细键合线不移动，这种移动可能导致相邻键合线的短路。这至少部分地归因于绝缘材料(例如，模制化合物或封装材料)的快速流动。
图12是示出封装半导体器件的方法的流程图。在步骤1202，只穿过多个导体中的至少两个的一部分施加绝缘材料，其中所述导体提供半导体器件中的元件之间的互连。在步骤1204，封装导体和半导体元件，由此封装了半导体器件。在任选的步骤1206，在施加步骤之后和封装步骤之前使绝缘材料固化。
尽管本发明主要针对包含在半导体器件中的半导体元件的周围或附近的环形或矩形的绝缘材料进行了说明，但是本发明不限于此。可以采用很多结构(例如，绝缘材料的线性桥)设置绝缘材料，只要能使导体稳定从而减少线偏移即可。
此外，可以在半导体器件的内部元件周围以基本上是圆周的形状施加绝缘化合物。基本上是圆周的形状可以是大量几何形状中的任何一种，例如环形、圆形、或椭圆形、正方形或矩形。此外，由于几何形状基本上是圆周形的，所以不必完全包围半导体器件的内部元件。
尽管本发明针对作为诸如环氧树脂等聚合物材料的绝缘材料进行了说明，但是本发明不限于此。可以使用各种替换绝缘材料，只要该材料能为提供半导体器件的元件之间的互连的导体提供稳定性即可。
在绝缘材料中包括绝缘颗粒的本发明实施例中，主要针对硅石颗粒对颗粒进行了说明，但是，颗粒不限于此。在绝缘材料中可以使用各种替换颗粒或珠子，只要颗粒可分散在提供半导体器件的元件之间的互连的相邻导体之间即可。
应该理解，在不脱离本发明的范围的情况下可以对所示实施例进行其它修改，本发明的范围分别在所附权利要求书中限定。

Claims (52)

1、一种半导体器件的封装方法，该半导体器件包括至少一个半导体元件、载体和在多层结构中的多个导体，所述导体提供所述至少一个半导体元件与所述载体之间的互连，该方法包括以下步骤：
只穿过每层的多个导体中的至少两个导体的一部分施加至少一个绝缘材料珠子，其中所述多个导体提供多层线键合半导体器件中的元件之间的互连；以及
封装所述导体和元件，由此封装所述半导体器件。
2、根据权利要求1所述的方法，还包括在所述施加步骤之后使所述绝缘材料固化的步骤。
3、根据权利要求2所述的方法，其中所述固化步骤包括加热所述绝缘材料和使所述绝缘材料暴露于UV辐射中的至少一种。
4、根据权利要求1所述的方法，其中所述施加步骤包括将包括球形硅石颗粒的绝缘化合物施加于多个导体的该部分上。
5、根据权利要求4所述的方法，其中按照基本上环绕的方式在所述至少一个半导体元件周围施加所述绝缘化合物。
6、根据权利要求4所述的方法，其中以至少两种几何形状结构施加所述绝缘化合物，每个所述几何形状结构基本上按照环绕的方式包围所述至少一个半导体元件。
7、根据权利要求1所述的方法，其中所述施加步骤包括除了向多个导体的该部分施加所述绝缘材料之外还向所述至少一个半导体元件的至少一部分施加所述绝缘材料。
8、根据权利要求1所述的方法，其中所述施加步骤包括除了向多个导体的该部分施加所述绝缘材料之外还向所述载体的至少一部分施加所述绝缘材料。
9、根据权利要求1所述的方法，其中所述施加步骤包括在所述至少一个半导体元件的周边部分周围以至少两种不同结构施加所述绝缘材料，所述两种结构彼此不接触。
10、一种半导体器件，包括：
多个半导体元件；
设置成多层结构并提供所述多个半导体元件之间的互连的多个导体；以及
绝缘材料，只穿过多个导体中的至少两个导体的一部分施加该绝缘材料，其中所述多个导体处在多层中的至少两层中。
11、根据权利要求10所述的半导体器件，还包括封装所述导体和元件的并用于封装所述半导体器件的封装层。
12、根据权利要求10所述的半导体器件，其中所述多个半导体元件包括至少一个半导体管芯和引线框，所述半导体管芯具有多个第一接触件，所述引线框具有多个第二接触件，所述多个导体提供所述多个第一接触件和所述多个第二接触件之间的互连。
13、根据权利要求12所述的半导体器件，其中穿过与所述半导体管芯相邻的多个导体中的至少两个的部分设置所述绝缘材料。
14、根据权利要求12所述的半导体器件，其中穿过所述半导体管芯和所述引线框之间的大约中间位置上的多个导体中的至少两个的部分设置所述绝缘材料。
15、根据权利要求10所述的半导体器件，其中所述绝缘材料是可固化的绝缘材料。
16、根据权利要求10所述的半导体器件，其中所述绝缘材料具有珠子或类似于珠子的形状。
17、根据权利要求10所述的半导体器件，其中所述绝缘材料是热感应可固化绝缘材料和UV辐射可固化绝缘材料中的至少一种。
18、根据权利要求10所述的半导体器件，其中所述绝缘材料包括多个球形硅石颗粒。
19、根据权利要求10所述的半导体器件，其中所述绝缘材料施加在所述半导体器件的内部元件的周边部分的周围。
20、根据权利要求10所述的半导体器件，其中所述绝缘材料是在所述半导体器件的内部元件的周边部分周围的至少两种不同的基本上环绕的结构，所述两种结构彼此不接触。
21、根据权利要求20所述的半导体器件，其中所述至少两种不同的基本上环绕的结构的第一种结构接触所述内部元件的一部分，和/或所述至少两种不同的基本上环绕的结构的第二种结构接触支撑所述内部元件的载体的一部分。
22、一种半导体器件的封装方法，该半导体器件包括至少一个半导体元件、载体和在多层结构中的多个导体，所述导体提供所述至少一个半导体元件和所述载体之间的互连，该方法包括以下步骤：
只穿过每层的多个导体中的至少两个导体的一部分施加绝缘材料，所述绝缘材料包括具有小于相邻导体之间间隙的直径的绝缘颗粒，由此减少了潜在的所述相邻导体之间的短路；以及
使所述绝缘材料固化。
23、根据权利要求22所述的方法，其中所述施加步骤包括施加包含硅石颗粒和聚合物树脂的绝缘材料。
24、根据权利要求22所述的方法，其中所述固化步骤包括将所述绝缘材料暴露于紫外线、可见光辐射和红外辐射中的至少一种。
25、根据权利要求22所述的方法，其中所述固化步骤包括加热所述绝缘材料和将所述绝缘材料暴露于紫外线、可见光辐射和红外辐射中至少一种。
26、根据权利要求22所述的方法，其中所述固化步骤包括对所述绝缘材料实施热处理，包括温度升高、保温和温度下降。
27、根据权利要求22所述的方法，其中所述施加步骤包括将所述绝缘材料施加于该器件，其中所述绝缘颗粒占据所述绝缘材料的体积的50％到85％之间。
28、根据权利要求22所述的方法，其中所述施加步骤包括将所述绝缘材料施加于该器件，其中所述绝缘颗粒具有20微米的最大直径。
29、根据权利要求22所述的方法，其中所述施加步骤包括将所述绝缘材料施加于该器件，其中所述绝缘颗粒具有大约4.5微米的中间直径。
30、根据权利要求22的方法，其中所述施加步骤包括向将所述绝缘材料施加于该器件，其中所述绝缘颗粒具有大约4.1微米的平均直径。
31、根据权利要求22所述的方法，其中通过所述施加步骤在相邻导体之间分散所述绝缘颗粒，由此提供相邻导体之间的绝缘分离。
32、根据权利要求22所述的方法，还包括在所述施加步骤之前将所述半导体器件加热到50和125℃之间的温度的步骤。
33、根据权利要求22所述的方法，还包括在所述施加步骤之前将所述半导体器件加热到80和100℃之间的温度的步骤。
34、根据权利要求22所述的方法，还包括在所述施加步骤之前将所述绝缘材料加热到35和85℃之间的温度的步骤。
35、根据权利要求22所述的方法，还包括在所述施加步骤之前将所述绝缘材料加热到50和70℃之间的温度的步骤。
36、根据权利要求22所述的方法，还包括封装所述半导体器件的步骤。
37、根据权利要求36所述的方法，其中所述封装步骤包括利用包胶模制密封剂封装所述半导体器件。
38、根据权利要求36所述的方法，其中所述封装步骤包括用globtop密封剂封装所述半导体器件。
39、根据权利要求22所述的方法，其中所述施加步骤包括除了向所述多个导体的部分施加所述绝缘材料之外还向所述至少一个半导体元件的至少一部分施加所述绝缘材料。
40、根据权利要求22所述的方法，其中所述施加步骤包括除了向所述多个导体的部分施加所述绝缘材料之外还向至少一部分所述载体施加所述绝缘材料。
41、一种半导体器件，包括：
至少一个半导体元件；
用于支撑所述至少一个半导体元件的载体；
设置成多层结构并提供所述至少一个半导体元件和所述载体之间互连的多个导体；以及
绝缘材料，该绝缘材料包括直径小于所述多个导体中的相邻导体之间的所希望的预定间隙的绝缘颗粒，只穿过多个导体中的至少两个导体的一部分施加该绝缘材料，其中所述多个导体处在所述多层的至少两层中，用于减少所述多个导体中的相邻导体之间潜在的短路。
42、根据权利要求41所述的半导体器件，其中所述绝缘材料包括聚合物树脂，并且所述绝缘颗粒是硅石颗粒。
43、根据权利要求41所述的半导体器件，其中通过紫外线、可见光辐射和红外辐射中的至少一种至少部分地固化所述绝缘材料。
44、根据权利要求41所述的半导体器件，其中所述绝缘颗粒占据所述绝缘材料体积在50到85％之间。
45、根据权利要求41所述的半导体器件，其中所述绝缘颗粒具有20微米的最大直径。
46、根据权利要求41所述的半导体器件，其中所述绝缘颗粒具有大约4.5微米的中间直径。
47、根据权利要求41所述的半导体器件，其中所述绝缘颗粒具有大约4.1微米的平均直径。
48、根据权利要求41所述的半导体器件，其中所述绝缘颗粒提供所述多个导体中的至少两个导体之间的绝缘分离。
49、根据权利要求41所述的半导体器件，还包括封装所述至少一个半导体元件、所述载体、所述多个导体和所述绝缘材料的封装层。
50、根据权利要求49所述的半导体器件，其中所述封装层包括包胶模制密封剂。
51、根据权利要求49所述的半导体器件，其中所述封装层包括globtop密封剂。
52、根据权利要求49所述的半导体器件，其中所述多个导体中的每个导体具有大于各自导体直径至少250倍的长度。
CNA200510084675XA 2004-07-14 2005-07-14 减少或消除半导体器件布线偏移的方法及用其制造的器件 Pending CN1722397A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US58767804P 2004-07-14 2004-07-14
US60/587,678 2004-07-14
US11/004,750 2004-12-03

Publications (1)

Publication Number Publication Date
CN1722397A true CN1722397A (zh) 2006-01-18

Family

ID=35912543

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200510084675XA Pending CN1722397A (zh) 2004-07-14 2005-07-14 减少或消除半导体器件布线偏移的方法及用其制造的器件

Country Status (2)

Country Link
CN (1) CN1722397A (zh)
MY (1) MY138572A (zh)

Also Published As

Publication number Publication date
MY138572A (en) 2009-06-30

Similar Documents

Publication Publication Date Title
US6340846B1 (en) Making semiconductor packages with stacked dies and reinforced wire bonds
TWI414046B (zh) 降低封裝串擾及損耗之半導體裝置
US7109586B2 (en) System for reducing or eliminating semiconductor device wire sweep
US6228688B1 (en) Flip-chip resin-encapsulated semiconductor device
US9852918B2 (en) Embedding additive particles in encapsulant of electronic device
CN1452245A (zh) 半导体器件及其制造方法
US20070096342A1 (en) Method for reducing or eliminating semiconductor device wire sweep in a multi-tier bonding device and a device produced by the method
CN1652314A (zh) 引线框架、半导体芯片封装、及该封装的制造方法
CN1385900A (zh) 半导体封装及其制造方法
CN1453868A (zh) 多芯片封装体及其制造方法
JP2009513029A (ja) 封止の改善された半導体装置
KR102012788B1 (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
CN110277353A (zh) 用于芯片封装的交联热塑性电介质
US6867487B2 (en) Flash-preventing semiconductor package
US6847122B1 (en) System and method for preventing and alleviating short circuiting in a semiconductor device
EP3163610A1 (en) Semiconductor package with coated bonding wires
CN1722397A (zh) 减少或消除半导体器件布线偏移的方法及用其制造的器件
CN1146984C (zh) 半导体封装用芯片支持基片、半导体装置及其制造方法
CN101127333B (zh) 半导体器件及其制造方法
CN1449031A (zh) 半导体器件
CN1171294C (zh) 薄型球栅阵列式集成电路封装的制作方法
KR20060063615A (ko) 다중층 본딩 장치에서 반도체 디바이스 와이어 스윕을감소시키거나 제거하기 위한 방법 및 그러한 방법으로제조되는 디바이스
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法
CN1234159C (zh) 半导体封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned