TWI414046B - 降低封裝串擾及損耗之半導體裝置 - Google Patents

降低封裝串擾及損耗之半導體裝置 Download PDF

Info

Publication number
TWI414046B
TWI414046B TW095139041A TW95139041A TWI414046B TW I414046 B TWI414046 B TW I414046B TW 095139041 A TW095139041 A TW 095139041A TW 95139041 A TW95139041 A TW 95139041A TW I414046 B TWI414046 B TW I414046B
Authority
TW
Taiwan
Prior art keywords
die
buffer
covering
filler
dielectric constant
Prior art date
Application number
TW095139041A
Other languages
English (en)
Other versions
TW200729427A (en
Inventor
Brian W Condie
Mali Mahalingam
Mahesh K Shah
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200729427A publication Critical patent/TW200729427A/zh
Application granted granted Critical
Publication of TWI414046B publication Critical patent/TWI414046B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

降低封裝串擾及損耗之半導體裝置
本發明大體而言係關於半導體裝置，且更特定言之係關於具有較低封裝串擾及損耗之塑膠囊封之半導體裝置。
半導體(SC)裝置常常囊封在模製塑膠中。模製塑膠圍繞並保護半導體晶粒，支撐接合線及外部引線並賦予該裝置堅固性及抗震動性。塑膠囊封之裝置被廣泛使用。圖1展示含有半導體(SC)晶粒22之先前技術模製塑膠封裝20之簡化的橫截面示意圖。SC晶粒22適宜但並非必須安裝在散熱片23上。金屬接觸區24－1、24－2(共同為24)係提供在SC晶粒22上，外部引線26－1、26－2(共同為26)係藉由線接合或其他構件25－1、25－2(共同為25)耦接至該等金屬接觸區。塑膠囊封材料27係環繞SC晶粒22、線接合25及外部引線26之內部部分28－1、28－2(共同為28)成形，以使得在此實例中，散熱片23之下表面21在封裝20之底面上保持曝露，但是曝露表面21並非必須的。雖然廣泛使用塑膠囊封(諸如圖1中所說明的及其均等物)，但其遭受此項技術中所熟知之許多缺點及限制。此等缺點及限制為圍繞SC晶粒22及引線25及28之塑膠材料27具有一顯著高於空氣或真空所具有之介電常數ε及損耗正切δ的介電常數ε及損耗正切δ。舉例而言，用於半導體裝置之通常使用之塑膠囊封材料在所關心之操作頻率下常常具有在3.5至5.0範圍中之相對介電常數ε及在0.005至0.015範圍中之損耗正切δ。由於延伸至周圍塑膠囊封材料27中之邊緣電場29，此等值足夠導致來自穿過在各種晶粒金屬區、接合線與其他引線之間的塑膠囊封之電串擾的顯著效能降級，尤其在高頻率及高電壓下。隨著囊封材料27之介電常數ε及損耗正切δ增大，與邊緣電場29相關聯之電容耦合及損耗增大。
在先前技術中，與在SC晶粒外延伸之邊緣電場相關聯之電容耦合及損耗係藉由(例如)：(i)在晶粒及/或線接合上方使用一法拉第遮罩(未圖示)，及/或(ii)使用提供晶粒表面之上及線接合及內部封裝引線周圍之空氣或真空空間的中空陶瓷及/或金屬封裝而減少或避免。歸因於所需的額外金屬及遮罩層，法拉第遮罩以犧牲額外晶粒複雜性為代價約束邊緣場。在圖2中說明一真空或空氣空間封裝，其展示具有圍繞晶粒32之空氣或真空空間37之中空封裝30。舉例而言，晶粒32係安裝在金屬、陶瓷或塑膠基底33上，外部引線36－1、36－2(共同為36)被附著至該基底。線接合或其他連接件35－1、35－2(共同為35)將晶粒32上之接合墊34－1、34－2(共同為34)耦接至封裝引線36－1、36－2(共同為36)之內部部分38－1、38－2(共同為38)。蓋31係置放在基板34、晶粒32、線接合或其他連接件35及封裝引線36之內部部分38上方。具有環繞晶粒32及引線35、38之空氣或真空空間37意謂邊緣電場39不與任何囊封材料接觸。因此，不存在由塑膠囊封材料與晶粒表面及線接合及/或內部引線接觸而導致的耦合電容及/或損耗增大。因為空氣或真空之介電常數ε0 及損耗正切δ0 係低的，所以串擾及介電損耗被最小化。然而，該等空氣或真空空穴封裝顯然更加昂貴且常常不如塑膠囊封堅固。若完成裝置經受大的加速力，則線接合或其他連接件35可變得分離。
因此，繼續需要提供具有降低串擾及損耗之塑膠囊封之裝置的改良半導體裝置及方法。相應地，期望提供具有塑膠囊封之改良半導體裝置，該塑膠囊封具有較低介電常數ε及/或損耗正切δ材料且與晶粒表面、晶粒引線及/或接合線之一些或全部接觸。另外，期望改良的塑膠囊封材料、結構及方法允許一實質上之固體結構係圍繞半導體晶粒、晶粒引線及接合線形成，以便於提供一機械堅固之封裝。進一步期望改良裝置可使用已存在於或容易地加至典型半導體裝置製造線上之製造技術達成，以使得僅需要該製造過程做較小變化。結合附隨圖式及前述技術領域及背景，本發明之其他期望特徵及特性將自後續之詳細描述及附加之申請專利範圍顯而易見。
以下詳細描述本質上僅為例示性的且不意欲限制本發明或本發明之應用及使用。此外，不意欲受前述技術領域、背景、簡明概述或以下實施方式中出現的任何陳述或暗示理論約束。
為了簡單並清楚說明之目的，圖式說明構造之一般方式，且可省略熟知之特徵及技術之描述及細節以避免不必要地模糊本發明。另外，圖式中之元件未必按比例繪製。舉例而言，圖式中之一些元件或區域之尺寸可相對於其他元件或區域加以誇示以幫助改良對本發明之實施例之理解。
說明書及申請專利範圍中之術語"第一"、"第二"、"第三"、"第四"及其類似者(若有)可用於區別相似元件且未必用於描述一特定之連續或時間次序。應瞭解，如此使用之術語在適當情況下可互換，以使本文中描述的本發明之實施例(例如)能夠以不同於本文中說明或另外描述之順序的順序操作。此外，術語"包括"、"包含"、"具有"及其任何變化意欲涵蓋非排他性包含，以使包括一系列元件之過程、方法、物品或設備未必限制於彼等元件，而是可包含未明確列出或該過程、方法、物品或裝置所固有的其他元件。
本說明書及申請專利範圍中之術語"左"、"右"、"中"、"外"、"前"、"後"、"上(up)"、"下(down)"、"頂"、"底"、"上方(over)"、"之下(under)"、"之上(above)"、"之下(below)"及其類似者(若有)係用於描述之目的且未必用於描述永久之相對位置。應瞭解，如此使用之術語在適當情況下可互換，以使本文中描述之本發明之實施例(例如)能夠在不同於本文中說明或另外描述之彼等方位之其他方位上操作。如本文中所使用的，術語"耦接"係界定為以一電或非電方式直接或間接地連接。如本文中所使用，術語"引線框"意欲包含任何支撐結構，一或多個單獨或互連之半導體晶粒可安裝在該結構上，且該結構可為金屬、塑膠陶瓷、玻璃或其組合。如本文中所使用，術語"半導體晶粒"及縮寫"SC晶粒"意欲包含任何類別及組態之半導體裝置，可為單獨裝置或諸如積體電路中之裝置之複合組件，或半導體裝置之任何其他組態。如本文中所使用的，術語"線接合"及"接合線"意欲包含將封裝引線電耦接至SC晶粒上之接觸區域及/或接合墊之任何構件且不僅限於使線或其類似物。其他電耦接構件之非限制性實例為梁式引線、焊料凸塊、金屬化塑膠帶等。
圖3展示根據本發明之第一實施例的含有半導體(SC)晶粒42之模製塑膠囊封之裝置40之簡化的橫截面示意圖。裝置40包括適宜而非必須安裝在散熱片43上且由塑膠囊封47圍繞(可能散熱片43之下表面41除外)的SC晶粒或裝置42。塑膠囊封47可如此以使：散熱片43之下表面41曝露(如輪廓47－1所指示)，或下表面41可嵌入塑膠囊封47內(如輪廓47－2所指示)。下表面41之任一配置對於本發明係有用的且不重要。然而，晶粒42之上表面50及其緊鄰圍繞物係藉由緩衝區51而與囊封47分開，緩衝區51具有比囊封47低之介電常數及/或比囊封47低之損耗正切。當緩衝區51具有此囊封47低之介電常數時，雜散場電容耦合降低且效能提高。當緩衝區51具有比囊封47低之損耗正切時，則雜散場功率損耗降低且效能提高。雖然期望緩衝區51之介電常數及損耗正切皆小於囊封47之介電常數及損耗正切，但此並非必須的，且當任一者小於囊封47之相應者時，可獲得改良效能。晶粒42在晶粒42之上表面50上具有接合或其他連接墊或金屬化區域44－1、44－2(共同為44)。線接合或其他連接件45－1、45－2(共同為45)將連接墊44耦接至外部引線46－1、46－2(共同為46)之內部部分48－1、48－2(共同為48)，以將外部電耦接提供給晶粒42。元件41、42、43、44、45、46及48在功能上與裝置20之元件21、22、23、24、25、26及28類似。裝置40之邊緣電場49大體上穿過緩衝區51。雖然雜散邊緣電場49在圖3至圖5中被展示為當裝置40通電時，其在具有不同電位之晶粒接合墊44－1、44－2之間延伸，但此僅為了說明之便利且熟習此項技術者將瞭解，雜散邊緣場亦可在其他導電區域(例如，晶粒42上之金屬線(未圖示))之間在晶粒42之表面上延伸，該等導電區域在使用時接收不同電位，且所有該等雜散邊緣場可有助於上文描述的由本發明減少之效能降級。裝置40與裝置20的不同之處在於：裝置40之囊封47大體上不與封閉在緩衝區51中之晶粒42接觸(接合至散熱片43之下表面除外)。區51可大體上限制於晶粒表面50之緊鄰附近(例如，見圖5)或亦可(如圖3至圖4中所示)封閉線接合或連接件45之所有或一些部分及引線46之內部末端48。任一配置係有用的。
緩衝區51必須化學穩定且可與SC晶粒42之表面50電及化學相容，以便不擾亂SC晶粒42之操作。圖3說明緩衝區51中具有(例如)大量填充物52之情況，該填充物具有此組成緩衝區51之剩餘部分的黏合劑或樹脂53低之介電常數及/或損耗正切。此具有相對於囊封47降低區51之總介電常數ε及/或損耗正切δ之效應。緩衝區51大體上與裝置表面50接觸或緊密接近裝置表面50(例如在金屬墊或跡線44所處之位置)且亦被期望但並非必須接近線接合45及外部引線46之內部部分48係重要的，以便具有降低邊緣場49最強之此等位置處的總介電常數ε及/或損耗正切δ之最大有利效應。
多種低介電常數及/或低損耗填充物52適合於包含在緩衝區51中。通常，填充物52應化學穩定、可相容於區51中使用之黏合劑樹脂53及成形方法，且可按多種整體微觀之尺寸予以獲得，以便在整個區51中促進大體上均勻但整體上隨機的尺寸分配。另外，期望加入的填充物52不導致區51或裝置40之外部孔隙顯著增加。期望使用混合之填充物尺寸，以使得填充物52可緊緊地填塞在黏合劑樹脂53內，以填充儘可能多之空間(藉此最小化組成緩衝區51之複合物之介電常數及/或損耗正切)並且對總封裝強度及密封性(hermeticity)影響最小。有用材料為細顆粒苯乙烯及其他輕質塑膠及玻璃及玻璃或陶瓷碎片或中空玻璃、陶瓷或塑膠微球或其組合。中空玻璃微球為一期望填充材料之非限制性實例且在一適當之尺寸範圍內可(例如)自3M Company of St.Paul,MN購得。期望中空微球或其他低密度粒子具有大約典型裝置特徵尺寸(例如，幾微米)的較低尺寸及(例如)不大於區51之厚度54的約50%之最大尺寸。期望尺寸上限能夠避免令一或多個大微球破裂導致可允許濕氣進入的區51中之不期望弱點或破裂。期望微球或其他粒子之直徑或最大尺寸為約小於等於300微米，更適宜為約小於等於100微米且較佳為約小於等於80微米。換言之，期望微球或其他填充物粒子具有通常為約0.3至300微米、更適宜為約3至100微米且較佳為約3至80微米之尺寸範圍，但視所密封之特定裝置、引線框之尺寸及構造、所使用之填充物之類型等而定，亦可使用更大或更小之範圍。混合物中之中空微球(或其他填充物)之量應儘可能大，同時保持足夠之堅固性及防潮性。一般而言，在組成緩衝區51之混合物或組合物中，區51中之微球或其他填充物粒子之體積百分比通常應等於或大於約50體積%，更適宜為等於或大於約60體積%且較佳為等於或大於70體積%。
圖4展示根據本發明之另一實施例的含有半導體(SC)晶粒42之模製塑膠囊封之裝置60之簡化的橫截面示意圖。裝置60之元件41、42、43、44、45、46、47、47－1、47－2及48類似於裝置40中同樣識別之元件，且其與裝置40有關之描述係以引用方式併入本文中。裝置40與裝置60的不同之處在於環繞晶粒42之緩衝區51、61之構成。裝置40說明一含有填充物52之低介電常數緩衝區51之使用。裝置60說明提供一比囊封47低之介電常數及/或比囊封47低之損耗正切之大體上均質之緩衝區61之使用。當緩衝區61具有比囊封47低之介電常數時，雜散場電容耦合降低且效能增強。當緩衝區61具有比囊封47低之損耗正切時，則雜散場功率損耗降低且效能提高。雖然期望緩衝區61之介電常數及損耗正切皆小於囊封47之介電常數及損耗正切，但此並非必須的，且當任一者小於囊封47之相應者時，可獲得改良效能。緩衝區61必須化學穩定且可與SC晶粒42之表面50電及化學相容，以便不擾亂SC晶粒42之操作。適合材料之實例為可自Hitachi Company of Tokyo,Japan購得之聚醯亞胺材料，可自DuPont Corporation of Wilmington,Delaware購得之鐵氟龍(Teflon)材料及可自Dow Chemical Company of Midland,MI購得之真絲(SiLk)材料。有用材料之另一實例為彼等已知的SOL－GELS及/或AERO－GELS。此等材料通常係市售的且係此項技術中已知的(例如，見www.solgel.com)。其可為緩衝區51、61、71、81提供實質上之無機或有機材料或其組合。
圖4之裝置60亦說明覆蓋緩衝區61之選用密封層62之使用。雖然僅在圖4中說明密封層62，但其亦可應用於圖3之緩衝區51、圖5之緩衝區71及圖6至圖7之緩衝區81。因此，如本文中所使用的，與密封層62有關之緩衝區61之參考意欲包含緩衝區51、71及81。期望在緩衝區61可將孔隙引入囊封47內之處有密封層62。不期望存在可允許濕氣或其他有害物質較容易進入之孔隙。在緩衝區61上方提供大體上不滲透之密封層62可減少由區61引入之孔隙之增加。密封層62之適合材料的非限制性實例為：實質上之無機材料，諸如沈積之二氧化矽及/或氮化矽；實質上之有機材料，諸如聚醯亞胺及/或聚對二甲苯基；及無機材料與有機材料之各種組合。或者，密封層62可藉由將緩衝區61(或區51、71及81)曝露於(例如)電漿或其他催化劑中以促進交聯或其他化學反應而於原地產生，以使緩衝區61(或51、71及81)之表面層大體上不滲透(例如)濕氣。是否需要密封層62取決於用於緩衝層51、61、71及81及囊封47之物質的選擇、晶粒42之濕氣敏感度及完成之囊封裝置預期遭遇之環境規格。此等將視不同情況而改變且在熟習此項技術者之能力之內。熟習此項技術者將瞭解如何決定是否需要密封層62。雖然密封層62之使用係特定地在圖4之裝置60中說明，但是若須要，亦可在圖3之裝置40之緩衝區51上方、圖5之裝置70之緩衝區71上方及圖6至圖7之緩衝區81上方使用該密封層。另外，雖然障壁層62在防止濕氣侵入方面係最有用的，但其並不限於此目的且亦可用於延遲或減少其他有害物質之侵入。因此，術語"密封層"意欲包含該等功能。
圖5展示根據本發明之又一實施例的含有半導體(SC)晶粒42之模製塑膠封裝之裝置70之簡化的橫截面示意圖。裝置70之元件41、42、43、44、45、46、47、47－1、47－2及48類似於裝置40及60中同樣識別之元件，且其與裝置40及60有關之描述係以引用方式併入本文中。裝置40、60與70之不同之處在於緩衝區51、61及71之厚度54。關於圖3至圖4中說明之裝置40及60，厚度54足夠使緩衝區51、61不僅覆蓋晶粒表面50而且向上延伸以大體上封閉線接合或其他連接件45且視需要密閉引線46之末端部分48之部分。關於圖5之裝置70，厚度54較小以使得緩衝區71(類似於區51、61，具有或不具密封層62)覆蓋晶粒表面50及晶粒金屬化區(metallization)44，但未充分延伸以封閉所有線接合或連接件45。圖5之配置適合晶粒及封裝布局使邊緣場79主要在晶粒表面50上之導體之間及/或接合墊之間延伸，而非在線接合45與引線部分48之間延伸的情況。在該情況下，較小量的緩衝區71足夠降低封裝裝置70中之串擾及過度介電損耗。用於區51、61之材料可與用於區71之材料相同，具有或不具上覆密封層62(見圖4)。任一配置係有用的。因此，與圖3至圖4有關之該等材料之論述係以引用方式併入本文中。
圖6展示具有SC晶粒42之引線框80之簡化的平面圖，且圖7展示該引線框80之簡化的剖示側視圖，從而說明類似於圖3至圖5之區51、61、71之緩衝區81係在提供塑膠囊封47之前在SC晶粒42上及/或環繞SC晶粒42形成的。圖6至圖7之元件42、43、44、45、46及48類似於圖3至圖5中同樣識別之元件。說明引線框80中之三個實質上代表性的區80－1、80－2、80－3，每一者承載半導體晶粒42等。虛線輪廓84指示模穴之近似位置，在該模穴中囊封47係環繞晶粒42、散熱片43、接合線45、內部引線端48、緩衝區81等形成。在此實例中，晶粒接合旗標43之下表面41將封閉在囊封47中(見圖3至圖5)，但此並非必須的且可保持曝露。在形成囊封47之後修剪去引線框部分82，以使得在此實例中保持自囊封47突起之所有物體為引線46。引線框部分80－1及80－2說明在部分80－1及80－2之適當位置上且具有比後續囊封47低的介電常數及/或損耗正切之緩衝區81。引線框部分80－1、80－2上之緩衝區81將視組成緩衝區81之材料之性質而固化或預備固化，且預備封閉在囊封47中(見圖3至圖5)。引線框部分80－3說明正自噴嘴86塗覆在晶粒42等上方的緩衝區81'。(自圖6省略噴嘴86以不模糊下伏晶粒42之視圖。)在圖7中之此實例中，形成緩衝區81'之材料的一滴剛自噴嘴86分配且滴至晶粒42(及相關聯部分)上，其將在該晶粒上陷落以形成部分802及80－1中所示之區81。藉由在以箭頭88(或相反方向上之噴嘴86)展示之方向上將引線框80加索引，引線框80之每一部分80－1、802、80－3.....80－N被帶到噴嘴86之下，以使得可如所要地塗覆緩衝區81。藉由使用多個噴嘴(並聯或串聯)，可同時用緩衝區81塗佈多個晶粒，以使得該過程可以高度自動化且便宜地執行。若需要一密封層(例如，類似於圖4之層62)，則如已論述的，該密封層可以大體上相同之方式塗覆在緩衝區81上方或噴射在緩衝區81上、於原地或藉由任何其他便利構件形成。
期望低介電常數緩衝區51、61、71、81具有如下介電常數：其通常為約小於等於囊封47之介電常數的80%，更適宜為約小於等於60%且較佳為約小於等於囊封47的40%。換言之，期望緩衝區51、61、71、81通常具有一小於約3.0、更適宜為小於約2.5且較佳為小於約2.0且在任何狀況下小於囊封47之介電常數的相對介電常數。類似地，期望緩衝區51、61、71、81之損耗正切小於約0.005。
圖8展示說明根據本發明之再一實施例的方法100之簡化的流程圖，該方法用於藉由在SC晶粒42之緊鄰附近提供緩衝區51、61、71、81來形成一具有較低封裝串擾及/或損耗之塑膠囊封之半導體(SC)裝置。緩衝區51、61、71、81具有一比周圍囊封47低的介電常數ε及/或損耗正切δ(亦即，較低ε或較低δ或兩者)，該要求在圖8上由縮寫"ε及/或δ"指示，該縮寫指示ε或δ之至少一者應比囊封47之相應者低，或ε及δ皆可比囊封47之相應者低。方法100以開始(START)102及初始步驟104開始，在步驟104中提供一或多個SC晶粒42。在步驟106中，將晶粒42安裝在引線框80上(如較早註解的，引線框80可為任何類型之支撐件)。在步驟108中，將具有相對於囊封47為較低之介電常數ε或損耗正切δ或兩者之材料分配至晶粒42上且(視需要)亦分配至線接合45、內部引線48等上。較低ε及/或δ材料可為上文描述之任何類型或均等物。在選用步驟110中，視完成裝置之需要，可(或可不)塗覆或形成一密封塗層(例如，圖4之塗層62)。在選用步驟112中，若需要，則固化緩衝區51、61、71、81(及選用密封層62)。固化處理將視所選擇之用於緩衝區51、61、71、81(及選用密封層62)之材料之類型而改變且可包含(例如但不欲限於)一允許經催化之樹脂設定之最小耗時，或在熱固性樹脂之狀況下之熱處理或其組合或其他固化方法。視所選擇之材料之組合而定，可在塗覆密封層62之前固化緩衝區51、61、71、81，或可將兩者一起固化，或可分開固化密封層62。或者，視使用者已選擇之材料而定，可在步驟118中與囊封47同時固化緩衝區51、61、71、81(及/或任何密封層62)。熟習此項技術者將瞭解如何視其已選擇之特定材料規定一適當固化方案。視所需之固化及囊封條件，選用固化步驟112可予以省略或與其後之步驟114、116及/或118之任一者結合。在步驟114中，將塗覆了緩衝區51、61、71、81之引線框80***至一具有空穴的模具(未圖示)中，該等空穴由(例如)圖6中之虛線輪廓84指示，且在步驟116中，將囊封47塗覆在低ε及/或δ緩衝區51、61、71、81及尚未被區51、61、71、81覆蓋之內部引線框部分之上。在步驟118中，使用在此項技術中熟知之方法適當地固化囊封47。在步驟120中，自該模具移除該囊封之引線框。方法100進行至結束(END)122。後續處理(諸如修剪、引線形成、測試等)係習知的。
根據第一實施例，提供一種半導體裝置，其包括：一支撐部件；一安裝在該支撐部件之一部分上之半導體晶粒；封閉該支撐部件之至少部分及該晶粒之塑膠囊封；及一位於該塑膠囊封與該晶粒之間的緩衝區，其中該緩衝區具有一比該塑膠囊封低之介電常數或一比該塑膠囊封低之損耗正切或兩者。在又一實施例中，該緩衝區包括一黏合劑基質中之中空微球。在再一實施例中，該等中空微球為具有直徑為約小於等於300微米之尺寸的中空玻璃微球。在一額外實施例中，該緩衝區具有一約小於等於3之相對介電常數。在再一實施例中，該緩衝區具有一約小於等於0.005之損耗正切。
根據第二實施例，提供一種塑膠囊封之半導體裝置，其包括：一半導體晶粒，其上具有一或多個接合墊；一塑膠囊封，其圍繞該半導體晶粒之一或多個面；及一緩衝區，其位於該塑膠囊封與該半導體晶粒之間且包含該一或多個接合墊之至少一者，其中該緩衝區具有一比該塑膠囊封低之介電常數或一比該塑膠囊封低之損耗正切或兩者。在另一實施例中，該緩衝區與該半導體晶粒之該一或多個面接觸。在一額外實施例中，該緩衝區包含一填充物。在又一實施例中，該填充物包括直徑小於約300微米之中空微球。在又一額外實施例中，該緩衝區包括一材料，該材料具有一小於或等於該塑膠囊封之介電常數的約80%之介電常數。在再一額外實施例中，該緩衝區包括一多孔材料。在再一實施例中，該裝置進一步包括一位於該緩衝區與該塑膠囊封之間的防潮密封層。
根據第三實施例，提供一種囊封一半導體晶粒之方法，其包括：將該晶粒安裝在一引線框上；用一具有一第一介電常數及第一損耗正切之緩衝區覆蓋該晶粒之一部分；將該具有該晶粒及緩衝區之引線框置放在一適合於塑膠囊封之模具中，其中該晶粒及緩衝區係位於該模具中之一空穴中；及將一塑膠囊封材料置放在該模具之該空穴中以用一具有一第二介電常數及第二損耗正切之塑膠材料大體上填充環繞該引線框、晶粒及緩衝區的該模具之該空穴，其中該第二介電常數比該第一介電常數大或該第二損耗正切比該第一損耗正切大。在另一實施例中，該第二介電常數比該第一介電常數大且該第二損耗正切比該第一損耗正切大。在一額外實施例中，該方法進一步包括：在該覆蓋步驟之後，至少部分地固化該緩衝區。在又一實施例中，該覆蓋步驟包括用一具有一填充物之緩衝區域材料覆蓋該晶粒之一部分，該填充物中包括中空微球。在再一實施例中，該覆蓋步驟包括用一具有一第一介電常數之緩衝區材料覆蓋該晶粒之一部分，該第一介電常數小於該第二介電常數之約80%。在再一實施例中，該方法包括：在該覆蓋步驟與該置放步驟之間，用一密封層覆蓋該緩衝區。在再一額外實施例中，該覆蓋步驟包括用一實質上之有機材料覆蓋該晶粒之一部分。在再一額外之實施裏中，該覆蓋步驟包括用一實質上之無機材料覆蓋該晶粒之一部分。
雖然已在前述詳細描述中提出至少一個例示性實施例，但應瞭解存在大量變化。舉例而言，很多種的較低介電常數及/或較低損耗正切填充物及其他材料可結合各種樹脂或由其自身用作為載體及黏合劑。熟習此項技術者將瞭解，本文中教示之原理亦應用於該等變化。更確切地，前述詳細描述將為熟習此項技術者提供一便利之路圖以用於實施該一或多個例示性實施例。應瞭解，在不偏離附加申請專利範圍及其法定均等物中闡明的本發明之範疇之情況下，可製造元件之功能及配置之各種變化。
20．．．封裝
21．．．表面
22．．．半導體晶粒
23．．．散熱片
24－1．．．金屬接觸區
24－2．．．金屬接觸區
25－1．．．線接合
25－2．．．線接合
26－1．．．外部引線
26－2．．．外部引線
27．．．囊封材料
28－1．．．內部部分
28－2．．．內部部分
29．．．電場
30．．．中空封裝
31．．．蓋
32．．．晶粒
33．．．基底
34－1．．．接合墊
34－2．．．接合墊
35－1．．．線接合
35－2．．．線接合
36－1．．．外部引線
36－2．．．外部引線
37．．．真空空間
38－1．．．內部部分
38－2．．．內部部分
40．．．裝置
41．．．下表面
42．．．裝置
43．．．散熱片
44－1．．．晶粒接合墊
44－2．．．晶粒接合墊
45－1．．．線接合
45－2．．．線接合
46－1．．．外部引線
46－2．．．外部引線
47－1．．．輪廓
47－2．．．輪廓
48－1．．．內部部分
48－2．．．內部部分
49．．．電場
50．．．晶粒表面
51．．．緩衝區
52．．．填充物
53．．．黏合劑樹脂
54．．．厚度
60．．．裝置
61．．．緩衝區
62．．．密封層
70．．．裝置
71．．．緩衝區
79．．．場
80．．．引線框
80－1．．．引線框部分
80－2．．．引線框部分
80－3．．．引線框部分
81．．．緩衝區
81'．．．緩衝區
82．．．引線框部分
84．．．輪廓
86．．．噴嘴
88．．．箭頭
100．．．方法
102．．．開始
104．．．初始步驟
106．．．步驟
108．．．步驟
110．．．選用步驟
112．．．選用固化步驟
114．．．步驟
116．．．步驟
118．．．步驟
120．．．步驟
122．．．結束
圖1展示一含有一半導體(SC)晶粒之先前技術模製塑膠囊封之裝置之簡化的橫截面示意圖；圖2展示一含有一半導體(SC)晶粒之先前技術中空封裝裝置之簡化的橫截面示意圖；圖3展示根據本發明之第一實施例的一含有一半導體(SC)晶粒之模製塑膠囊封之裝置之簡化的橫截面示意圖；圖4展示根據本發明之另一實施例的一含有一半導體(SC)晶粒之模製塑膠囊封之裝置之簡化的橫截面示意圖；圖5展示根據本發明之又一實施例的一含有一半導體(SC)晶粒之模製塑膠囊封之裝置之簡化的橫截面示意圖；圖6展示一具有一半導體(SC)晶粒之引線框之簡化的平面圖且圖7展示該引線框之簡化的剖示側視圖，從而說明一緩衝區係在如圖3至圖5中之塑膠囊封之前在該SC晶粒上形成的；且圖8展示一簡化的流程圖，其說明根據本發明之再一實施例的一用於形成一具有較低封裝串擾及損耗之塑膠囊封之半導體(SC)裝置之方法。
40．．．裝置
41．．．下表面
42．．．裝置
43．．．散熱片
44－1．．．晶粒接合墊
44－2．．．晶粒接合墊
45－1．．．線接合
45－2．．．線接合
46－1．．．外部引線
46－2．．．外部引線
47．．．囊封材料/囊封
47－1．．．輪廓
47－2．．．輪廓
48－1．．．內部部分
48－2．．．內部部分
49．．．電場
50．．．晶粒表面
51．．．緩衝區
52．．．填充物
53．．．黏合劑樹脂
54．．．厚度

Claims (12)

  1. 一種囊封一半導體晶粒之方法，其包括：將該晶粒安裝在一引線框上；加入一填充料之粒子至一樹脂，其中該填充料之粒子具有填充料尺寸之混和，及該填充料之粒子係牢固地被塞入於該樹脂內；用一具有一第一介電常數及第一損耗正切之緩衝區覆蓋該晶粒之一部分，其中該緩衝區包括該樹脂及被塞入於該樹脂內之該填充物；將具有該晶粒及該緩衝區之該引線框置放在一適合於塑膠囊封之模具中，其中該晶粒及該緩衝區位於該模具中之一空穴中；及將一塑膠囊封材料置放在該模具之該空穴中，以用一具有一第二介電常數及一第二損耗正切之塑膠材料大體上填充環繞該引線框、該晶粒及該緩衝區的該模具之該空穴，其中該第二介電常數比該第一介電常數大且該第二損耗正切比該第一損耗正切大。
  2. 如請求項1之方法，其進一步包括：在覆蓋該晶粒之該部分的步驟之後，固化該緩衝區。
  3. 如請求項1之方法，其中覆蓋該晶粒之該部分的步驟包括用一具有一填充物之緩衝區材料覆蓋該晶粒之該部分，該填充物中包括中空微球。
  4. 如請求項3之方法，其中覆蓋該晶粒之該部分的步驟包括用一具有一第一介電常數之緩衝區材料覆蓋該晶粒之 該部分，該第一介電常數小於該第二介電常數之約80%。
  5. 如請求項1之方法，其進一步包括：在覆蓋該晶粒之該部分的步驟與置放該塑膠囊封材料於該空穴中的步驟之間，用一密封層覆蓋該緩衝區。
  6. 如請求項1之方法，其中覆蓋該晶粒之該部分的步驟包括用包含一有機材料之一材料覆蓋該晶粒之該部分。
  7. 如請求項6之方法，其中覆蓋該晶粒之該部分的步驟包括用包含一無機材料之一材料覆蓋該晶粒之該部分。
  8. 如請求項1之方法，其中覆蓋該晶粒之該部分的步驟包括用具有該填充物之一緩衝區材料覆蓋該晶粒之該部分，該填充物中包含細顆粒苯乙烯。
  9. 如請求項1之方法，其中覆蓋該晶粒之該部分的步驟包括用具有該填充物之一緩衝區材料覆蓋該晶粒之該部分，該填充物中包含一塑膠。
  10. 如請求項1之方法，其中覆蓋該晶粒之該部分的步驟包括用具有該填充物之一緩衝區材料覆蓋該晶粒之該部分，該填充物中包含玻璃碎片。
  11. 如請求項1之方法，其中覆蓋該晶粒之該部分的步驟包括用具有該填充物之一緩衝區材料覆蓋該晶粒之該部分，該填充物中包含陶瓷碎片。
  12. 如請求項1之方法，其中覆蓋該晶粒之該部分的步驟包括用具有該填充物之一緩衝區材料覆蓋該晶粒之該部分，該填充物中包含具有等於或小於300微米的粒子之 填充物。
TW095139041A 2005-10-24 2006-10-23 降低封裝串擾及損耗之半導體裝置 TWI414046B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/257,802 US7435625B2 (en) 2005-10-24 2005-10-24 Semiconductor device with reduced package cross-talk and loss

Publications (2)

Publication Number Publication Date
TW200729427A TW200729427A (en) 2007-08-01
TWI414046B true TWI414046B (zh) 2013-11-01

Family

ID=37968396

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095139041A TWI414046B (zh) 2005-10-24 2006-10-23 降低封裝串擾及損耗之半導體裝置

Country Status (5)

Country Link
US (2) US7435625B2 (zh)
JP (1) JP2009513019A (zh)
KR (1) KR101296701B1 (zh)
TW (1) TWI414046B (zh)
WO (1) WO2007050420A2 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4870509B2 (ja) * 2006-09-27 2012-02-08 新光電気工業株式会社 電子装置
DE102009026804A1 (de) * 2009-06-08 2010-12-09 Robert Bosch Gmbh Verfahren zur Herstellung elektronischer Bauteile
JP5018909B2 (ja) * 2009-06-30 2012-09-05 株式会社デンソー 半導体装置
JP2011054806A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置およびその製造方法
KR101872745B1 (ko) * 2010-04-28 2018-06-29 후아웨이 테크놀러지 컴퍼니 리미티드 양방향 광전자 소자의 누화 저감
JP5532419B2 (ja) * 2010-06-17 2014-06-25 富士電機株式会社 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法
CN102714542B (zh) * 2010-06-25 2015-08-19 Hoya美国公司 双向光电子设备中的串扰减小
KR20120000805A (ko) * 2010-06-28 2012-01-04 삼성전자주식회사 반도체 패키지의 몰딩 방법
KR101819010B1 (ko) * 2010-09-06 2018-01-16 후아웨이 테크놀러지 컴퍼니 리미티드 양방향 광전자 소자의 누화 저감
CN103858035A (zh) 2011-10-28 2014-06-11 Hoya美国公司 波导衬底上用于衰减光源的光波导分路器
AU2013240253B2 (en) 2012-03-27 2015-12-10 3M Innovative Properties Company Composite particles, methods of making, and articles including the same
KR101905893B1 (ko) * 2012-06-13 2018-10-08 에스케이하이닉스 주식회사 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법
US9226428B2 (en) * 2012-06-28 2015-12-29 Intel Corporation High heat capacity electronic components and methods for fabricating
US20140103508A1 (en) * 2012-10-11 2014-04-17 Texas Instruments Incorporated Encapsulating package for an integrated circuit
EP2731130A1 (en) * 2012-11-12 2014-05-14 Nxp B.V. Cavity package for an integrated circuit
US9312231B2 (en) * 2013-10-31 2016-04-12 Freescale Semiconductor, Inc. Method and apparatus for high temperature semiconductor device packages and structures using a low temperature process
US9461005B2 (en) * 2015-02-12 2016-10-04 Ampleon Netherlands B.V. RF package with non-gaseous dielectric material
US10431526B2 (en) * 2017-10-09 2019-10-01 Cree, Inc. Rivetless lead fastening for a semiconductor package
US10897824B2 (en) * 2017-10-30 2021-01-19 Baker Hughes, A Ge Company, Llc Encapsulation of downhole microelectronics and method the same
WO2019088128A1 (ja) * 2017-10-31 2019-05-09 ナガセケムテックス株式会社 実装構造体の製造方法およびこれに用いられるシート
US10446414B2 (en) * 2017-12-22 2019-10-15 Texas Instruments Incorporated Semiconductor package with filler particles in a mold compound
US10672703B2 (en) 2018-09-26 2020-06-02 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of fabrication

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6379353A (ja) * 1986-09-24 1988-04-09 Hitachi Ltd 樹脂封止型半導体装置
US4788583A (en) * 1986-07-25 1988-11-29 Fujitsu Limited Semiconductor device and method of producing semiconductor device
JPH05283561A (ja) * 1992-03-30 1993-10-29 Nec Corp 樹脂封止型半導体装置
US5382829A (en) * 1992-07-21 1995-01-17 Mitsubishi Denki Kabushiki Kaisha Packaged microwave semiconductor device
TW200529088A (en) * 2004-02-04 2005-09-01 Semiconductor Energy Lab ID label, ID tag, and ID card

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079162A (en) * 1974-03-20 1978-03-14 Aim Associates, Inc. Soundproof structure
US4041009A (en) * 1976-12-08 1977-08-09 Fujitsu Limited Process for producing anti-blocking and low pressure moldable diallyl phthalate resin molding materials
US6191492B1 (en) * 1988-08-26 2001-02-20 Semiconductor Energy Laboratory Co., Ltd. Electronic device including a densified region
JP2712618B2 (ja) * 1989-09-08 1998-02-16 三菱電機株式会社 樹脂封止型半導体装置
JP2656356B2 (ja) * 1989-09-13 1997-09-24 株式会社東芝 多重モールド型半導体装置及びその製造方法
JP2906282B2 (ja) * 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
EP0634792B1 (en) * 1991-03-08 1998-04-29 Japan Gore-Tex, Inc. Resin-sealed semiconductor device containing porous fluororesin
JPH04314394A (ja) * 1991-04-12 1992-11-05 Fujitsu Ltd ガラスセラミック回路基板とその製造方法
US5598034A (en) * 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
US5785789A (en) * 1993-03-18 1998-07-28 Digital Equipment Corporation Low dielectric constant microsphere filled layers for multilayer electrical structures
US5379186A (en) * 1993-07-06 1995-01-03 Motorola, Inc. Encapsulated electronic component having a heat diffusing layer
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
US5578860A (en) * 1995-05-01 1996-11-26 Motorola, Inc. Monolithic high frequency integrated circuit structure having a grounded source configuration
JPH0927573A (ja) * 1995-07-13 1997-01-28 Mitsubishi Electric Corp 半導体装置
JP2871591B2 (ja) * 1996-05-14 1999-03-17 日本電気株式会社 高周波用電子部品および高周波用電子部品の製造方法
JP3870301B2 (ja) * 1996-06-11 2007-01-17 ヤマハ株式会社 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム
US6455606B1 (en) * 1997-04-02 2002-09-24 Sanyo Chemical Industries, Ltd. Polyurethane foam, process for producing the same, and foam forming composition
US6001673A (en) * 1999-02-11 1999-12-14 Ericsson Inc. Methods for packaging integrated circuit devices including cavities adjacent active regions
US6384487B1 (en) * 1999-12-06 2002-05-07 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
US6521703B2 (en) * 2000-01-18 2003-02-18 General Electric Company Curable resin composition, method for the preparation thereof, and articles derived thereform
US6630153B2 (en) * 2001-02-23 2003-10-07 Smith & Nephew, Inc. Manufacture of bone graft substitutes
US6509415B1 (en) * 2000-04-07 2003-01-21 Honeywell International Inc. Low dielectric constant organic dielectrics based on cage-like structures
DE60119824T3 (de) * 2000-04-07 2012-05-31 Fujifilm Corp. Wärmeempfindlicher lithographischer Druckplattevorläufer
US6627669B2 (en) * 2000-06-06 2003-09-30 Honeywell International Inc. Low dielectric materials and methods of producing same
US6423811B1 (en) * 2000-07-19 2002-07-23 Honeywell International Inc. Low dielectric constant materials with polymeric networks
US6794481B2 (en) * 2001-06-28 2004-09-21 Mitsubishi Gas Chemical Company, Inc. Bifunctional phenylene ether oligomer, its derivatives, its use and process for the production thereof
US6744117B2 (en) * 2002-02-28 2004-06-01 Motorola, Inc. High frequency semiconductor device and method of manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788583A (en) * 1986-07-25 1988-11-29 Fujitsu Limited Semiconductor device and method of producing semiconductor device
JPS6379353A (ja) * 1986-09-24 1988-04-09 Hitachi Ltd 樹脂封止型半導体装置
JPH05283561A (ja) * 1992-03-30 1993-10-29 Nec Corp 樹脂封止型半導体装置
US5382829A (en) * 1992-07-21 1995-01-17 Mitsubishi Denki Kabushiki Kaisha Packaged microwave semiconductor device
TW200529088A (en) * 2004-02-04 2005-09-01 Semiconductor Energy Lab ID label, ID tag, and ID card

Also Published As

Publication number Publication date
US7701074B2 (en) 2010-04-20
JP2009513019A (ja) 2009-03-26
WO2007050420A3 (en) 2007-08-30
WO2007050420A2 (en) 2007-05-03
KR101296701B1 (ko) 2013-08-20
US20090001614A1 (en) 2009-01-01
US7435625B2 (en) 2008-10-14
TW200729427A (en) 2007-08-01
US20070090542A1 (en) 2007-04-26
KR20080065980A (ko) 2008-07-15

Similar Documents

Publication Publication Date Title
TWI414046B (zh) 降低封裝串擾及損耗之半導體裝置
TWI594341B (zh) 指紋辨識裝置封裝及其製造方法
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
JP2009513029A (ja) 封止の改善された半導体装置
TWI245429B (en) Photosensitive semiconductor device, method for fabricating the same and lead frame thereof
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
US7145253B1 (en) Encapsulated sensor device
TWI470747B (zh) 具晶粒介面層之塑料封裝裝置
TWI469301B (zh) 堆疊封裝間具有線接點互連之半導體多重封裝模組
WO2004095514A2 (en) Circuit device with at least partial packaging and method for forming
TWI260076B (en) Semiconductor package device and method of formation and testing
US6876087B2 (en) Chip scale package with heat dissipating part
US20080150106A1 (en) Inverted lf in substrate
US6331452B1 (en) Method of fabricating integrated circuit package with opening allowing access to die
JPH0714974A (ja) プラスチックモールドした集積回路パッケージ
CN104497356B (zh) 填充料、其制造方法及包括该填充料的环氧塑封料
US6818968B1 (en) Integrated circuit package and process for forming the same
KR20060098382A (ko) 반도체 소자 와이어 스위핑을 감소 또는 제거하기 위한시스템 및 방법
KR20200064869A (ko) 반도체 패키지 및 그것의 제조 방법
TWI358797B (en) A wireless communication module with power amplifi
US20050121798A1 (en) Method for reducing or eliminating semiconductor device wire sweep in a multi-tier bonding device and a device produced by the method
CN1449031A (zh) 半导体器件
JP3686267B2 (ja) 半導体装置の製造方法
TW202401842A (zh) 影像感測器封裝
KR100387395B1 (ko) 에어캐비티를 갖는 플라스틱 패캐지 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees