CN1713394A - 具有逆行井的高电压元件及其制造方法 - Google Patents
具有逆行井的高电压元件及其制造方法 Download PDFInfo
- Publication number
- CN1713394A CN1713394A CNA2005100028544A CN200510002854A CN1713394A CN 1713394 A CN1713394 A CN 1713394A CN A2005100028544 A CNA2005100028544 A CN A2005100028544A CN 200510002854 A CN200510002854 A CN 200510002854A CN 1713394 A CN1713394 A CN 1713394A
- Authority
- CN
- China
- Prior art keywords
- well
- high voltage
- type
- base material
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000002019 doping agent Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims description 42
- 238000004519 manufacturing process Methods 0.000 claims description 32
- 238000002955 isolation Methods 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 19
- 230000006378 damage Effects 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 description 48
- 230000003647 oxidation Effects 0.000 description 47
- 238000007254 oxidation reaction Methods 0.000 description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 36
- 229910052710 silicon Inorganic materials 0.000 description 36
- 239000010703 silicon Substances 0.000 description 36
- 239000013078 crystal Substances 0.000 description 19
- 230000005669 field effect Effects 0.000 description 19
- 150000001875 compounds Chemical class 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 12
- 238000013461 design Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 238000010276 construction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 208000027418 Wounds and injury Diseases 0.000 description 5
- 208000014674 injury Diseases 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明是关于一种具有逆行井的高电压元件及其制造方法。该高电压元件至少包括：一基材；一闸极区形成于基材上；以及一逆行井位于基材中且紧邻闸极区。其制造方法包括如下步骤：形成第一型的一基材；形成一闸极区位于该基材上；形成第一型的一深井；形成一源极区直接位于该深井中；形成第二型的至少一逆行井于该基材中，其中该逆行井与该源极区分别位于该闸极区的相对侧；以及形成一掺杂区于该逆行井中，其中该逆行井形成一汲极延伸，且该汲极延伸具有一较低掺质浓度朝向该基材的表面。逆行井可降低基材的表面上的掺质浓度，因此可减轻对闸极区的损害。
Description
技术领域
本发明涉及一种半导体元件，特别是涉及一种利用逆行井(RetrogradeWell)来制作金氧半导体(Metal-Oxide-Semiconductor)晶体管的具有逆行井的高电压元件及其制造方法。
背景技术
一般而言，集成电路(ICs)常需要在不同的操作电压下运作。因此，在这些集成电路中的晶体管必须禁得起某些特定的电压门槛。举例而言，闸极长度小于0.25μm的晶体管通常必须在电压低于2.5伏特下运作，而具有较长闸极长度(＞0.3μm)的晶体管则可在电压大于3伏特下运转。在某些特定高电压应用，例如电源供应器与硬碟控制器，甚至可能需要较高的操作电压。
对于非针对高电压设计的金氧半导体晶体管，施加高操作电压时，会产生一种不良效应，亦即热电子会累积且围绕在通道的接面与晶体管的汲极。如此一来，源自于热电子的离子化电子将移动到汲极，因而导致汲极电流增加。当热电子增加，以致于源极/汲极接面电压超过一特定程度时，将导致晶体管的源极/汲极接面崩溃，进而对晶体管造成损害。上述源极/汲极接面电压的特定程度，被定义为崩溃电压。故在高电压环境下必须提高此崩溃电压，才能让高操作电压施加在晶体管上。
为了提供较高的崩溃电压，一般于许多需在高电压环境下运作的金氧半导体晶体管中，提供双扩散汲极(Double Diffused Drain；DDD)。双扩散汲极有助于压制热电子效应，因此可降低在高操作电压下源极/汲极的电性崩溃。
然而，具有双扩散汲极的高电压金氧半导体晶体管通常是制作半导体晶圆上，而此半导体晶圆亦包括不具双扩散汲极的低电压金氧半导体晶体管。由于形成高电压金氧半导体晶体管所需的制程的热预算不同于低电压金氧半导体晶体管，因此难以在不对这些晶体管的物理特性造成实质上永久改变的情况下，将高电压金氧半导体晶体管的制造程序整合于低电压金氧半导体晶体管的制造程序中。举例而言，为了让高电压金氧半导体晶体管的汲极可承受高崩溃电压，需利用高温且长处理时间求制作双扩散汲极。然而，这样的高温且长处理时间可能会驱使低电压金氧半导体晶体管的掺杂区中的离子进入硅基材中超过一预设深度，因而导致低电压金氧半导体晶体管的物理性质变得不稳定。如此，由于渐增的不可控制性，传统处理方法在制造具有高电压与低电压金氧半导体晶体管的先进半导体科技上并不实用。
一种解决方法是使用汲极延伸型晶体管，在汲极延伸型晶体管中使用了非常轻掺杂的延伸区邻近于汲极。这样的延伸不仅可使电压在穿越延伸区时下降，亦可降低穿越闸极氧化层的任何部分的电场，进而防止崩溃。然而，这样的延伸会耗损许多晶圆空间，对目前晶体管密度越来越高，且晶圆的成本也极高的先进科技来说，此一解决方法，是非常昂贵的程序。
在此技术中，亟需一些额外设计，来提供先进的半导体科技增进的高电压设计，而可在最小可能的表面积下获得高崩溃电压。
由此可见，上述现有的高电压元件及其制造方法，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决高电压元件及其制造方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的高电压元件及其制造方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设新的具有逆行井的高电压元件及其制造方法，能够改进一般现有的高电压元件及其制造方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的高电压元件存在的缺陷，而提供一种新的具有逆行井的高电压元件，所要解决的技术问题是使其提供先进的半导体科技增进的高电压设计，而可在相当小的表面积下获得高崩溃电压，从而更加适于实用，且具有产业上的利用价值。
本发明的另一目的在于，提供一种具有逆行井的高电压元件的制造方法，所要解决的技术问题是使其能够制造出具有高崩溃电压的晶体管元件，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种高电压晶体管元件，其至少包括：一闸极区形成于一基材上；以及一汲极区具有至少一逆行井，其中该逆行井位于该基材中且紧邻于该闸极区，其中该逆行并降低该基材的表面附近的一掺质浓度。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的高电压晶体管元件，其更至少包括一掺杂区位于该汲极区中，其中该掺杂区的至少一部分位于该逆行井中。
前述的高电压晶体管元件，其更至少包括一隔离结构位于该掺杂区与该闸极区之间。
前述的高电压晶体管元件，其更至少包括一深井，其中该汲极区形成于该深井中。
前述的高电压晶体管元件，其中所述的汲极区为一井，且该井比所述的深井浅。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种高电压晶体管元件，其至少包括：一基材；一闸极区形成于该基材上；一深井形成于该基材中；一源极区直接形成于该闸极区的一第一侧的该深井中；至少一逆行井位于该基材中，且位于该闸极区的一第二侧并紧邻该闸极区；以及一掺杂区形成于该逆行井中，其中该掺杂区的至少一部分位于该逆行井中，其中该逆行井形成一汲极延伸环绕该掺杂区，且该汲极延伸具有一较低掺质浓度朝向该基材的表面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的高电压晶体管元件，更至少包括至少一隔离结构位于该掺杂区与该闸极区之间。
前述的高电压晶体管元件，其中该深井与该逆行井具有不同型的掺质。
前述的高电压晶体管元件，其中该逆行井具有比该深井浅的一掺杂外形。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种高电压晶体管的制造方法，其至少包括如下步骤：形成第一型的一基材；形成一闸极区位于该基材上；形成第一型的一深井；形成一源极区直接位于该深井中；形成第二型的至少一逆行井于该基材中，其中该逆行井与该源极区分别位于该闸极区的相对侧；以及形成一掺杂区于该逆行井中，其中该逆行井形成一汲极延伸，且该汲极延伸具有一较低掺质浓度朝向该基材的表面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的高电压晶体管的制造方法，其中所述的掺杂区的至少一部分位于该逆行井中。
前述的高电压晶体管的制造方法，其更至少包括形成至少一隔离结构于该掺杂区与该闸极区之间。
前述的高电压晶体管的制造方法，其中所述的逆行井具有较该深井浅的一掺杂外形。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：
本发明提出一种具有逆行井的高电压元件及其制造方法，有鉴于先前技术的不足，本发明提供一种方法，可提供先进的半导体科技增进的高电压设计，而可在相当小的表面积下获得高崩溃电压。
在一实施例中，揭露一种具有逆行井的高电压元件。此高电压元件至少包括一基材、一闸极区形成于基材上、以及一逆行井位于基材中且邻近于闸极区，其中此逆行井可降低基材表面上的掺杂浓度，因此减低对闸极区的伤害。
这样的高电压元件享有许多优点，包括节省空间以及增加电压耐受度。
经由上述可知，本发明是关于一种具有逆行井的高电压元件及其制造方法，一种具有逆行井(Retrograde Well)的半导体高电压元件。此高电压元件至少包括：一基材；一闸极区形成于基材上；以及一逆行井位于基材中且紧邻闸极区。其中，逆行井可降低基材的表面上的掺质浓度，因此可减轻对闸极区的损害。
借由上述技术方案，本发明具有逆行井的高电压元件及其制造方法至少具有下列优点：
根据本发明上述所描述的高电压元件具有许多优势，包括节省空间以及增加电压耐受度。此外，逆行井可增加表面崩溃门槛电压，此点对于任何高电压元件的运转上均重要。而且，由于高与低电压元件，极可能是共存于一晶片上，其中此晶片具有由逆行井所构成的高电压元件，且既然可在不需额外罩幕下来制作高电压元件，因此在制造过程中可省下至少二道罩幕层的程序。再者，因为有汲极延伸的关系，汲极至闸极的距离亦可获得缩减。在一些情况下，当高电压井的掺杂外形可与逆行井的形成达到协调时，可降低表面电场。
综上所述，本发明具有逆行井的高电压元件及其制造方法，其可以在相当小的表面积下获得高崩溃电压，以及实现制造具有高崩溃电压的晶体管。其具有上述诸多的优点及实用价值，并在同类产品及制造方法中未见有类似的公开发表或使用而确属创新，其不论在产品结构或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的高电压元件及其制造方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是依照本发明一较佳实施例的一种具有逆行井的N型金氧半导体场效晶体管的剖面图。
图2是依照本发明一较佳实施例的一种具有逆行井的P型金氧半导体场效晶体管的剖面图。
图3是依照本发明一较佳实施例的浓度对深度的分布曲线图。
图4是依照本发明一较佳实施例的一种金氧半导体场效晶体管中易受损地点的示意图。
100：N型通道金氧半导体场效晶体管
102：P型井 104：N型井
106：浅沟渠隔离或局部氧化硅
108：闸极氧化层 110：复晶硅层
112：间隙壁 114：氧化层
116：N+型源极 118：P+型接触
120：低电压N型井 122：N+型掺杂区
200：P型通道金氧半导体场效晶体管
202：N型井 204：P型井
206：浅沟渠隔离或局部氧化硅
208：闸极氧化层 210：复晶硅层
212：间隙壁 214：氧化层
216：P+型源极 218：N+型接触
220：低电压P型井 222：P+型掺杂区
300：量变曲线 400：金氧半导体场效晶体管
402：基材 406：掺杂区
408：汲极延伸 410：闸极复晶硅层
412：闸极氧化层 414：闸极氧化层末端
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的具有逆行井的高电压元件及其制造方法其具体实施方式、制造方法、特征及其功效，详细说明如后。
本发明的揭露提供一种高电压金氧半导体场效晶体管(MOSField-Effect-Transistor；MOSFET)结构的详细说明，其中此高电压金氧半导体场效晶体管结构可节省空间，并可省下应用在N型与P型的传统低掺杂汲极罩幕。
请参阅图1所示，是依照本发明一较佳实施例的一种具有逆行井的N型金氧半导体场效晶体管的剖面图。N型通道金氧半导体场效晶体管(NMOSFET)100，此N型通道金氧半导体场效晶体管100建构有可在例如6伏特至35伏特的高电压范围下达到高电压性能的结构。一深P型井102形成于整片半导体基材中，其中此P型井102具有高电压元件的适当掺杂与预设深度(相对于其他有掺杂区域而言，P型井102的掺杂剖面通常比较深)。同时，一N型井104亦形成且邻近于P型井102。此一N型通道金氧半导体场效晶体管藉由隔离结构，例如浅沟渠隔离(STI)或局部氧化硅(LOCOS)106，而在基材的表面处与其他元件电性隔离。接下来，一层薄薄的闸极氧化层108形成于半导体基材的表面上，此闸极氧化层108上再覆盖一闸极电极材料层，其中此闸极电极材料层通常为复晶硅层110。利用一般的金氧半导体晶体管制程，间隙壁112可形成于复晶硅层110的侧壁表面上。一氧化层114形成于闸极侧壁之间隙壁112结构之间以及隔离用的浅沟渠隔离或局部氧化硅106之间，并与间隙壁112以及浅沟渠隔离或局部氧化硅106分开。其中，氧化层114亦可为浅沟渠隔离或局部氧化硅，或可较浅沟渠隔离或局部氧化硅薄一些。氧化层114隔开N+型源极116与P型井102的P+型接触118，其中N+型源极116乃紧邻闸极电极侧壁之间隙壁112而形成，而P+型接触118则紧邻浅沟渠隔离或局部氧化硅106而形成。此处的P型井102可适用于高电压元件，且可作为高电压井。
在闸极氧化层108的另一侧，低电压N型井(Low Voltage N-well；LVNW)120形成在P型井102中，其中低电压N型井120的深度较P型井102浅。此一低电压N型井120形成于闸极侧壁之间隙壁结构112与浅沟渠隔离或局部氧化硅106之间的空间。制作低电压N型井120的方法，是先将N型掺质深植入表面以下一特定深度，稍后，当暴露在高温时，N型掺质将同时以朝下及朝上往表面的两方向扩散。不同于传统的扩散式基材，此一低电压N型井120由于在植入深度处的掺质浓度最大，且掺质浓度随着朝表面接近而逐渐降低，因此这样的安排称为逆行井。由于在传统的安排中，掺质的植入相当浅且邻近于表面，而且掺质是朝下扩散，因此本发明的掺质浓度沿着深度方向的分布外形与传统的安排的掺质浓度沿着深度方向的分布外形相反。传统的安排在表面处产生最大掺质浓度，且掺质浓度朝基材向下缩减。此外，于低电压N型井120的中央区域植入N+型掺杂区122，其中此N+型掺杂区122与闸极侧壁之间隙壁结构112以及浅沟渠隔离或局部氧化硅106分离。对于以闸极氧化层108及复晶硅层110所形成的晶体管结构来说，整个低电压N型井120与N+型掺杂区122可称为汲极区。
在传统的安排中，取代本发明的低电压N型井120的做法，乃是形成一N+型掺杂区紧邻于闸极的复晶硅层110的侧壁间隙壁112。此外，再形成一低浓度N型区于基材中。此N型区邻近于N+型掺杂区，并延伸至邻近于闸极复晶硅层侧壁之间隙壁112下方的空间。此一低浓度N型区称低掺杂汲极(Low-doped Drain；LDD)。
本发明的逆行井，即低电压N型井120，可延伸至闸极氧化层108的边缘下方。此逆行井在接近、以及横跨介于N+型掺杂区122与闸极的复晶硅层110下方的表面之间的整个基材表面，具有低掺质浓度。这样缩减的掺质浓度造成接面的电场梯度分布在较大距离上，且接面的电场梯度也因而较小。此一邻近于薄闸极氧化层108的较小电场梯度可减少对闸极氧化层108造成的伤害，也降低热电子注入闸极氧化层108中的可能性。
再者，本发明可进一步将一隔离区(图中未示)***逆行井(即低电压N型井120)中的闸极氧化层108与N+型掺杂区122间。此隔离区可进一步提高闸极氧化层108所在的闸极区与N+型掺杂区122之间的崩溃电压门槛。此增加的崩溃电压门槛将进一步降低对闸极氧化层108造成的伤害、或热电子注入闸极氧化层108中的可能性。
简而言之，逆行的低电压N型井120结构已经取代了传统的低掺杂汲极结构。而且，结合N+型掺杂区122的逆行低电压N型井120为一双重扩散的汲极，可容许元件在较高电压下运作。此一逆行的低电压N型井120与所有制作于同一基材上的低电压P型通道金氧半导体场效晶体管(PMOSFET)电路中的N型井的制作方式相同，且可在同一道制作步骤中一起制作，因此在制造过程中，可降低对额外光罩的需求。当在高电压元件中有低电压电路的需求时，本发明的逆行低电压N型井120可安全地取代传统的低掺杂汲极结构。
请参阅图2所示，是依照本发明一较佳实施例的一种具有逆行井的P型金氧半导体场效晶体管的剖面图。P型通道金氧半导体场效晶体管200，此P型通道金氧半导体场效晶体管200建构有可在例如6伏特至35伏特的广电压范围下达到高电压性能的结构。一N型井202形成于整片半导体基材中，其中此N型井202具有高电压元件的适当掺杂与较深的掺杂深度。同时，一P型井204亦形成且邻近于N型井202。P型通道金氧半导体场效晶体管藉由浅沟渠隔离或局部氧化硅206，而在基材的表面处与其他元件电性隔离。接下来，一层薄薄的闸极氧化层208形成于半导体基材的表面上，此闸极氧化层208上再覆盖一闸极电极材料层，其中此闸极电极材料层通常为复晶硅层210。利用一般的金氧半导体晶体管制程，侧壁间隙壁212可形成于复晶硅层210的侧壁表面上。一氧化层214形成于闸极侧壁之间隙壁结构212之间以及隔离用的浅沟渠隔离或局部氧化硅206之间，并与间隙壁212以及浅沟渠隔离或局部氧化硅206分开。其中，氧化层214亦可为浅沟渠隔离或局部氧化硅，或可较浅沟渠隔离或局部氧化硅薄一些。氧化层214隔开P+型源极216与N+型接触218，其中P+型源极216乃紧邻闸极电极侧壁之间隙壁212形成，而N+型接触218则紧邻浅沟渠隔离或局部氧化硅206而形成。此处的N型井202可适用于高电压元件，且可作为高电压井。
在闸极氧化层208的另一例，低电压P型井(Low Voltage P-well；LVPW)220形成在N型井202中，其中低电压P型井220的深度较N型井202浅。此一低电压P型井220形成于闸极侧壁之间隙壁结构212与浅沟渠隔离或局部氧化硅206之间的空间。制作低电压P型井220的方法，是先将P型掺质深深地植入表面以下一特定深度，稍后，当暴露在高温时，P型掺质将同时以朝下及朝上往表面的两方向扩散。由于在植入深度处的掺质浓度最大，且掺质浓度随着朝表面接近而逐渐降低，因此这样亦为逆行井。由于在传统的安排中，掺质的植入相当浅且邻近于表面，而且掺质是朝下扩散，因此本发明的掺质浓度沿着深度方向的分布外形与传统的安排的掺质浓度沿着深度方向的分布外形相反。传统的安排在表面处产生最大掺质浓度，且掺质浓度朝基材向下缩减。此外，在低电压P型井220的中央区域植入P+型掺杂区222，其中此P+型掺杂区222与闸极侧壁之间隙壁212结构以及浅沟渠隔离或局部氧化硅206分离。对于以闸极氧化层208及复晶硅层210所形成的晶体管结构来说，整个低电压P型井220与P+型掺杂区222可称为汲极区。
在传统安排中，取代本发明的低电压P型井220的做法，乃是形成一P+型掺杂区紧邻于闸极的复晶硅层210的侧壁间隙壁212。此外再形成一低浓度P型区于基材中。此低浓度P型区邻近于P+型掺杂区，并延伸至邻近于闸极复晶硅层侧壁之间隙壁212下方的空间，其中此P型区亦为一低掺杂汲极。如同N型元件的低电压N型井120，低电压P型井220可作为汲极延伸(Drain Extension；DE)，且可取代传统安排的低掺杂汲极的功能。
在电路操作时，现以低电压P型井220形式形成的P型汲极，与N型井202之间，亦受到反向偏压。如同前述的N型结构，此一逆行的低电压P型井220，可延伸于闸极氧化层208的边缘下方。此逆行的低电压P型井220在接近、以及横跨介于P+型掺杂区222与闸极的复晶硅层210下方的表面之间的整个基材表面，具有低掺质浓度。这样缩减的掺质浓度造成接面的电场梯度分布在较大距离上，且接面的电场梯度也因而较小。此一邻近于薄闸极氧化层208的较小电场梯度可减少对闸极氧化层208造成伤害，也降低热载子注入或移出闸极氧化层208的可能。
请参阅图3所示，是依照本发明一较佳实施例的浓度对深度的分布曲线图。是为逆行的低电压N型井或低电压P型井的掺杂浓度，以及以传统扩散式N型井或P型井作为低掺杂汲极延伸的浓度对深度的分布曲线300。传统扩散式量变曲线显示出最大掺质浓度出现在基材表面，此乃是因为掺质是先植入于相当浅而邻近于表面处，然后这些掺质于扩散期间多仅向下扩散。基材表面处的高掺质表面浓度，将使接面的空乏区部分较窄，因此电场梯度将较为陡峭。电流载子穿越较陡峭的梯度时，会受到加速而具有较高能量，如此一来，可能对薄闸极氧化层造成直接伤害，或者可能造成载子注入或移出薄闸极氧化层，进而降低金氧半导体晶体管元件的性能。相反地，逆行掺质浓度的量变曲线显示出最大掺质浓度落在一特定植入深度处，且掺质从此特定植入深度处同时向下且向上朝表面扩散。在此情况下，当低电压N型井或低电压P型井存在时，基材表面处将具有较低的掺质表面浓度，使得接面的空乏区部分较宽。因此，电场梯度将较为缓和。当载子穿越较缓和的梯度时，载子将不致加速至达伤害晶体管元件性能的程度。
请参阅图4所示，是依照本发明一较佳实施例的一种金氧半导体场效晶体管中易受损地点的示意图。所示为当电流载子受到非常陡峭的电场梯度加速至极高能量程度时，金氧半导体场效晶体管400易受损害的区域。欲减缓此一损害，需注意基材402中，介于高掺质浓度的掺杂区406与汲极延伸408末端之间，且位于闸极复晶硅层410的边缘下方区域的电场大小。这是因为闸极复晶硅层410与基材402之间具有薄闸极氧化层412，且闸极氧化层末端414是最容易受到损害之处。藉由本发明所揭露运用逆行低电压N型井(或低电压P型井)的汲极延伸408的方法，将减少形成高能量应力而产生损害的可能性。
上述所描述的高电压元件享有许多优势，包括节省空间以及增加电压耐受度。此外，逆行井可增加表面崩溃门槛电压，此点对于任何高电压元件的运转上均重要。而且，由于高与低电压元件，极可能是共存于一晶片上，其中此晶片具有由逆行井所构成的高电压元件，且既然可在不需额外罩幕下来制作高电压元件，因此在制造过程中可省下至少二道罩幕层的程序。再者，因为有汲极延伸的关系，汲极至闸极的距离亦可获得缩减。在一些情况下，当高电压井的掺杂外形可与逆行井的形成达到协调时，可降低表面电场。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (13)
1、一种高电压晶体管元件，其特征在于其至少包括：
一闸极区形成于一基材上；以及
一汲极区具有至少一逆行井，其中该逆行井位于该基材中且紧邻于该闸极区，
其中该逆行井降低该基材的表面附近的一掺质浓度。
2、根据权利要求1所述的高电压晶体管元件，其特征在于其更至少包括一掺杂区位于该汲极区中，其中该掺杂区的至少一部分位于该逆行井中。
3、根据权利要求2所述的高电压晶体管元件，其特征在于其更至少包括一隔离结构位于该掺杂区与该闸极区之间。
4、根据权利要求1所述的高电压晶体管元件，其特征在于其更至少包括一深井，其中该汲极区形成于该深井中。
5、根据权利要求4所述的高电压晶体管元件，其特征在于其中所述的汲极区为一井，且该井比所述的深井浅。
6、一高电压晶体管元件，其特征在于其至少包括：
一基材；
一闸极区形成于该基材上；
一深井形成于该基材中；
一源极区直接形成于该闸极区的一第一侧的该深井中；
至少一逆行井位于该基材中，且位于该闸极区的一第二侧并紧邻该闸极区；以及
一掺杂区形成于该逆行井中，其中该掺杂区的至少一部分位于该逆行井中，
其中该逆行井形成一汲极延伸环绕该掺杂区，且该汲极延伸具有一较低掺质浓度朝向该基材的表面。
7、根据权利要求6所述的高电压晶体管元件，其特征在于其更至少包括至少一隔离结构位于该掺杂区与该闸极区之间。
8、根据权利要求6所述的高电压晶体管元件，其特征在于其中所述的深井与该逆行井具有不同型的掺质。
9、根据权利要求6所述的高电压晶体管元件，其特征在于其中所述的逆行井具有比该深井浅的一掺杂外形。
10、一种高电压晶体管的制造方法，其特征在于其至少包括如下步骤：
形成第一型的一基材；
形成一闸极区位于该基材上；
形成第一型的一深井；
形成一源极区直接位于该深井中；
形成第二型的至少一逆行井于该基材中，其中该逆行井与该源极区分别位于该闸极区的相对侧；以及
形成一掺杂区于该逆行井中，
其中该逆行井形成一汲极延伸，且该汲极延伸具有一较低掺质浓度朝向该基材的表面。
11、根据权利要求10所述的高电压晶体管的制造方法，其特征在于其中所述的掺杂区的至少一部分位于该逆行井中。
12、根据权利要求10所述的高电压晶体管的制造方法，其特征在于其更至少包括形成至少一隔离结构于该掺杂区与该闸极区之间。
13、根据权利要求10所述的高电压晶体管的制造方法，其特征在于其中所述的逆行井具有较该深井浅的一掺杂外形。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/877,450 US7221021B2 (en) | 2004-06-25 | 2004-06-25 | Method of forming high voltage devices with retrograde well |
| US10/877,450 | 2004-06-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1713394A true CN1713394A (zh) | 2005-12-28 |
Family
ID=35504739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2005100028544A Pending CN1713394A (zh) | 2004-06-25 | 2005-01-25 | 具有逆行井的高电压元件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7221021B2 (zh) |
| CN (1) | CN1713394A (zh) |
| SG (1) | SG118300A1 (zh) |
| TW (1) | TWI246769B (zh) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100631279B1 (ko) * | 2004-12-31 | 2006-10-02 | 동부일렉트로닉스 주식회사 | 고전압용 트랜지스터의 제조 방법 |
| US7157784B2 (en) * | 2005-01-31 | 2007-01-02 | Texas Instruments Incorporated | Drain extended MOS transistors with multiple capacitors and methods of fabrication |
| US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
| US8421162B2 (en) | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
| US20110169079A1 (en) * | 2010-01-14 | 2011-07-14 | Broadcom Corporation | Semiconductor device having an overlapping multi-well implant and method for fabricating same |
| US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
| US8569128B2 (en) | 2010-06-21 | 2013-10-29 | Suvolta, Inc. | Semiconductor structure and method of fabrication thereof with mixed metal types |
| US8759872B2 (en) | 2010-06-22 | 2014-06-24 | Suvolta, Inc. | Transistor with threshold voltage set notch and method of fabrication thereof |
| US8377783B2 (en) | 2010-09-30 | 2013-02-19 | Suvolta, Inc. | Method for reducing punch-through in a transistor device |
| US8404551B2 (en) | 2010-12-03 | 2013-03-26 | Suvolta, Inc. | Source/drain extension control for advanced transistors |
| US8461875B1 (en) | 2011-02-18 | 2013-06-11 | Suvolta, Inc. | Digital circuits having improved transistors, and methods therefor |
| US8525271B2 (en) | 2011-03-03 | 2013-09-03 | Suvolta, Inc. | Semiconductor structure with improved channel stack and method for fabrication thereof |
| US8400219B2 (en) | 2011-03-24 | 2013-03-19 | Suvolta, Inc. | Analog circuits having improved transistors, and methods therefor |
| US8748270B1 (en) | 2011-03-30 | 2014-06-10 | Suvolta, Inc. | Process for manufacturing an improved analog transistor |
| US8999861B1 (en) | 2011-05-11 | 2015-04-07 | Suvolta, Inc. | Semiconductor structure with substitutional boron and method for fabrication thereof |
| US8796048B1 (en) | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
| US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
| US8569156B1 (en) | 2011-05-16 | 2013-10-29 | Suvolta, Inc. | Reducing or eliminating pre-amorphization in transistor manufacture |
| US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
| US8995204B2 (en) | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
| US8754476B2 (en) * | 2011-07-19 | 2014-06-17 | Richtek Technology Corporation, R.O.C. | High voltage device and manufacturing method thereof |
| US8629016B1 (en) | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
| US8748986B1 (en) | 2011-08-05 | 2014-06-10 | Suvolta, Inc. | Electronic device with controlled threshold voltage |
| KR101891373B1 (ko) | 2011-08-05 | 2018-08-24 | 엠아이이 후지쯔 세미컨덕터 리미티드 | 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법 |
| US8614128B1 (en) | 2011-08-23 | 2013-12-24 | Suvolta, Inc. | CMOS structures and processes based on selective thinning |
| US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
| US8713511B1 (en) | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
| US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
| US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
| US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
| US8883600B1 (en) | 2011-12-22 | 2014-11-11 | Suvolta, Inc. | Transistor having reduced junction leakage and methods of forming thereof |
| US8599623B1 (en) | 2011-12-23 | 2013-12-03 | Suvolta, Inc. | Circuits and methods for measuring circuit elements in an integrated circuit device |
| US8877619B1 (en) | 2012-01-23 | 2014-11-04 | Suvolta, Inc. | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom |
| US8970289B1 (en) | 2012-01-23 | 2015-03-03 | Suvolta, Inc. | Circuits and devices for generating bi-directional body bias voltages, and methods therefor |
| US9093550B1 (en) | 2012-01-31 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same |
| US9406567B1 (en) | 2012-02-28 | 2016-08-02 | Mie Fujitsu Semiconductor Limited | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages |
| US8863064B1 (en) | 2012-03-23 | 2014-10-14 | Suvolta, Inc. | SRAM cell layout structure and devices therefrom |
| US9299698B2 (en) | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
| US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
| US9112057B1 (en) | 2012-09-18 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Semiconductor devices with dopant migration suppression and method of fabrication thereof |
| US9041126B2 (en) | 2012-09-21 | 2015-05-26 | Mie Fujitsu Semiconductor Limited | Deeply depleted MOS transistors having a screening layer and methods thereof |
| JP2016500927A (ja) | 2012-10-31 | 2016-01-14 | 三重富士通セミコンダクター株式会社 | 低変動トランジスタ・ペリフェラル回路を備えるｄｒａｍ型デバイス、及び関連する方法 |
| US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
| US9093997B1 (en) | 2012-11-15 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Slew based process and bias monitors and related methods |
| US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
| US9112484B1 (en) | 2012-12-20 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit process and bias monitors and related methods |
| US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
| US8994415B1 (en) | 2013-03-01 | 2015-03-31 | Suvolta, Inc. | Multiple VDD clock buffer |
| US8988153B1 (en) | 2013-03-09 | 2015-03-24 | Suvolta, Inc. | Ring oscillator with NMOS or PMOS variation insensitivity |
| US9299801B1 (en) | 2013-03-14 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Method for fabricating a transistor device with a tuned dopant profile |
| US9112495B1 (en) | 2013-03-15 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit device body bias circuits and methods |
| US9449967B1 (en) | 2013-03-15 | 2016-09-20 | Fujitsu Semiconductor Limited | Transistor array structure |
| US9478571B1 (en) | 2013-05-24 | 2016-10-25 | Mie Fujitsu Semiconductor Limited | Buried channel deeply depleted channel transistor |
| US8976575B1 (en) | 2013-08-29 | 2015-03-10 | Suvolta, Inc. | SRAM performance monitor |
| US9710006B2 (en) | 2014-07-25 | 2017-07-18 | Mie Fujitsu Semiconductor Limited | Power up body bias circuits and methods |
| US9319013B2 (en) | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
| US10090309B1 (en) | 2017-04-27 | 2018-10-02 | Ememory Technology Inc. | Nonvolatile memory cell capable of improving program performance |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2672733B1 (fr) * | 1991-02-13 | 1997-08-22 | France Telecom | Perfectionnement au collecteur d'un transistor bipolaire compatible avec la technologie mos. |
| US5547882A (en) * | 1995-10-11 | 1996-08-20 | Mosel Vitelic Inc. | Method for forming retrograde channel profile by phosphorus implantation through polysilicon gate |
| JP3777000B2 (ja) * | 1996-12-20 | 2006-05-24 | 富士通株式会社 | 半導体装置とその製造方法 |
| US6455893B1 (en) * | 1998-06-26 | 2002-09-24 | Elmos Semiconductor Ag | MOS transistor with high voltage sustaining capability and low on-state resistance |
| JP2000091443A (ja) * | 1998-09-14 | 2000-03-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6156615A (en) * | 1998-09-30 | 2000-12-05 | Advanced Micro Devices, Inc. | Method for decreasing the contact resistance of silicide contacts by retrograde implantation of source/drain regions |
| US6506640B1 (en) * | 1999-09-24 | 2003-01-14 | Advanced Micro Devices, Inc. | Multiple channel implantation to form retrograde channel profile and to engineer threshold voltage and sub-surface punch-through |
| US6667512B1 (en) * | 2000-01-28 | 2003-12-23 | Advanced Micro Devices, Inc. | Asymmetric retrograde halo metal-oxide-semiconductor field-effect transistor (MOSFET) |
| US6528850B1 (en) * | 2000-05-03 | 2003-03-04 | Linear Technology Corporation | High voltage MOS transistor with up-retro well |
| US6551869B1 (en) * | 2000-06-09 | 2003-04-22 | Motorola, Inc. | Lateral PNP and method of manufacture |
| US6366489B1 (en) * | 2000-08-31 | 2002-04-02 | Micron Technology, Inc. | Bi-state ferroelectric memory devices, uses and operation |
| US20020149067A1 (en) * | 2001-04-12 | 2002-10-17 | Mitros Jozef C. | Isolated high voltage MOS transistor |
| US6504196B1 (en) * | 2001-08-30 | 2003-01-07 | Micron Technology, Inc. | CMOS imager and method of formation |
| DE10148794B4 (de) * | 2001-10-02 | 2005-11-17 | Infineon Technologies Ag | Verfahren zum Herstellen eines MOS-Transistors und MOS-Transistor |
| US7384854B2 (en) * | 2002-03-08 | 2008-06-10 | International Business Machines Corporation | Method of forming low capacitance ESD robust diodes |
| US6849492B2 (en) * | 2002-07-08 | 2005-02-01 | Micron Technology, Inc. | Method for forming standard voltage threshold and low voltage threshold MOSFET devices |
| TWI244165B (en) * | 2002-10-07 | 2005-11-21 | Infineon Technologies Ag | Single bit nonvolatile memory cell and methods for programming and erasing thereof |
| US6825530B1 (en) * | 2003-06-11 | 2004-11-30 | International Business Machines Corporation | Zero Threshold Voltage pFET and method of making same |
| US20050059260A1 (en) * | 2003-09-15 | 2005-03-17 | Haowen Bu | CMOS transistors and methods of forming same |
| US20050170104A1 (en) * | 2004-01-29 | 2005-08-04 | Applied Materials, Inc. | Stress-tuned, single-layer silicon nitride film |
-
2004
- 2004-06-25 US US10/877,450 patent/US7221021B2/en not_active Expired - Lifetime
- 2004-12-22 SG SG200407627A patent/SG118300A1/en unknown
-
2005
- 2005-01-12 TW TW094100925A patent/TWI246769B/zh active
- 2005-01-25 CN CNA2005100028544A patent/CN1713394A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US7221021B2 (en) | 2007-05-22 |
| TWI246769B (en) | 2006-01-01 |
| TW200601550A (en) | 2006-01-01 |
| US20050285218A1 (en) | 2005-12-29 |
| SG118300A1 (en) | 2006-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1713394A (zh) | 具有逆行井的高电压元件及其制造方法 | |
| KR100300069B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN1282253C (zh) | 具有小袋的半导体器件及其制造 | |
| CN1540757A (zh) | 具应变通道的互补式金氧半导体及其制作方法 | |
| CN1734786A (zh) | 晶体管及其形成方法 | |
| CN1681103A (zh) | 形成有掩埋氧化物图形的半导体器件的方法及其相关器件 | |
| CN1967871A (zh) | 半导体装置及其制造方法 | |
| CN1155764A (zh) | 高压金属氧化物硅场效应晶体管(mosfet)结构及其制造方法 | |
| CN1825551A (zh) | 横向双扩散金氧半导体元件及其制造方法 | |
| CN1885557A (zh) | 半导体元件及形成半导体元件的方法 | |
| CN1459870A (zh) | 半导体装置及其制造方法 | |
| CN1679169A (zh) | 半导体器件及其制造方法 | |
| CN1638144A (zh) | 半导体器件及其制造方法 | |
| CN1348219A (zh) | 参考电压半导体 | |
| CN1825566A (zh) | 半导体装置的制造方法 | |
| CN100563027C (zh) | 高电压金属氧化物半导体装置 | |
| KR20140011289A (ko) | 낮은 임계 전압 금속 산화물 반도체 | |
| CN1783493A (zh) | 隔离各种操作电压的集成电路的半导体结构 | |
| CN1862832A (zh) | 高压半导体器件及其制造方法 | |
| CN1674299A (zh) | 具有栅极电介质结构易失性存储器的晶体管及其制造方法 | |
| CN100341140C (zh) | 半导体器件及其制造方法 | |
| CN1087499C (zh) | 半导体装置及其制造方法 | |
| CN1291484C (zh) | 半导体装置及其制造方法 | |
| CN1176494A (zh) | 半导体器件及其制作方法 | |
| CN1287454C (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |