CN1698189A - 改善低介电常数材料的破裂临界值及机械特性的方法 - Google Patents

改善低介电常数材料的破裂临界值及机械特性的方法 Download PDF

Info

Publication number
CN1698189A
CN1698189A CNA2004800006873A CN200480000687A CN1698189A CN 1698189 A CN1698189 A CN 1698189A CN A2004800006873 A CNA2004800006873 A CN A2004800006873A CN 200480000687 A CN200480000687 A CN 200480000687A CN 1698189 A CN1698189 A CN 1698189A
Authority
CN
China
Prior art keywords
low
dielectric film
deposition
value dielectric
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800006873A
Other languages
English (en)
Inventor
李丽华
黄子芳
胡安·C·罗奇阿尔瓦雷斯
夏立群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1698189A publication Critical patent/CN1698189A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明的一实施例是一种用于沉积低k值介电薄膜的方法，其包括下列步骤(a)以CVD法沉积一低k值介电薄膜；以及(b)以等离子体处理该CVD沉积的低k值介电薄膜。

Description

改善低介电常数材料的破裂临界值及机械特性的方法
技术领域
本发明的一或多个实施例是关于改善低介电常数(或称低k值)材料(用于制作集成电路(IC)组件)的一或多种特性的方法及设备。
背景技术
集成组件(ICs)的制造(以非作为限制的举例来说，如半导体集成电路)已相当复杂，但是由于更高组件速度的需求增加了组件设计的要求，使得制造更趋复杂。目前的制造设备仍惯常生产0.13μm特征尺寸的组件，然而未来将很快会开始制造更小的特征尺寸组件。此外，集成电路是以厚度更小的绝缘层堆栈或放置于各电路层之间。
在生产具有0.13μm或更小特征尺寸的高级集成电路时，阻容延迟(RC delay)、电源消耗以及干扰的情况会变得明显。例如，组件速度会因阻容延迟而部分受限，而阻容延迟是通过用于内联机结构中的金属电阻、以及该用于金属内联机间绝缘介电材料的介电常数来判定。此外，随着几何规格及组件尺寸的降低，半导体工业已尝试避免该集成电路中不当的绝缘层所引起的寄生电容及干扰噪声。一种达到所要的低阻容延迟及组件集成电路中较高效能表现的方法包括在低介电常数(低k值材料)的绝缘层中使用介电材料。
用于降低材料介电常数的制程步骤必须也能改善该介电材料的一或多种破裂临界值及机械特性。
发明内容
本发明的一或多种实施例可有效的满足上述公知领域的一或多种需求。特别是，本发明的一实施例是一种用于沉积低k值介电薄膜的方法，其至少包括下列步骤：(a)以CVD法沉积一低k值介电薄膜；以及(b)以等离子体处理该CVD沉积的低k值介电薄膜。
附图说明
图1是一依据所述实施例所使用的一示范性CVD反应器的截面概要图。
具体实施方式
在符合本发明的一或多个实施例中，一CVD沉积的低k值介电薄膜的破裂临界值及机械特性是通过等离子体处理来改善。一般相信前述改善目标均能达成的原因在于等离子体处理可增加更多Si-H键，从而增加薄膜的硬度及杨式系数。
在符合本发明的一或多种实施例里，在制造一具有经改善的破裂临界值及机械特性的低k值介电薄膜的方法的第一步骤中，一低k值介电薄膜是利用一CVD沉积制程(其详细方法将描述于下文)进行沉积。此外，在符合本发明的上述一或多个实施例里，在制造一具有经改善的破裂临界值及机械特性的低k值介电薄膜的方法的第二步骤中，可在CVD沉积薄膜上执行一等离子体处理(亦可选择性包括同时加热该薄膜)。
沉积一低k值介电薄膜的该第一步骤的一或多种实施例包含沉积一含有硅、氧和碳的低k值介电薄膜。在符合前述一或多个实施例中，该沉积包含使用一由一或多种环状有机硅基化合物的前提。此外，这种实施例包含混合一或多种环状有机硅基化合物及一或多种非环状有机硅基化合物。在前述一实施例的一方面中，一非环状有机硅以及一碳氢化合物与一氧化气体反应，其是在一足以形成一低k值介电薄膜(k值小于或约等于2.5)的条件下进行。该环状有机硅化物包括至少一硅碳键结。该非环状有机硅化物包括(此为举例并非限制)一硅氢键或一硅氧键。该碳氢化合物可为直链或环状，且可包括一双碳键或三碳键。在符合本发明的一或多个实施例中，若至少一有机硅气体含有氧，则可不需氧化气体。
上述CVD沉积的低k值薄膜含有一Si-O-Si环状结构的网状结构，其是与一或多种直链有机化合物交联。由于此交联，所得反应性较稳定的网状结构在该等环状结构间将具有较大的间隔，并因此该沉积薄膜与公知CVD沉积薄膜相较下将具有更大程度的孔隙率。
前述CVD沉积的低k值薄膜也包括一碳含量介于约10和约30的原子百分比(不含氢原子时)，且较佳是介于约10及约20的原子百分比。前述CVD沉积的低k值薄膜的碳含量可参照该薄膜结构(其一般未含足够数量的未键结碳氢化合物)的原子分析。该碳含量是以该沉积薄膜中的碳原子百分比表示(排除难以量化的氢原子)。例如，一平均含有一硅原子、一氧原子、一碳原子以及两个氢原子的薄膜中即有原子百分比为20的碳含量(按五个原子一碳原子计算)，或排除氢原子时即有原子百分比为33的碳含量(按三个原子一碳原子计算)。
该环状有机硅化物可包括一具有三个(或以上)的硅原子的环状结构，且该环状结构更可包括一或多个氧原子。市面上所销售的环状有机硅化物包括数个硅和氧原子交替的环，其中所述硅原子与一或两个烷基相键结。例如，该环状有机硅化物可包括下列一或多种化合物：
2，4，6-硅代环己烷(1，3，5-trisilano-2，4，6-trimethylene) -(-SiH2CH2-)3-(环状)
1，3，5，7-四甲基环四硅氧烷(TMCTS) -(-SiHCH3-O-)4-(环状)
八甲基环四硅氧烷(OMCTS) -(-Si(CH3)2-O-)4-(环状)
1，3，5，7，9-五甲基环五硅氧烷 -(-SiHCH3-O-)5-(环状)
1，3，5，7-硅代-2，6-氧代环辛烷(1，3，5，7-tetrasilano-2，6-dioxy-4，8-dimethylene) -(-SiH2CH2-SiH2-O-)2-(环状)
六甲基环三硅氧烷 -(-Si(CH3)2-O-)3-(环状)
该非环状有机硅化物包括直链或分支(即非环状)有机硅化物，其具有一或多个硅原子及一或多个碳原子，且直链或分支碳氢化合物具有至少一不饱和碳键。所述结构可进一步含有氢。市面上销售的非环状有机硅化物包括硅原子及有机硅氧烷间不含有氧的有机硅烷，其是在两个或多个硅原子间含有氧。例如，该非环状有机硅化物可包括下列一或多种化合物：
甲基硅烷 CH3-SiH3
二甲基硅烷 (CH3)2-SiH2
三甲基硅烷 (CH3)3-SiH
四甲基硅烷 (CH3)4-Si
二甲基二甲氧基硅烷(DMDMOS) (CH3)2-Si-(OCH3)2
乙基硅烷 CH3-CH2-SiH3
二硅烷基甲烷 SiH3-CH2-SiH3
二(甲基硅烷基)甲烷 CH3-SiH2-CH2-SiH2-CH3
1，2-二硅烷基乙烷 SiH3-CH2-CH2-SiH3
1，2-双(甲基硅烷基)乙烷 CH3-SiH2-CH2-CH2-SiH2-CH3
2，2-双硅烷基丙烷 SiH3-C(CH3)2-SiH3
1，3-二甲基二硅氧烷 CH3-SiH2-O-SiH2-CH3
1，1，3，3-四甲基二硅氧烷(TMDSO) (CH3)2-SiH-O-SiH-(CH3)2
六甲基二硅氧烷(HMDS) (CH3)3-Si-O-Si-(CH3)3
1，3-双(硅烷基甲撑)二硅氧烷 (SiH3-CH2-SiH2-)2-O
双(1-甲基二硅氧烷基)甲烷 (CH3-SiH2-O-SiH2-)2-CH2
2，2-双(1-甲基二硅氧烷基)丙烷 (CH3-SiH2-O-SiH2-)2-C(CH3)2
六甲氧基二硅氧烷(HMDOS) (CH3O)3-Si-O-Si-(OCH3)3
二乙基硅烷 ((C2H5)2SiH2)
丙基硅烷 (C3H7SiH3)
乙烯基甲基硅烷 (CH2＝CH)CH3SiH2)
1，1，2，2-四甲基二硅烷 (HSi(CH3)2-Si(CH3)2H)
六甲基二硅烷 ((CH3)3Si-Si(CH3)3)
1，1，2，2，3，3-六甲基三硅烷 (H(CH3)2Si-Si(CH3)2-SiH(CH3)2)
1，1，2，3，3-五甲基三硅烷 (H(CH3)2Si-SiH(CH3)-SiH(CH3)2)
二甲基二硅烷基乙烷 (CH3-SiH2-(CH2)2-SiH2-CH3)
二甲基二硅烷基丙烷 (CH3-SiH-(CH2)3-SiH-CH3)
四甲基二硅烷基乙烷 ((CH)2-SiH-(CH2)2-SiH-(CH)x)
四甲基二硅烷基丙烷 ((CH3)2-Si-(CH2)3-Si-(CH3)2)
该直链或具分支的碳氢化合物包括介于约1至约20个邻接的碳原子。该碳氢化合物可包括任何以单键、双键或三键键结的邻接碳原子。例如，该有机化合物可包括具两个至约20个碳原子的烯类，例如乙烯、丙烯、乙炔、丁二烯、第三丁基乙烯、1，1，3，3-四甲基丁基苯、第三丁基醚、甲基丙烯酸甲酯(MMA)以及糠基第三丁基醚(t-butylfurfurylether)。
上述部分前提含有氧，因此可能不需额外的氧化剂。然而，在需要一或多种氧化气体或液体的情况下，它们可包括氧(O2)、臭氧(O3)、一氧化二氮(N2O)、一氧化碳(CO)、二氧化碳(CO2)、水(H2O)、过氧化氢(H2O2)、一含氧的有机化合物或其结合物。该氧化气体以氧气为佳。然而，当以臭氧作为氧化气体时，一臭氧产生器会将一氧气源中重量百分比由6％至20％(一般约为15％)的氧气转换为臭氧，而剩余者一般为氧。然而，该臭氧浓度可依据所需臭氧量以及所用的臭氧形成设备的种类作增加或减少。该一或多种臭氧气体可加入该反应气体混合物，藉以增加反应性及达到该沉积薄膜中的所需碳含量。
沉积低k值介电薄膜可为连续或不连续的在一单一沉积处理室中进行。或者，该薄膜可相继沉积在两个或多个沉积处理室中，例如沉积于一群集设备内(如加州圣塔克拉拉市的美商应用材料公司所上市的ProducerTM设备)。
图1是显示一平行板化学气相沉积(CVD)制程处理室10的垂直截面图，该处理室10具有一高真空区域15。制程处理室10含有气体散流歧管11，该歧管具有数个穿孔以用其散布制程气体至一衬底(未示出)。该衬底被置放于衬底支撑板或转座12上。转座12被安装在支撑杆13以将转座12连接至升举马达14。升举马达14可将转座12上升及下降于一制程位置及一较低的衬底装载位置之间，以使转座12(以及支撑在该转座12上表面的衬底)可控制地移动于一较低装载/卸载位置及一较高制程位置(其紧邻歧管11)之间。当位于一较高制程位置时，绝缘体17环绕转座12及衬底。
在制程期间，引入歧管11的气体被均匀地通过一淋浴头放射分布于衬底表面。具有一节流阀的真空泵32可控制该等气体由处理室10经过歧管24的排出率。沉积气体及载气流经气体线18进入混合***19并接着进入歧管11。一般而言，各制程气体供应线18包括(i)安全关闭阀门(未示出)，其可用于自动或手动的关闭制程气体流入处理室，以及(ii)质量流控制器(也未示出)，用以测量气流通过气体供应线18的流率。当有毒气体用于制程中，数个安全关闭阀门系以习知配置方式定位于各气体供应线18。
在沉积期间，一或多种环状有机硅化物的混杂/混合物及一或多种非环状有机硅化物与一氧化气体反应以于衬底上形成一低k值介电薄膜。在符合前述的一实施例中，该环状有机硅化物与至少一非环状有机硅化物以及至少一碳氢化合物结合。例如，该混合物含有体积百分比约5至约80的一或多种环状有机硅化物、体积百分比约5至约15的一或多种非环状有机硅化物、以及体积百分比约5至约45的一或多种碳氢化合物。该混合物也包含体积百分比约5至约20的一或多种氧化气体。在符合前述的一实施例中，该混合物含有体积百分比约45至约60的一或多种环状有机硅化物、体积百分比约5至约10的一或多种非环状有机硅化物、以及体积百分比约5至约35的一或多种碳氢化合物。
在一方面中，该一或多种环状有机硅化物是以约1000至约10000mgm的流率引入混合***19中(且依据一实施例中，其流率约为5000)。该一或多种非环状有机硅化物是以约200至约2000的流率引入混合***19中(且依据一实施例，其流率约为700sccm)。该一或多种碳氢化合物是以约100至约10000sccm的流率引入该混合***19中(且依据一实施例，其流率约为1000sccm)。该含氧气体流率介于约200及约5000sccm之间。依据一实施例中，该环状有机硅化物为2，4，6，8-四甲基环四硅氧烷、八甲基环四硅氧烷或一其混合物，且该非环状有机硅化物为三甲基硅烷、1，1，3，3-四甲基二硅氧烷或一其混合物。根据一实施例中，该碳氢化合物为乙烯。
该沉积制程可为热制程或一等离子体增强制程。于一等离子体增强制程中，一经控制的等离子体是通过利用RF电源25施加到气体散流歧管11的RF能量形成于邻近该衬底处。或者，RF电源可提供至转座12。至该沉积处理室的该RF电源可为周期式或脉冲式以降低衬底受热并促进沉积薄膜的多孔性。用于200mm衬底的该等离子体的电源密度介于约0.03W/cm2以及约3.2W/cm2之间，对应至RF电源位准约为10瓦至约2000瓦。依据一实施例，该RF电源位准介于约300瓦至约1700瓦。
RF电源供应器25可提供一介约0.01MHz及300MHz间的单一频率的RF电源。或者，该RF电源可利用混合、同步频率作传送以强化引入高真空区域15的反应物种的分解。在一方案中，该混合频率是一约12kHz的低频及一约13.56MHz的高频的混合频率。在另一方案中，该低频范围介于约300Hz至约1000kHz间，而该高频范围介于约5MHz及约50MHz间。
在沉积期间，该衬底被维持在约-20℃及约500℃间的温度，且依据一实施例中，该温度是介于约100℃及约400℃之间。该沉积压力一般介于约1Torr及约20Torr之间，且依据一实施例中，该沉积压力介于约4Torr及约6Torr之间。该沉积率一般是介于约10000埃/分及约20000埃/分之间。
当要额外分解氧化气体时，一选择性的微波处理室28可在该气体进入制程处理室10之前先将介于约0瓦及约6000瓦间的电压输给该氧化气体。该额外的微波电源可避免该有机硅化物在与氧化气体反应之前发生过量分解。当微波电源加至该氧化气体时，较佳是使用一具有各个用于有机硅化物及该氧化气体的通道的气体散流板(未示出)。
一般而言，该处理室内衬、散流歧管11、转座12及各种其它反应器硬件的任一或全部是以诸如铝或电镀铝的材料制造的。上述CVD反应器的一例子是描述于颁给Wang等人并受让给美商应用材料公司(本发明的受让人)的美国专利案第5,000,113号，标题为「A Themal CVD/PECVDReactor and Use for Thermal Chemical Vapor Deposition of Silicon Dioxideand In-situ Multi-step Planarized Process」中。
***控制器34控制马达14、气体混合***19及RF电源供应器25是通过控制线36相连接。***控制器34可控制该CVD反应器的活动且一般包括一硬盘机、一软盘机及一卡架(card rack)。该卡架包含一单板式计算机(single board computer，SBC)、模拟及数字输入/输出板、接口板以及步进马达控制板。***控制器34符合总线模块欧式卡(Versa ModularEuropeans，VME)标准，该标准可界定基板、卡盒(card cage)以及连接器尺寸及类型。该VME标准也界定具有16位数据及24位地址总线的总线结构。***控制器34操作于计算机程序(储存于硬盘机中)控制下。如一般所熟知，该计算机程序可命令时间、气体的混合、RF电源位准、转座位置以及其它特定制程参数。
特定处理室组件的操作将参照图1作描述。当一衬底加载制程处理室10时，转座12被降低以承接该衬底，其后转座12会升至该处理室的一所要高度，以于CVD制程期间将该衬底与气体散流歧管11维持于一第一距离或第一间距。在某些制程中，一惰性气体(诸如氦气或氩气)被送入制程处理室10中，以在引入反应性制程气体前先稳定处理室压力。
前述该CVD***描述主要是用于说明，而其它的CVD设备，例如电子环绕共振式(ECR)等离子体CVD设备、感应耦合式RF高密度等离子体CVD设备或其它类似者都可使用。此外，前述***的更动，例如转座设计、加热器、RF电源连接器的位置以及其它设计皆有可能。例如，该衬底可通过一电阻式加热转座进行支撑和加热。
下述例子将阐述一般利用前述CVD处理室所沉积的低k值介电薄膜。特别是，该薄膜是利用「Producer」(其是由加州圣塔克拉拉市美商应用材料公司所上市)***来进行沉积。
以CVD沉积低k值介电薄膜的第一步骤范例：一低k值介电薄膜是通过下列反应性气体以约5.75Torr的处理室压力及约400℃的衬底温度沉积于一300mm衬底上：流率约6400mgm的八甲基环四硅氧烷(OMCTS)、流率约575sccm的三甲基硅烷(TMS)、流率约3200sccm的乙烯、流率约1600sccm的氧气以及流率约1600sccm的氦气。该衬底被定位于距该气体分布淋浴头约1500mils处，且一约1200瓦的电源位准被以约13.56MHz的频率施加至该淋浴头以等离子体强化沉积该薄膜。该薄膜是以约13000埃/分的速率进行沉积，且该薄膜的介电常数(k)在频率约0.1MHz时测量约为2.54。
在前述薄膜沉积后，它们会利用(以非限制性的举例而言)前述参照图1所述的一处理室进行等离子体处理。在符合本发明的一或多个实施例中，该等离子体利用下列一或多种气体形成：氢气、氦气、氩气及四氟化硅。此外，该等离子体是由一第一电源来源以施加电源至该气体散流歧管的方式产生，其中该频率约为2MHz至约100MHz且电源约为10瓦至约1500瓦间(且较佳是通过约200瓦至约600瓦)，以及由一第二电源来源以施加电源至该气体散流歧管的方式产生，其中该频率约为100MHz至约500MHz且电源约为10瓦至约1500瓦间。在符合本发明的一或多个实施例中，该晶片座被维持在约200℃至约500℃间的温度，且该等离子体处理维持约5秒至50秒。在符合本发明另一或多个实施例中，该低k值介电薄膜为多层，其中一后沉积等离子体处理步骤是在各沉积步骤后进行。在符合本发明又另一或多个实施例中，该等离子体处理是在一不同于沉积该低k值介电薄膜的等离子体CVD处理室的一处理室中进行。
以CVD沉积低k值介电薄膜的等离子体处理的第二步骤的范例1：该薄膜是在约5.0Torr的一处理室压力以及约400℃的衬底温度下利用流率约500sccm的氢气进行等离子体处理约30秒。该衬底被定位于距该气体分布淋浴头约1000mils处，且一约550瓦的电源位准系以约13.56MHz的频率施加至该淋浴头。该所得薄膜具有约1GPa的硬度，且其杨式系数约为5.8GPa。
以CVD沉积低k值介电薄膜的等离子体处理的第二步骤的范例2：该薄膜是在约5.0Torr的一处理室压力以及约400℃的衬底温度下利用流率约500sccm的氢气进行等离子体处理约10秒。该衬底被定位于距该气体分布淋浴头约1000mils处，且一约650瓦的电源位准系以约13.56MHz的频率施加至该淋浴头。该所得薄膜具有约0.8GPa的硬度，且其杨式系数约为5.2GPa。
在实务上，前述的后沉积等离子体处理改善了低k值薄膜(例如一以前述方式沉积的薄膜)的破裂临界值，未经处理的破裂临界厚度值在经后沉积处理后从约1.0μm改善至约1.2μm。此外，前述多层后沉积等离子体处理亦将一多层沉积低k值薄膜的破裂临界值改善至一超过约2.5的破裂临界厚度值。此外，该后处理薄膜的机械特性例如硬度及杨式系数也有改善。
本领域技术人员应可了解前述说明仅用于例示及解说。而其本身并非作为本发明精确揭示的限制。例如，虽然某些尺寸已描述于前文，但由于各种设计均可利用前述实施例达成，故它们仅为例式性，且这种设计的实际尺寸应依据电路需求而决定。此外，名词「衬底」包括这种适用于处理成为集成电路或其它微电子组件者，且「衬底」应以最广的定义解释的。适用于本发明的衬底并非仅包括如砷化镓(GaAs)、锗、硅、硅锗、铌酸锂(lithium niobate)以及含硅的组合物如结晶硅、多晶硅、非晶硅、磊晶硅和氧化硅及其结合混合物等的半导体材料。名词「衬底」亦应包括任何种类的玻璃衬底。

Claims (25)

1.一种沉积低k值介电薄膜的方法，其至少包含下列步骤：
以CVD法沉积一低k值介电薄膜；以及
等离子体处理该CVD沉积的低k值介电薄膜。
2.如权利要求1所述的方法，其中所述以CVD法沉积一低k值介电薄膜的步骤至少包含沉积一含有硅、氧及碳的低k值介电薄膜。
3.如权利要求2所述的方法，其中沉积一含有硅、氧及碳的低k值介电薄膜的步骤至少包含使用一由一或多种环状有机硅化物组成的前提。
4.如权利要求2所述的方法，其中沉积一含有硅、氧及碳的低k值介电薄膜的步骤至少包含使用一由一或多种环状有机硅化物及一或多种非环状有机硅化物组成的前提。
5.如权利要求2所述的方法，其中沉积一含有硅、氧及碳的低k值介电薄膜的步骤至少包含使用一由一环状有机硅化物、一非环状有机硅化物、一碳氢化合物及一氧化物组成的前提。
6.如权利要求5所述的方法，其中该环状有机硅化物包括至少一硅-碳键结。
7.如权利要求5所述的方法，其中该非环状有机硅化物包括一硅-氢键结或一硅-氧键结。
8.如权利要求5所述的方法，其中所述碳氢化合物为直链或环状。
9.如权利要求1所述的方法，其中所述以CVD法沉积的低k值薄膜至少包含一排除氢原子时含碳量介约10及约30间的原子百分比者。
10.如权利要求5所述的方法，其中所述氧化剂至少包含一或多种氧(O2)、臭氧(O3)、一氧化二氮(N2O)、一氧化碳(CO)、二氧化碳(CO2)、水(H2O)、过氧化氢(H2O2)、一含氧的有机化合物或任一前述的结合物。
11.如权利要求1所述的方法，其中所述以CVD法沉积一低k值介电薄膜的步骤至少包含使用一包括一或多种环状有机硅化物及一或多种非环状有机硅化物的前提。
12.如权利要求11所述的方法，其中所述以CVD法沉积的步骤至少包含使用一包括一或多种环状有机硅化物、至少一非环状有机硅化物及至少一碳氢化合物的前提。
13.如权利要求12所述的方法，其中所述前提至少包含体积百分比约5至约80的一或多种环状有机硅化物、体积百分比约5至约15的一或多种非环状有机硅化物以及体积百分比约5至约45的一或多种碳氢化合物。
14.如权利要求13所述的方法，其中所述前提进一步包括体积百分比约5至约20的一或多种氧化气体。
15.如权利要求1所述的方法，其中所述等离子体处理步骤至少包括利用下列一或多种气体形成一等离子体：氢气(H2)、氦气(He)、氩气(Ar)及四氟化硅(SiF4)。
16.如权利要求15所述的方法，其中所述等离子体处理被执行约5秒至约50秒。
17.如权利要求16所述的方法，其中所述等离子体处理被执行于一感应耦合等离子体处理室中，其中所述来源电源是以一范围介于约2MHz至约100MHz间的频率施加，以产生并维持所述等离子体。
18.如权利要求17所述的方法，其中一偏压电源被以一范围介于约100MHz至约500MHz间的频率施加于所述处理室中的一晶片支撑器。
19.如权利要求18所述的方法，其中来源电源对所述偏压电源的一比例是在约0.1∶1至约15∶1的一范围中。
20.如权利要求19所述的方法，其中所述晶片支撑器被维持在约200℃至约500℃的一范围中。
21.如权利要求1所述的方法，其中所述以CVD沉积一低k值介电薄膜的步骤至少包含使用一由八甲基环四硅氧烷、三甲基硅烷、乙烯以及氧组成的前提。
22.如权利要求1所述的方法，其中所述以CVD沉积一低k值介电薄膜的步骤至少包含一等离子体增强制程。
23.如权利要求22所述的方法，其中所述等离子体增强制程包括施加RF电源以形成一等离子体于邻近一衬底处，以沉积所述低k值介电薄膜。
24.如权利要求23所述的方法，其中所述RF电源为周期式。
25.如权利要求23所述的方法，其中所述RF电源为脉冲式。
CNA2004800006873A 2003-01-13 2004-01-12 改善低介电常数材料的破裂临界值及机械特性的方法 Pending CN1698189A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/342,085 US20040137757A1 (en) 2003-01-13 2003-01-13 Method and apparatus to improve cracking thresholds and mechanical properties of low-k dielectric material
US10/342,085 2003-01-13

Publications (1)

Publication Number Publication Date
CN1698189A true CN1698189A (zh) 2005-11-16

Family

ID=32711649

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800006873A Pending CN1698189A (zh) 2003-01-13 2004-01-12 改善低介电常数材料的破裂临界值及机械特性的方法

Country Status (5)

Country Link
US (1) US20040137757A1 (zh)
EP (1) EP1599898A2 (zh)
KR (1) KR20050091780A (zh)
CN (1) CN1698189A (zh)
WO (1) WO2004063417A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122632B (zh) * 2010-01-08 2013-05-29 中芯国际集成电路制造(上海)有限公司 低k值介电薄膜形成方法
CN104008997A (zh) * 2014-06-04 2014-08-27 复旦大学 一种超低介电常数绝缘薄膜及其制备方法
CN110158052A (zh) * 2019-05-17 2019-08-23 江苏菲沃泰纳米科技有限公司 低介电常数膜及其制备方法
US12040352B2 (en) 2021-01-28 2024-07-16 Changxin Memory Technologies, Inc. Semiconductor structure

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7354873B2 (en) * 1998-02-05 2008-04-08 Asm Japan K.K. Method for forming insulation film
US20060258176A1 (en) * 1998-02-05 2006-11-16 Asm Japan K.K. Method for forming insulation film
US7064088B2 (en) * 1998-02-05 2006-06-20 Asm Japan K.K. Method for forming low-k hard film
US7582575B2 (en) * 1998-02-05 2009-09-01 Asm Japan K.K. Method for forming insulation film
US7148154B2 (en) * 2003-08-20 2006-12-12 Asm Japan K.K. Method of forming silicon-containing insulation film having low dielectric constant and low film stress
US7718553B2 (en) * 2006-09-21 2010-05-18 Asm Japan K.K. Method for forming insulation film having high density
US7781352B2 (en) * 2007-06-06 2010-08-24 Asm Japan K.K. Method for forming inorganic silazane-based dielectric film
US7651959B2 (en) 2007-12-03 2010-01-26 Asm Japan K.K. Method for forming silazane-based dielectric film
US7622369B1 (en) 2008-05-30 2009-11-24 Asm Japan K.K. Device isolation technology on semiconductor substrate
US8765233B2 (en) * 2008-12-09 2014-07-01 Asm Japan K.K. Method for forming low-carbon CVD film for filling trenches
US9219006B2 (en) * 2014-01-13 2015-12-22 Applied Materials, Inc. Flowable carbon film by FCVD hardware using remote plasma PECVD
US9741584B1 (en) * 2016-05-05 2017-08-22 Lam Research Corporation Densification of dielectric film using inductively coupled high density plasma
US20220108907A1 (en) * 2020-10-05 2022-04-07 Applied Materials, Inc. Semiconductor substrate support leveling apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3582287B2 (ja) * 1997-03-26 2004-10-27 株式会社日立製作所 エッチング装置
US6333556B1 (en) * 1997-10-09 2001-12-25 Micron Technology, Inc. Insulating materials
US6593247B1 (en) * 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
EP1077479A1 (en) * 1999-08-17 2001-02-21 Applied Materials, Inc. Post-deposition treatment to enchance properties of Si-O-C low K film
US6583048B2 (en) * 2001-01-17 2003-06-24 Air Products And Chemicals, Inc. Organosilicon precursors for interlayer dielectric films with low dielectric constants
US6632478B2 (en) * 2001-02-22 2003-10-14 Applied Materials, Inc. Process for forming a low dielectric constant carbon-containing film
KR20030002993A (ko) * 2001-06-29 2003-01-09 학교법인 포항공과대학교 저유전체 박막의 제조방법
US6815373B2 (en) * 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US6812043B2 (en) * 2002-04-25 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a carbon doped oxide low-k insulating layer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122632B (zh) * 2010-01-08 2013-05-29 中芯国际集成电路制造(上海)有限公司 低k值介电薄膜形成方法
CN104008997A (zh) * 2014-06-04 2014-08-27 复旦大学 一种超低介电常数绝缘薄膜及其制备方法
WO2015184573A1 (zh) * 2014-06-04 2015-12-10 复旦大学 一种超低介电常数绝缘薄膜及其制备方法
CN110158052A (zh) * 2019-05-17 2019-08-23 江苏菲沃泰纳米科技有限公司 低介电常数膜及其制备方法
CN110158052B (zh) * 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 低介电常数膜及其制备方法
US11904352B2 (en) 2019-05-17 2024-02-20 Jiangsu Favored Nanotechnology Co., Ltd. Low dielectric constant film and preparation method thereof
US12040352B2 (en) 2021-01-28 2024-07-16 Changxin Memory Technologies, Inc. Semiconductor structure

Also Published As

Publication number Publication date
WO2004063417A3 (en) 2004-12-23
KR20050091780A (ko) 2005-09-15
US20040137757A1 (en) 2004-07-15
WO2004063417A2 (en) 2004-07-29
EP1599898A2 (en) 2005-11-30

Similar Documents

Publication Publication Date Title
CN110313051B (zh) 使用远程等离子体处理使碳化硅膜致密化
KR100437068B1 (ko) 탄소질 산화실리콘의 형성방법
KR102406467B1 (ko) 등급화된 실리콘 카바이드 막 또는 다층 실리콘 카바이드 막의 리모트 플라즈마 기반 증착
KR102515238B1 (ko) 실리콘 카바이드 막들의 컨포멀한 증착
CN100483645C (zh) 改善低k电介质粘附性的等离子体处理方法
KR100730844B1 (ko) 유전 상수가 극히 낮은 플라즈마 강화 ｃｖｄ 막
US7547643B2 (en) Techniques promoting adhesion of porous low K film to underlying barrier layer
CN100400707C (zh) 用电子束硬化低介电常数膜的方法
KR100696035B1 (ko) Ｃｖｄ 나노포러스 실리카 저유전상수 막
US7422776B2 (en) Low temperature process to produce low-K dielectrics with low stress by plasma-enhanced chemical vapor deposition (PECVD)
CN1698189A (zh) 改善低介电常数材料的破裂临界值及机械特性的方法
KR20150053967A (ko) 저비용의 유동 가능한 유전체 필름들
JP2013102174A (ja) 優勢エッチング抵抗性を具備する低ｋ誘電バリアを得る方法
CN100550318C (zh) 最小化湿法蚀刻底切度并提供极低k值(k<2.5)电介质封孔的方法
TW201442148A (zh) 經控制之氣隙的形成

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication