CN1697154A - 具有沟道隔离的半导体器件的制造方法 - Google Patents

具有沟道隔离的半导体器件的制造方法 Download PDF

Info

Publication number
CN1697154A
CN1697154A CNA2004100912155A CN200410091215A CN1697154A CN 1697154 A CN1697154 A CN 1697154A CN A2004100912155 A CNA2004100912155 A CN A2004100912155A CN 200410091215 A CN200410091215 A CN 200410091215A CN 1697154 A CN1697154 A CN 1697154A
Authority
CN
China
Prior art keywords
coating
oxide skin
pad
substrate
carry out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100912155A
Other languages
English (en)
Other versions
CN100550339C (zh
Inventor
郑台愚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1697154A publication Critical patent/CN1697154A/zh
Application granted granted Critical
Publication of CN100550339C publication Critical patent/CN100550339C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件的制造方法，其能够通过形成弧形的沟道上转角，防止多个深槽M的深度变得更深，从而防止降低阈电压。特别地，该方法包含下述步骤：通过在基板上依序堆叠垫氧化物层和垫氮化物层形成垫图案；通过使用垫图案作为掩膜蚀刻基板的暴露表面的工艺，形成沟道；将用以隔离器件元件的绝缘层填入沟道；去除垫氮化物层；执行去除垫氧化物层的预清洗工艺；选择性地在基板表面开槽，以消除在去除垫氧化物层之后所产生的多个深槽M；以及在基板表面上形成屏氧化物层。

Description

具有沟道隔离的半导体器件的制造方法
技术领域
本发明涉及一种制造半导体器件的方法，尤其是一种用以隔离器件元件的的方法。
背景技术
一般而言，器件元件的隔离(ISO)方法是通过隔离器件元件的典型方法，如硅的局部氧化(LOCOS)和纵剖面凹槽隔离(PGI)来进行。通过上述的方法，在基板的预定部分上，形成场绝缘层，以形成限制反应区的场区。
用以隔离器件元件的LOCOS法在基板上形成限制反应区的氧化物掩膜的氮化物层。然后，通过光刻法，使氮化物层形成图案，从而暴露出基板的预定部分。然后，氧化暴露基板，然后形成用作器件元件隔离区的场氧化物层。
LOCOS法有许多优点。LOCOS法可以使用非常简单的工艺同时隔离大小区域。但是，由于侧边氧化所造成的鸟嘴效应，其会使器件隔离区的宽度变大，以致源极/漏极区的有效表面会减少。此外，当形成场氧化物层时，由于热膨胀系数的差异，使得粘着力集中在氧化物层的边缘。因此，在硅基板上会产生严重的缺陷，而造成漏电流的重大问题。
最近，因为半导体器件的集成度增加，所以设计线条变细。因此，半导体器件的尺寸和隔离器件元件的器件隔离层的尺寸，和设计线条变细的比例一样减小。所以，隔离器件元件的典型方法，如LOCOS和PGI，已达到应用的极限。
为了解决上述的问题，一种浅沟槽隔离(STI)法被引入。一种具有良好基板和良好蚀刻选择比的氮化物层形成在基板上。然后，使氮化物层通过光刻法形成图案以用作硬掩膜。其次，使用氮化物层图案作为掩膜，对基板进行预定深度的干法刻蚀工艺。而后，在基板上形成沟道。然后，将绝缘层填入沟道，之后通过化学机械抛光(CMP)工艺形成填入沟道的场绝缘层。
图1A到1D为使用传统STI法隔离器件元件的方法的截面图。
参照图1A，在基板11上，形成垫氧化物层12和垫氮化物层13。然后，在垫氮化物层13上，形成用来隔离器件元件的掩膜(未示出)。
其次，使用用来隔离器件元件的掩膜(未示出)当作蚀刻掩膜，回蚀刻垫氮化物层13，之后，去除用以隔离器件元件的掩膜(未示出)。然后，使用垫氮化物层13当作蚀刻掩膜，回蚀刻垫氧化物层，从而暴露出基板11的表面。通过以预定深度蚀刻暴露基板11，形成沟道14。
再次，通过壁氧化工艺，在侧壁和底面上形成壁氧化物层15。
其次，依序将衬氮化物层16和沟道填充绝缘层17沉积进入壁氧化物层15和沟道14。然后，应用化学机械抛光(CMP)工艺处理沟道填充绝缘层17，直到暴露出垫氮化物层的表面。此时，也有部分在垫氮化物层13上的衬氮化物层16被抛光。
参照图1B，使用磷酸(H3PO4)溶液去除垫氮化物层13。此时，为氮化物基层的衬氮化物层16被部分去除。
参照图1C，通过预清洗工艺去除垫氧化物层12。然后，形成用来注入离子以控制阈电压控制的屏氧化物层。当应用此预清洗工艺时，在沟道14的上转角(TC)产生低于反应区的多个深槽M。因为部分的壁氧化物层在进行用来去除垫氧化物层12的预清洗工艺时会受到损伤，所以会产生多个深槽M。通过依序进行在栅极电极形成前的屏氧化物层形成工艺、预清洗工艺、和在栅极氧化物层形成前进行的栅极氧化物层形成工艺，该多个深槽M的深度会深很多。
参照图1D，通过氧化在去除垫氧化物层12后所暴露的基板，形成屏氧化物层18。但是，虽然形成了屏氧化物层18，可是并没有去除多个深槽M。然后，在栅极氧化物层形成前的用来去除屏氧化物层的预清洗工艺期间，多个深槽M变得更深。
表1列出根据传统方法的工艺的各步骤所产生的多个深槽的深度。
表1
  ISO蚀刻   沟道上转角   90°   90°
  CF4/O2   无   有
  O2/N2   有   无
壁氧化   预清洗   30″   30″
  层厚   80   80
屏氧化   预清洗   50∶1HF   50∶1HF
  层厚   50   50
栅极氧化   预清洗   HF 50″   HF 50″
  层厚   100   100
  深槽   深度   102   133
根据表1，″ISO蚀刻″表示垫氮化物层蚀刻工艺和沟道蚀刻工艺。″LET″，即轻微蚀刻处理，以及″O2/N2″表示额外回蚀刻沟道的蚀刻工艺。
在沟道蚀刻工艺期间，上转角(TC)的角度应为90°，然后执行上述的蚀刻工艺。在栅极氧化工艺期间，使用氢氟酸(HF)进行预清洗工艺50秒，结果形成100厚的栅极氧化物层。
在屏氧化工艺期间，使用以50份的水兑1份的HF的比例稀释的HF溶液进行预清洗工艺130秒，而后形成50厚的屏氧化物层。在此情况下，多个深槽M的深度为102，这是非常深的。换言之，在屏氧化预清洗工艺后，壁氧化物层位于反应区之下。而且根据传统方法，在屏氧化物层形成后，多个深槽M所测量到的深度为约100到160。
然而，传统方法有一些问题。
首先，在用以形成沟道14的干法蚀刻工艺之后，沟道14的上转角(TC)的形状非常陡；因此电压会相对集中在沟道14的上转角(TC)，从而降低晶体管的阈电压。
其次，若沟道14的上转角(TC)的形状非常陡，则其无法避免地会形成多个深槽M。而且，由于有多个深槽M，所以在执行干法蚀刻工艺和沉积用以形成后续栅极电极的多晶硅层之后，仍然会有不想要的多晶硅层残留在多个深槽M上，因此，造成毗邻的栅极电极之间会有连接桥形成。
第三，根据传统方法，由于受限于与沟道形成之后所执行的预清洗工艺类似的后续湿法清洗工艺，所以很难将多个深槽M的深度控制在100以下。
第四，由于多个深槽M的过度形成造成多个深槽M的深度更深，所以会发生阈电压移位。上述的阈电压移位会造成严重缺乏生产效率。
发明内容
因此，本发明的目的是要提供一种半导体器件的制造方法，其能够通过形成弧形的沟道上转角，防止多个深槽M的深度变的更深，从而防止降低阈电压。
根据本发明的一方面，本发明提供一种半导体器件的制造方法，其包含下列步骤：通过在基板上依序堆叠垫氧化物层和垫氮化物层形成垫图案；通过将垫图案用作掩膜，蚀刻基板的暴露表面的工艺，形成沟道；将用来隔离器件元件的绝缘层填入沟道；去除垫氮化物层；进行用来去除垫氧化物层的预清洗工艺；选择性地在基板表面开槽，以消除在去除垫氧化物层的后所产生的多个深槽M；以及在基板表面上形成屏氧化物层。
附图说明
通过以下对优选实施方案及相关附图的说明，将更好地理解本发明的以上及其它目的和特征，其中：
图1A至1D是说明使用传统浅沟槽隔离(STI)法来隔离器件元件的方法的截面图。
图2A至2H是说明根据本发明的一个优选实施方案制造具有用来隔离器件元件的沟槽形覆层的半导体器件的方法的截面图。
具体实施方案
下面将参照附图，详细说明根据本发明优选实施方案，一种具有用来隔离器件元件的沟槽形覆层的半导体器件的制造方法。
图2A至2H是说明根据本发明的一个优选实施方案制造具有用来隔离器件元件的沟槽形覆层的半导体器件的方法的截面图。
参照图2A，在硅基板21上，依序形成垫氧化物层22和垫氮化物层23。在此，垫氮化物层23作为随后的蚀刻阻挡层和后续化学机械抛光(CMP)工艺期间的抛光停止层。垫氧化物层22应为具有厚度范围从50到300的二氧化硅(SiO2)层，而垫氮化物层23应为具有厚度范围从300到1000的氮化硅(Si3N4)层。
其次，在垫氮化物层23上形成抗反射层24。在此，由氮化硅(Si3N4)层制成的抗反射层24用来使后续光刻工艺容易执行。
接着，在抗反射层24上形成光阻层。然后，通过使用曝光工艺和显影工艺制作图案，形成定义器件元件隔离区的光阻层图案25。之后，使用光阻层图案25当作蚀刻掩膜，依序回蚀刻抗反射层24、垫氮化物层23和垫氧化物层22。上述的蚀刻工艺是在垫氮化物蚀刻设备中，以蚀刻抗反射层；蚀刻垫氮化物层；和过蚀刻垫氮化物层的步骤进行。
首先，使用光阻层图案25作为蚀刻掩膜的蚀刻抗反射层步骤使用混合气体，即混合三氟甲烷(CHF3)、四氟甲烷(CF4)、氩气(Ar)和氧气(O2)，而且以终点(EOP)，即中继蚀刻工艺的点，决定蚀刻停止点。例如，如果精确检查工艺配方，则使用范围约从10sccm到30sccm的CHF3，范围约从20sccm到30sccm的CF4，范围约从5sccm到20sccm的O2，或是上述蚀刻气体的混合气体作为蚀刻气体。当使用混合气体时，CF4具有混合气体当中最大的量。
其次，对回蚀刻抗反射层24之后暴露的垫氮化物层23进行蚀刻工艺。此蚀刻工艺还是使用和回蚀刻抗反射层24所使用的蚀刻气体相同的蚀刻气体。例如，若精确检查工艺配方，则使用范围约从5sccm到30sccm的CHF3，范围约从5sccm到15sccm的CF4，范围约从0sccm到10sccm的O2，或是上述蚀刻气体的混合气体作为蚀刻气体。当使用混合气体时，CHF3具有混合气体当中最大的量。当回蚀刻垫氮化物层23时，也会回蚀刻位于垫氮化物层23下方的垫氧化物层22。
接着，进行垫氮化物层23的过蚀刻工艺。过蚀刻工艺是用来去除缺陷，如在回蚀刻垫氮化物层23和垫氧化物层22的后产生在硅基板21上的硅斑点。过蚀刻工艺使用CF4、Ar和O2的混合气体。
参照图2B，如前所述，对垫氮化物层23进行蚀刻工艺，然后，将光阻层图案25和抗反射层24应用到剥离工艺。此时，剥离工艺使用氧等离子进行。
接着，使用垫氮化物层23作为蚀刻掩膜，回蚀刻硅基板21，从而形成沟道26。通过蚀刻硅基板21形成沟道26的工艺包含四个步骤。第一步骤是通过使用溴水(HBr)回蚀刻硅基板的表面以控制沟道26的上转角的弧形角度。第二步骤是去除天然氧化物层。第三步骤是按照确定的程度对硅基板21进行回蚀刻工艺。最后一个步骤是去除第三步骤中所使用的气体。上述的步骤系在硅蚀刻设备中进行。
就第一步骤而言，蚀刻工艺是使用包括具有40sccm的HBr的气体的蚀刻气体进行，或上述的蚀刻工艺可以通过加入氦气(He)进行。至于第二步骤，蚀刻工艺系使用CF4和He的混合气体进行。第三步骤是形成沟道26的主要蚀刻工艺。在此步骤中，蚀刻工艺是由溴水(HBr)和氯气(Cl2)的混合气体进行。例如，第三步骤的蚀刻工艺是使用混合气体，即混合HBr、Cl2、O2和He的混合气体进行。最后，第四步骤的蚀刻工艺是使用混合气体，即混合CF4、O2、Ar和He，以去除第三步骤期间的腔体环境中的氯气。
如上所述，在应用形成沟道26的蚀刻工艺之后，沟道26的上转角具有范围从45°到90°的弧形角。
接着，参照图2C，进行额外蚀刻沟道26的蚀刻工艺。例如，进行LET(光蚀刻处理)，CF4/O2等离子处理，或O2/N2等离子处理。此时，常将微波下游等离子法应用到上述的蚀刻工艺中。在上述的蚀刻工艺之后，上转角的角度范围将为55°到85°。
由于通过上述的蚀刻工艺，在去除蚀刻沟道26时产生蚀刻损伤层，所以上转角的弧形角度范围被限制在55°到85°。例如，应用微波下游等离子法的蚀刻工艺具有蚀刻更多上转角的特性，相对于沟道26的侧壁上转角更为显著地接近于直角。因此，应用微波下游等离子法的蚀刻工艺可以使沟道26形成之后的上转角更圆滑。
应用于额外蚀刻沟道26的蚀刻工艺的CF4/O2等离子处理或O2/N2等离子处理，可以同样控制沟道26的上转角的弧形角度。但是，相对于O2/N2等离子处理、CF4/O2等离子处理会减少反应区的宽度。例如，在使用CF4/O2等离子处理执行额外蚀刻沟道的蚀刻工艺的情况下，反应区的宽度范围从1100到1200。但是，在使用O2/N2等离子处理执行额外蚀刻沟道的蚀刻工艺的情况下，反应区的宽度的范围小于1200。
参照图2D，通过进行壁氧化工艺，在沟道26的侧壁上形成厚度范围从60到120的壁氧化物层27。此时，壁氧化工艺是通过温度范围从900℃到1000℃的干式氧化法进行。干式氧化法比湿式氧化法可以氧化更多的上转角，因此可以形成更圆滑的上转角。
其次，衬氮化物层28被沉积在沟道26的侧壁上。沉积高密度等离子的空隙填充绝缘层，直到衬氮化物层28填满沟道26。
参照图2E，通过CMP平坦化空隙填充绝缘层，直到暴露出垫氮化物层23的表面。
然后，使用湿溶液，如磷酸(H3PO4)，去除垫氮化物层23。此时，垫氮化物层23和壁氧化物层27对磷酸具有蚀刻选择比。因此，不会回蚀刻垫氧化物层23和壁氧化物层27。但是，氮化物基层的衬氮化物层28会有部分被回蚀刻。
参照图2F，在注入阈电压离子之前，先进行去除垫氧化物层22的预清洗工艺。此时，使用以水稀释的HF溶液，其中HF与水的比例约为1份HF比50到300份水，去除垫氧化物层22，以暴露除了沟道26之外的基板表面。
在去除垫氧化物层22之后，仍然会产生多个深槽M。本发明对在去除垫氧化物层22的后暴露出的基板使用湿法蚀刻工艺，以去除多个深槽M。
参照图2G，在具有多个深槽M的基板21的表面上选择性开槽，因此形成没有多个深槽M的基板21的表面。参照数字21A和21B分别表示具有和没有多个深槽M的基板的表面。
应用在上述基板21的开槽工艺是使用湿法蚀刻工艺进行。此时，湿法蚀刻工艺使用仅选择性回蚀刻构成基板21的硅而不是回蚀刻衬氮化物层28、空隙填充绝缘层29和壁氧化物层27的蚀刻溶液。
例如，将基板21浸入含有标准清洗(SC)-1溶液的热溶液的槽中，即氨水(NH4OH)、过氧化氢(H2O2)和水(H2O)以优选1∶5∶50的比例混合的溶液。此时，SC-1溶液的温度应为25℃到100℃，而且浸泡时间为3分钟到20分钟。
如上所述，当进行开槽工艺以去除多个深槽时，本发明采用使用SC-1溶液的湿法蚀刻工艺。但是，也可以使用干法蚀刻工艺去除多个深槽M。在使用干法蚀刻工艺的情况下，均匀程度会降低，而且需要额外的工艺去除因等离子所造成的基板损伤。
此外，本发明可以在应用湿式蚀刻工艺之后使基板表面平滑且不会有任何的绉褶。
参照图2H，通过干式氧化工艺，在750℃到1100℃的温度范围下，形成厚度范围从50到70的屏氧化物层30。之后，控制阈电压的杂质是注入的离子。
对于后续的工艺，屏氧化物层30被去除，进行栅极氧化物层工艺前的预清洗工艺，再进行栅极氧化物层工艺。此时，因为多个深槽M的深度已经很浅，所以当形成栅极氧化物层时，可以避免多个深槽M的深度变得更深。
另一方面，通过类似形成屏氧化物层30的干式氧化工艺，在850℃到1000℃的温度范围下形成栅极氧化物层。若屏氧化物层30和栅极氧化物层是通过干式氧化工艺形成，则沟道的上转角会变得更圆滑。
如上所述，在形成多个深槽最小化的条件下，在栅极氧化物层上沉积多晶硅层之后，采用形成栅极电极的蚀刻工艺的情况下，可以防止不想要的多晶硅残留在多个深槽M上。
表2列出根据本发明的工艺的各步骤所产生的多个深槽的深度。
表2
  ISO蚀刻   沟道上转角   90°   90°
  CF4/O2   无   有
  O2/N2   有   无
壁氧化   预清洗   30″   30″
  层厚   80   80
屏氧化   预清洗   50∶1HF   50∶1HF
  层厚   50   50
栅极氧化   预清洗   HF 50″   HF 50″
  层厚   100   100
  深槽   深度   68   69
根据表2，″ISO蚀刻″表示垫氮化物层蚀刻工艺和沟道蚀刻工艺。″LET″和″O2/N2″表示额外蚀刻沟道的后蚀刻工艺。
在沟道蚀刻工艺期间，上转角(TC)的角度应为90°，然后进行上述蚀刻工艺。在栅极氧化工艺期间，使用氢氟酸(HF)进行预清洗工艺50秒，以形成100厚的栅极氧化物层。
在屏氧化工艺期间，使用99份的水比1份的HF的HF稀释液进行预清洗工艺250秒，然后再使用热SC-1溶液进行10分钟。然后形成50厚的屏氧化物层。在此情况下，多个深槽M的深度约为68，这远浅于用传统方法所形成的深度。因为在形成屏氧化物层之前进行预清洗工艺时，多个深槽M被通过使用热SC-1溶液开槽而被去除，所以这是为何本发明的多个深槽M的深度浅很多的原因。
虽然未在表2列出，但在壁氧化工艺时，预清洗工艺进行75秒，而在屏氧化工艺时，预清洗工艺使用99份的水比1份的HF的HF稀释液进行250秒，然后再使用热SC-1溶液进行10分钟。在此情况下，测量到的多个深槽M的深度为36，这非常浅。
根据本发明，若屏氧化工艺使用HF和热SC-1溶液的混合溶液进行，而且预清洗工艺的进行时间作适当调整，则多个深槽M的深度范围可为30到70。
根据本发明，在预清洗工艺之后和形成屏氧化物层之前，多个深槽M开始形成时具有正值。但是，根据传统方法，在预清洗过程之后和形成屏氧化物层之前，多个深槽M开始形成时具有负值。因此，不可避免地具有深的多个深槽M。
结果，当在去除垫氧化物层之后，通过对硅基板开槽来形成屏氧化物层时，本发明可以防止多个深槽M变得更深。
根据本发明的优选实施例，有可能通过在蚀刻沟道后执行后蚀刻工艺，使得沟道的上转角圆滑来防止晶体管的阈电压下降。
此外，本发明还可通过在去除垫氧化物层后进行用来消除多个深槽M的开槽工艺，使多个深槽M的深度降低到小于100，以改善半导体器件的使用。
本申请书包含2004年5月10日向韩国专利局递交申请的韩国专利申请书No.KR 2004-0032773的相关内容，其全部的内容经引用并入本文。
本发明已对某些优选实施方案进行详细说明，显然本领域的熟练人员在不背离所附权利要求所限定的本发明的精神和范围下，可以对本发明作出各种改变和修正。
主要元件符号说明
11    基板
12    垫氧化物层
13    垫氮化物层
14    沟道
15     壁氧化物层
16     衬氮化物层
17     空隙填充绝缘层
18     屏氧化物层
21     硅基板
21A    硅基板表面
21B    硅基板表面
22     垫氧化物层
23     垫氮化物层
24     抗反射层
25     光刻层图案
26     沟道
27     壁氧化物层
28     衬氮化物层
29     空隙填充绝缘层
30     屏氧化物层

Claims (14)

1.一种半导体器件的制造方法，包含下列步骤：
通过在基板上依序堆叠垫氧化物层和垫氮化物层形成垫图案；
通过将垫图案用作掩膜以蚀刻基板的暴露表面的工艺，形成沟道；
将用来隔离器件元件的绝缘层填入沟道；
去除垫氮化物层；
进行用来去除垫氧化物层的预清洗工艺；
选择性地在基板表面开槽，以消除在去除垫氧化物层后所产生的多个深槽M；以及
在基板表面上形成屏氧化物层。
2.权利要求1的方法，其中开槽工艺使用标准清洗溶液(SC)-1的热溶液进行。
3.权利要求1的方法，其中使用热SC-1溶液的开槽工艺，是通过使用氨水(NH4OH)、过氧化氢(H2O2)和水(H2O)优选以1∶5∶50的比例混合的溶液，在温度范围为25℃-100℃下进行3分钟到20分钟。
4.权利要求1的方法，其中预清洗过程使用以约50到500份水和1份HF的比例用水稀释的HF溶液进行。
5.权利要求1的方法，其中形成屏氧化物层的步骤使用干法蚀刻过程进行。
6.一种半导体器件的制造方法，包含下列步骤：
通过在基板上依序堆叠垫氧化物层和垫氮化物层形成垫图案；
通过将垫图案作为阻挡层以蚀刻基板的暴露表面，形成沟道；
蚀刻沟道的上转角(TC)以使其圆滑；
在沟道的侧壁和底部形成壁氧化物层；
在沟道的壁氧化物层上形成空隙填充绝缘层；
去除垫氮化物层；
进行清洗过程，以去除垫氧化物层；
选择性地在基板表面开槽，以消除在去除垫氧化物层后所产生的多个深槽M；
在开槽后的基板上，形成屏氧化物层；
使用屏氧化物层作为掩膜，将用来控制阈电压的离子注入基板；
去除屏氧化物层；和
在上述形成的基板上，形成屏氧化物层。
7.权利要求6的方法，其中开槽过程使用标准清洗溶液(SC)-1的热溶液进行。
8.权利要求6的方法，其中使用热SC-1溶液的开槽过程，是通过使用氨水(NH4OH)、过氧化氢(H2O2)和水(H2O)优选以1∶5∶50的比例混合的溶液，在温度范围为25℃到100℃下进行3分钟到20分钟。
9.权利要求6的方法，其中预清洗过程使用HF和水以50∶1的比例和300∶1的比例稀释的HF稀释液进行。
10.权利要求6的方法，其中形成壁氧化物层、屏氧化物层和栅极氧化物层的各步骤均使用干法蚀刻过程进行。
11.权利要求10的方法，其中壁氧化物层在900℃到1000℃的温度范围下形成，其厚度范围为60到120。
12.权利要求10的方法，其中屏氧化物层在750℃到1100℃的温度范围下所形成，其厚度范围为50到70。
13.权利要求6的方法，其中栅极氧化物层在850℃到1000℃的温度范围下形成。
14.权利要求6的方法，其中使用CF4/O2等离子处理，进行额外蚀刻沟道以使沟道的上转角圆滑的蚀刻工艺步骤。
CNB2004100912155A 2004-05-10 2004-11-17 具有沟道隔离的半导体器件的制造方法 Expired - Fee Related CN100550339C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040032773A KR100672754B1 (ko) 2004-05-10 2004-05-10 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법
KR1020040032773 2004-05-10

Publications (2)

Publication Number Publication Date
CN1697154A true CN1697154A (zh) 2005-11-16
CN100550339C CN100550339C (zh) 2009-10-14

Family

ID=35239959

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100912155A Expired - Fee Related CN100550339C (zh) 2004-05-10 2004-11-17 具有沟道隔离的半导体器件的制造方法

Country Status (5)

Country Link
US (1) US7041573B2 (zh)
JP (1) JP2005322872A (zh)
KR (1) KR100672754B1 (zh)
CN (1) CN100550339C (zh)
TW (1) TWI305940B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103011048A (zh) * 2011-09-26 2013-04-03 美格纳半导体有限公司 隔离结构、具有其的半导体器件及制造该隔离结构的方法
CN108831831A (zh) * 2018-06-20 2018-11-16 上海华虹宏力半导体制造有限公司 改善漏电流的刻蚀方法和浅沟槽隔离结构的形成方法
CN111863707A (zh) * 2020-09-24 2020-10-30 南京晶驱集成电路有限公司 一种浅沟槽结构制备方法及装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060134881A1 (en) * 2004-12-17 2006-06-22 Been-Jon Woo Method of forming trench isolation device capable of reducing corner recess
US7611950B2 (en) * 2004-12-29 2009-11-03 Dongbu Electronics Co., Ltd. Method for forming shallow trench isolation in semiconductor device
KR100700284B1 (ko) * 2005-12-28 2007-03-26 동부일렉트로닉스 주식회사 반도체소자의 트랜치 소자분리막 형성방법
KR100842762B1 (ko) * 2007-01-04 2008-07-01 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR100843246B1 (ko) * 2007-05-22 2008-07-02 삼성전자주식회사 Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법
JP2008294148A (ja) 2007-05-23 2008-12-04 Toshiba Corp 半導体装置の製造方法
KR100856315B1 (ko) * 2007-06-22 2008-09-03 주식회사 동부하이텍 반도체 소자의 제조 방법
DE102007045734B3 (de) * 2007-09-25 2008-11-13 Qimonda Ag Verfahren zur Herstellung eines Integrierten Schaltkreises und damit hergestellter Integrierter Schaltkreis
KR100950753B1 (ko) * 2008-01-02 2010-04-05 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100967679B1 (ko) * 2008-01-08 2010-07-07 주식회사 하이닉스반도체 반도체 소자의 제조방법
WO2009139485A1 (en) * 2008-05-13 2009-11-19 Tokyo Electron Limited Film forming method of silicon oxide film, silicon oxide film, semiconductor device, and manufacturing method of semicomductor device
US7998832B2 (en) * 2008-08-27 2011-08-16 Advanced Micro Devices, Inc. Semiconductor device with isolation trench liner, and related fabrication methods
KR20220031807A (ko) * 2020-09-04 2022-03-14 삼성전자주식회사 이미지 센서 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788971B2 (ja) * 1994-02-04 2006-06-21 三菱電機株式会社 半導体装置
FR2747027B1 (fr) * 1996-04-09 1998-05-29 Cohen Laroque Emmanuel S Procede de determination de la profondeur d'anesthesie et dispositif pour la mise en oeuvre de ce procede
JPH11145273A (ja) * 1997-11-07 1999-05-28 Fujitsu Ltd 半導体装置の製造方法
US6037238A (en) * 1999-01-04 2000-03-14 Vanguard International Semiconductor Corporation Process to reduce defect formation occurring during shallow trench isolation formation
KR100281192B1 (ko) * 1999-03-04 2001-01-15 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
US6391793B2 (en) * 1999-08-30 2002-05-21 Micron Technology, Inc. Compositions for etching silicon with high selectivity to oxides and methods of using same
JP2003522406A (ja) * 2000-01-22 2003-07-22 テッド アルバート ロクスリィ シリコン・ウエハの洗浄方法及び洗浄装置
JP2002343759A (ja) * 2001-05-21 2002-11-29 Tokyo Electron Ltd 液処理装置および液処理方法
JP2003109990A (ja) * 2001-09-28 2003-04-11 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの平坦度評価方法
KR100426484B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀 및 그의 제조방법
KR20030083448A (ko) * 2002-04-23 2003-10-30 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
TW533536B (en) * 2002-04-24 2003-05-21 Nanya Technology Corp Manufacturing method of shallow trench isolation
KR20040001137A (ko) * 2002-06-27 2004-01-07 주식회사 하이닉스반도체 소자 분리막 형성 방법
KR100475272B1 (ko) * 2002-06-29 2005-03-10 주식회사 하이닉스반도체 반도체소자 제조방법
KR100895824B1 (ko) * 2002-07-11 2009-05-08 매그나칩 반도체 유한회사 반도체 소자의 소자분리막 형성방법
US6784077B1 (en) * 2002-10-15 2004-08-31 Taiwan Semiconductor Manufacturing Co. Ltd. Shallow trench isolation process
KR100500943B1 (ko) * 2003-06-30 2005-07-14 주식회사 하이닉스반도체 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103011048A (zh) * 2011-09-26 2013-04-03 美格纳半导体有限公司 隔离结构、具有其的半导体器件及制造该隔离结构的方法
CN103011048B (zh) * 2011-09-26 2016-04-27 美格纳半导体有限公司 隔离结构、具有其的半导体器件及制造该隔离结构的方法
CN108831831A (zh) * 2018-06-20 2018-11-16 上海华虹宏力半导体制造有限公司 改善漏电流的刻蚀方法和浅沟槽隔离结构的形成方法
CN111863707A (zh) * 2020-09-24 2020-10-30 南京晶驱集成电路有限公司 一种浅沟槽结构制备方法及装置
CN111863707B (zh) * 2020-09-24 2020-12-22 南京晶驱集成电路有限公司 一种浅沟槽结构制备方法

Also Published As

Publication number Publication date
CN100550339C (zh) 2009-10-14
US7041573B2 (en) 2006-05-09
KR100672754B1 (ko) 2007-01-22
KR20050107918A (ko) 2005-11-16
TW200537617A (en) 2005-11-16
TWI305940B (en) 2009-02-01
US20050250293A1 (en) 2005-11-10
JP2005322872A (ja) 2005-11-17

Similar Documents

Publication Publication Date Title
CN1641854A (zh) 制造半导体器件的方法
CN1267982C (zh) 半导体器件的隔离方法
CN1941326A (zh) 具有锥型沟道的半导体器件的制造方法
CN1697154A (zh) 具有沟道隔离的半导体器件的制造方法
US8187948B2 (en) Hybrid gap-fill approach for STI formation
CN1173394C (zh) 制造半导体集成电路器件的方法
CN1841749A (zh) 具有增加的沟道长度的半导体器件及其制造方法
CN1797715A (zh) 凹陷栅以及用于制造具有凹陷栅的半导体器件的方法
CN1862785A (zh) 制造半导体装置的方法
CN1921083A (zh) 半导体器件的制造方法
CN1779916A (zh) 制造半导体器件的方法
CN1445835A (zh) 浅沟隔离半导体及其制造
CN100339973C (zh) 半导体装置的制造方法
CN1145208C (zh) 半导体装置的制造方法和半导体装置
CN110970346A (zh) 半导体结构及制备方法
CN1489214A (zh) 半导体器件及其制造方法
CN1825566A (zh) 半导体装置的制造方法
CN1270354C (zh) 半导体元件的接触孔的形成方法
KR20080095621A (ko) 반도체 소자의 소자 분리막 형성 방법
CN1315173C (zh) 具有沟槽形式的装置隔离层的半导体装置的制造方法
CN1278407C (zh) 生产半导体器件的方法
CN1440049A (zh) 半导体装置的制造方法
KR20120090544A (ko) 반도체 소자 및 그 제조 방법
CN1674236A (zh) 制造半导体器件的方法
CN1121058C (zh) 梯形多晶硅插塞及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091014

Termination date: 20131117